JP2801801B2 - Ｐｉｎダイオード - Google Patents
ＰｉｎダイオードInfo
- Publication number
- JP2801801B2 JP2801801B2 JP3206397A JP20639791A JP2801801B2 JP 2801801 B2 JP2801801 B2 JP 2801801B2 JP 3206397 A JP3206397 A JP 3206397A JP 20639791 A JP20639791 A JP 20639791A JP 2801801 B2 JP2801801 B2 JP 2801801B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- diffusion region
- type diffusion
- comb
- pin diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Non-Adjustable Resistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＰＩＮダイオードに関
し、特に高周波ＰＩＮダイオードに関するものである。
し、特に高周波ＰＩＮダイオードに関するものである。
【０００２】
【従来の技術】十分不純物濃度の高いＰ型拡散領域とＮ
型拡散領域の間に、十分不純物濃度の低いＩ層（抵抗値
の高い）の領域を挟んで形成されるＰＩＮダイオードに
ついては、従来からマイクロ波のアテネータなどに使用
されている。ＰＩＮダイオードは、逆バイアスでは容量
的にみえ、順バイアスでは純抵抗として扱える。即ち、
電気的な特性としては、静電容量と順直列抵抗を考慮す
る必要がある。ＰＩＮダイオードを高周波の回路におい
て用いる場合、回路としての特性の向上のためには、前
記順直列抵抗はできるだけ小さいことが望ましい。この
ＰＩＮダイオードの順直列抵抗を小さくするには、Ｐ及
びＮ型拡散層に挟まれたＩ層の距離を小さくすること、
または、ＰＩＮ接合の面積を大きくすることの２つの方
法がある。これら２つの方法のうちＩ層の距離を小さく
するようにしたものとして、特開昭58−134479号があ
る。これは、Ｐ型拡散領域とＮ型拡散領域を同心円状に
形成して、双方の層の間隔、即ちＩ層の距離を小さくし
ているものである。
型拡散領域の間に、十分不純物濃度の低いＩ層（抵抗値
の高い）の領域を挟んで形成されるＰＩＮダイオードに
ついては、従来からマイクロ波のアテネータなどに使用
されている。ＰＩＮダイオードは、逆バイアスでは容量
的にみえ、順バイアスでは純抵抗として扱える。即ち、
電気的な特性としては、静電容量と順直列抵抗を考慮す
る必要がある。ＰＩＮダイオードを高周波の回路におい
て用いる場合、回路としての特性の向上のためには、前
記順直列抵抗はできるだけ小さいことが望ましい。この
ＰＩＮダイオードの順直列抵抗を小さくするには、Ｐ及
びＮ型拡散層に挟まれたＩ層の距離を小さくすること、
または、ＰＩＮ接合の面積を大きくすることの２つの方
法がある。これら２つの方法のうちＩ層の距離を小さく
するようにしたものとして、特開昭58−134479号があ
る。これは、Ｐ型拡散領域とＮ型拡散領域を同心円状に
形成して、双方の層の間隔、即ちＩ層の距離を小さくし
ているものである。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ようにＰ型拡散領域とＮ型拡散領域を同心円状に形成し
た場合でも、現状の製造技術、具体的には写真製版技術
（photolithography）で、Ｉ層の距離を小さくする方法
には限界がある。また、接合面積を大きくして順直列抵
抗を小さくしようとすれば、ＰＩＮダイオードの面積も
大きくなってしまい、チップあたりのコストが高くなっ
てしまうという問題が生じる。本発明は、このような問
題を解決し、チップ面積の大幅な拡大なしに順直列抵抗
を小さくしたり、所望の値とすることができるＰＩＮダ
イオードを提供することを目的とする。
ようにＰ型拡散領域とＮ型拡散領域を同心円状に形成し
た場合でも、現状の製造技術、具体的には写真製版技術
（photolithography）で、Ｉ層の距離を小さくする方法
には限界がある。また、接合面積を大きくして順直列抵
抗を小さくしようとすれば、ＰＩＮダイオードの面積も
大きくなってしまい、チップあたりのコストが高くなっ
てしまうという問題が生じる。本発明は、このような問
題を解決し、チップ面積の大幅な拡大なしに順直列抵抗
を小さくしたり、所望の値とすることができるＰＩＮダ
イオードを提供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明のＰＩＮダイオードは、イントリンシック基
板中に、Ｐ型拡散領域とＮ型拡散領域を等間隔に、か
つ、並行して形成してパターンをなし、前記パターン
は、例えばコの字状、あるいは渦巻き状としている。 ま
た、前記コの字状パターンを複数組み合わせて櫛状パタ
ーンを形成する。更に、一対の櫛状パターンの櫛歯が互
いに相手の櫛状パターンの櫛歯間に入り込むように一対
の櫛状パターンを対向配置している。
め、本発明のＰＩＮダイオードは、イントリンシック基
板中に、Ｐ型拡散領域とＮ型拡散領域を等間隔に、か
つ、並行して形成してパターンをなし、前記パターン
は、例えばコの字状、あるいは渦巻き状としている。 ま
た、前記コの字状パターンを複数組み合わせて櫛状パタ
ーンを形成する。更に、一対の櫛状パターンの櫛歯が互
いに相手の櫛状パターンの櫛歯間に入り込むように一対
の櫛状パターンを対向配置している。
【０００５】
【作用】このようにすると、Ｉ層の距離を小さくしたま
ま、ＰＩＮ接合の面積を大きくして、順直列抵抗を小さ
くすることができる。このとき、ＰＩＮ接合の部分を効
率よく引き回すことができるので、大幅なチップ面積の
拡大を生じるようなことはない。また、パターンの長さ
を調整することによって、所望の順直列抵抗値を得るこ
とができる。
ま、ＰＩＮ接合の面積を大きくして、順直列抵抗を小さ
くすることができる。このとき、ＰＩＮ接合の部分を効
率よく引き回すことができるので、大幅なチップ面積の
拡大を生じるようなことはない。また、パターンの長さ
を調整することによって、所望の順直列抵抗値を得るこ
とができる。
【０００６】
【実施例】以下、本発明の実施例を図面を参照しつつ、
説明する。図１（ａ）に、本発明を実施したＰＩＮダイ
オードの平面図を、（ｂ）にそのＡ−Ａ’断面図を示
す。同図において、11はＰ型拡散領域、12はＮ型拡散領
域、13及び14は電極用のアルミニウムである。これら
は、Ｉ層の基板10（同図（ｂ））に形成されており、Ｐ
型拡散領域11とＮ型拡散領域12にＩ層が挟まれた構成の
ＰＩＮダイオードとなっている。本実施例では、前記Ｐ
ＩＮダイオードをパターンという観点から見ると、コの
字状にしてつなぎ合わせて形成しており、ＰＩＮダイオ
ードがジグザグ状になり、効率よく、その接合面積を大
きくできるようになっている。このジグザグの部分の長
さを変えることで、接合面積が変化するので、順直列抵
抗値を変化させることができる。各拡散領域上には、全
面にわたって電極用のアルミニウム13及び14が形成され
ている。ここでは、コンタクトのための穴開け用のパタ
ーンは省略しているが、複数個の穴開けパターンによっ
て、拡散領域と電極の接続を行なっている。このような
ＰＩＮダイオードを作成する場合、例えば２０００Ωｃ
ｍ以上の抵抗値を持つＩ層の基板10にＰ型拡散領域11及
びＮ型拡散領域12を形成した後、ＳｉＯ2 などの絶縁性
の薄膜15を形成する。続いて、拡散領域とコンタクトを
取るための穴開けを行ない、電極のアルミニウム13及び
14を形成する。上述のように、アルミニウム13、14は拡
散領域の全面に形成されているが、一部に形成してその
部分でコンタクトを取るようにしてもよい。
説明する。図１（ａ）に、本発明を実施したＰＩＮダイ
オードの平面図を、（ｂ）にそのＡ−Ａ’断面図を示
す。同図において、11はＰ型拡散領域、12はＮ型拡散領
域、13及び14は電極用のアルミニウムである。これら
は、Ｉ層の基板10（同図（ｂ））に形成されており、Ｐ
型拡散領域11とＮ型拡散領域12にＩ層が挟まれた構成の
ＰＩＮダイオードとなっている。本実施例では、前記Ｐ
ＩＮダイオードをパターンという観点から見ると、コの
字状にしてつなぎ合わせて形成しており、ＰＩＮダイオ
ードがジグザグ状になり、効率よく、その接合面積を大
きくできるようになっている。このジグザグの部分の長
さを変えることで、接合面積が変化するので、順直列抵
抗値を変化させることができる。各拡散領域上には、全
面にわたって電極用のアルミニウム13及び14が形成され
ている。ここでは、コンタクトのための穴開け用のパタ
ーンは省略しているが、複数個の穴開けパターンによっ
て、拡散領域と電極の接続を行なっている。このような
ＰＩＮダイオードを作成する場合、例えば２０００Ωｃ
ｍ以上の抵抗値を持つＩ層の基板10にＰ型拡散領域11及
びＮ型拡散領域12を形成した後、ＳｉＯ2 などの絶縁性
の薄膜15を形成する。続いて、拡散領域とコンタクトを
取るための穴開けを行ない、電極のアルミニウム13及び
14を形成する。上述のように、アルミニウム13、14は拡
散領域の全面に形成されているが、一部に形成してその
部分でコンタクトを取るようにしてもよい。
【０００７】図２及び図３に、別の実施例として、ＰＩ
Ｎダイオードパターンを渦巻き状に形成した例と、櫛状
に形成した例を示す。図において、１１はＰ型拡散領
域、１２はＮ型拡散領域で、電極のアウミニウムパター
ンは省略している。 図２では、ＰＩＮダイオードは、
２つの拡散領域が並行して渦巻き状のパターンをなして
形成されており、ＰＩＮダイオードの順直列抵抗値は、
渦巻きの長さによって調整可能である。図３において
は、２つの拡散領域１１、１２を並行にして形成したコ
の字状パターンを複数個組み合わせて櫛状パターンを形
成している。そして、更に、２つの櫛状パターン（左側
の櫛状パターンと右側の櫛状パターン）を互いに対向配
置している。このとき、各櫛状パターンの櫛歯は相手の
櫛状パターンの櫛歯間に入り込んだ形となっている。図
４は、図３の実施例に対する比較例であり、図３では櫛
状パターンが２つの拡散領域１１、１２によって形成さ
れているのに対し、図４は単独の拡散領域で櫛状パター
ンが形成されているに過ぎない。
Ｎダイオードパターンを渦巻き状に形成した例と、櫛状
に形成した例を示す。図において、１１はＰ型拡散領
域、１２はＮ型拡散領域で、電極のアウミニウムパター
ンは省略している。 図２では、ＰＩＮダイオードは、
２つの拡散領域が並行して渦巻き状のパターンをなして
形成されており、ＰＩＮダイオードの順直列抵抗値は、
渦巻きの長さによって調整可能である。図３において
は、２つの拡散領域１１、１２を並行にして形成したコ
の字状パターンを複数個組み合わせて櫛状パターンを形
成している。そして、更に、２つの櫛状パターン（左側
の櫛状パターンと右側の櫛状パターン）を互いに対向配
置している。このとき、各櫛状パターンの櫛歯は相手の
櫛状パターンの櫛歯間に入り込んだ形となっている。図
４は、図３の実施例に対する比較例であり、図３では櫛
状パターンが２つの拡散領域１１、１２によって形成さ
れているのに対し、図４は単独の拡散領域で櫛状パター
ンが形成されているに過ぎない。
【０００８】
【発明の効果】以上説明したように、本発明によれば、
Ｉ層の距離を小さくし、かつ、効率よくＰＩＮ接合パタ
ーンを引き回すことができるので、チップ面積が大幅に
拡大することなく、順直列抵抗を小さくすることができ
る。さらに、ＰＩＮ接合部分の長さを変えることで、接
合面積が変化し、任意の抵抗値を得ることができるとい
う長所もある。
Ｉ層の距離を小さくし、かつ、効率よくＰＩＮ接合パタ
ーンを引き回すことができるので、チップ面積が大幅に
拡大することなく、順直列抵抗を小さくすることができ
る。さらに、ＰＩＮ接合部分の長さを変えることで、接
合面積が変化し、任意の抵抗値を得ることができるとい
う長所もある。
【図１】 本発明を実施したＰＩＮダイオードの平面図
及び断面図
及び断面図
【図２】 パターンを渦巻き状にした例を示す図
【図３】 パターンを櫛状にした例を示す図
【図４】 パターンを櫛状にした別の例を示す図
１０ Ｉ層基板 １１ Ｐ型拡散領域 １２ Ｎ型拡散領域 １３ 電極のアルミニウム １４ 電極のアルミニウム １５ 絶縁膜
Claims (4)
- 【請求項１】イントリンシック基板中に、Ｐ型拡散領域
とＮ型拡散領域を等間隔に、かつ、並行して形成してパ
ターンをなし、前記パターンは、コの字状であることを
特徴とするＰＩＮダイオード。 - 【請求項２】イントリンシック基板中に、Ｐ型拡散領域
とＮ型拡散領域を等間隔に、かつ、並行して形成してパ
ターンをなし、前記パターンは、渦巻き状であることを
特徴とするＰＩＮダイオード。 - 【請求項３】イントリンシック基板中に、Ｐ型拡散領域
とＮ型拡散領域を等間隔に、かつ、並行に形成してコの
字状パターンに成すとともに、該コの字状パターンを複
数個組み合わせて櫛状パターンにしたことを特徴とする
ＰＩＮダイオード。 - 【請求項４】一対の櫛状パターンの櫛歯が互いに相手の
櫛状パターンの櫛歯間に入り込むように一対の櫛状パタ
ーンを対向配置したことを特徴とする請求項３に記載の
ＰＩＮダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206397A JP2801801B2 (ja) | 1991-07-22 | 1991-07-22 | Ｐｉｎダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206397A JP2801801B2 (ja) | 1991-07-22 | 1991-07-22 | Ｐｉｎダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529636A JPH0529636A (ja) | 1993-02-05 |
| JP2801801B2 true JP2801801B2 (ja) | 1998-09-21 |
Family
ID=16522681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3206397A Expired - Fee Related JP2801801B2 (ja) | 1991-07-22 | 1991-07-22 | Ｐｉｎダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2801801B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100412650B1 (ko) | 2001-07-11 | 2003-12-31 | 현대자동차주식회사 | 다차종 패널 파지장치 |
| JP5448584B2 (ja) | 2008-06-25 | 2014-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8174047B2 (en) | 2008-07-10 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5728171B2 (ja) | 2009-06-29 | 2015-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101143626B1 (ko) * | 2009-12-29 | 2012-05-09 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2016035952A (ja) | 2014-08-01 | 2016-03-17 | ラピスセミコンダクタ株式会社 | 半導体素子および半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55165685A (en) * | 1979-06-12 | 1980-12-24 | Nec Corp | Microwave diode |
| JPS58134479A (ja) * | 1982-02-03 | 1983-08-10 | Mitsubishi Electric Corp | Ｐｉｎダイオ−ド |
| JPS6022357A (ja) * | 1983-07-18 | 1985-02-04 | Sumitomo Electric Ind Ltd | レベルシフト用シヨツトキダイオ−ド |
-
1991
- 1991-07-22 JP JP3206397A patent/JP2801801B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529636A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4127863A (en) | Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast | |
| JP3131974B2 (ja) | 高電圧スパイラル抵抗器 | |
| JP2801801B2 (ja) | Ｐｉｎダイオード | |
| US4157561A (en) | High power transistor | |
| JPH0738394B2 (ja) | バイポ−ラパワ−トランジスタ | |
| US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
| US4194174A (en) | Method for fabricating ballasted finger electrode | |
| JP3060389B2 (ja) | コンデンサー | |
| JP2504498B2 (ja) | 半導体装置 | |
| KR100244620B1 (ko) | 고전압 소자 | |
| CA1212781A (en) | Semiconductor power component and method of manufacturing | |
| US5594272A (en) | Bipolar transistor with base and emitter contact holes having shorter central portions | |
| JPS59130455A (ja) | Ｍｏｓトランジスタ集積回路 | |
| US5010383A (en) | Power transistor device and method for making the same | |
| KR920007784B1 (ko) | 에미터안정화저항을구비한고주파반도체장치및그제조방법 | |
| KR0180537B1 (ko) | 다수의 유닛 트랜지스터를 포함하는 전력 트랜지스터 | |
| JPH08195479A (ja) | 半導体装置及びその製造方法 | |
| EP0420164B1 (en) | Method of fabricating a semiconductor device having a multilayer electrode structure | |
| JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
| JP2982435B2 (ja) | 抵抗器 | |
| JPH0786631A (ja) | ｐｉｎフォトダイオード | |
| KR100293273B1 (ko) | 트라이악 소자 | |
| JP2000323743A (ja) | フォトダイオードアレイ | |
| JP2823919B2 (ja) | 双方向性２端子サイリスタ | |
| JP3320039B2 (ja) | バイポーラトランジスタ製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |