JPH0738394B2 - バイポ−ラパワ−トランジスタ - Google Patents

バイポ−ラパワ−トランジスタ

Info

Publication number
JPH0738394B2
JPH0738394B2 JP61102951A JP10295186A JPH0738394B2 JP H0738394 B2 JPH0738394 B2 JP H0738394B2 JP 61102951 A JP61102951 A JP 61102951A JP 10295186 A JP10295186 A JP 10295186A JP H0738394 B2 JPH0738394 B2 JP H0738394B2
Authority
JP
Japan
Prior art keywords
emitter
region
resistance
transistor
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61102951A
Other languages
English (en)
Other versions
JPS6224669A (ja
Inventor
アール．コツトン デビツド
Original Assignee
テキサス インスツルメンツ インコ−ポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコ−ポレイテツド filed Critical テキサス インスツルメンツ インコ−ポレイテツド
Publication of JPS6224669A publication Critical patent/JPS6224669A/ja
Publication of JPH0738394B2 publication Critical patent/JPH0738394B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はバイポーラパワートランジスタに関するもので
ある。
［従来の技術］ パワートランジスタのスイツチング時間を最小限とする
ためには、そのエミツタ領域を狭くし、半導体内の電流
密度を均一にし、各単位面積当たりのエミツタ周囲長を
最大にすることが必要であるとされている。さらに、デ
バイス内の電流分布を均一とすることは、順方向バイア
ス安全動作領域（FBSOA）を大きくする上での一助とも
なる。従来のデバイスにおいては、エミツタ領域を細い
複数本の半導体領域（歯）を有するクシ状にすることに
より、必要とされる細いエミツタ領域と単位面積当たり
の最大周囲長を得ていた。このようにクシ状としたエミ
ツタ領域の半導体の部分は、効果上、互いに別個のトラ
ンジスタのエミツタを並列に接続したものと同等のはた
らきをすることとなる。デバイスの一部で電流密度が大
きくなると、その部分が他の部分よりも温度が高くな
り、加熱により局部的な利得増加をきたすこととなつて
流れる電流が増大する結果となり、これの累積効果によ
つてデバイスが破壊にいたることがあることが知られて
いる。こうした熱暴走を抑制するため、クシ状構造の背
に相当する部分から、「歯」に相当する部分を切り離
し、すべてが同じ抵抗値を有する別個の抵抗領域を設け
て、この抵抗領域により上記「背」の部分を歯の部分と
結合することが提案されてきた。このような構成とする
ことにより、前記「背」の部分は抵抗領域にのみ結合さ
れることになり、この抵抗領域がエミツタの直列抵抗と
してはたらくことにより、当該デバイス全体にわたつて
エミツタ電流がより均一に分布することとなる。こうし
た利点にもかかわらず、トランジスタの最大電流に制約
を加えてデバイス各部の過熱をさける必要のあることが
判明している。
［発明が解決しようとする問題点］ かくて本発明の目的は、改良されたバイポーラパワート
ランジスタを提供することにある。
［問題点を解決しようとするための手段］ このような目的を達成すべく本発明は、エミツタの相異
る部分をそれぞれの抵抗素子を介してエミツタ端子接続
部により共通エミツタ金属層に接続し、該エミツタの前
記相異る部分の各々を１個所または複数個所の分割され
た抵抗領域に結合するとともに、該抵抗領域の抵抗値は
これを前記エミツタ端子接続部と前記抵抗領域の特定の
部分との間の金属層による抵抗値を考慮して選択するこ
とにより、特定の動作条件のもとでトランジスタ全体に
わたつて所定の電流分布が得られるようにしたことを特
徴とするバイポーラトランジスタを提供するものであ
る。
前記所定の電流分布は、当該トランジスタが所定の条件
で動作した場合に、該トランジスタ全体にわたつて得ら
れる温度が実質的に均一であるような分布とする。ある
いはまた、前記所定の電流分布は、当該トランジスタを
流れる電流分布が実質的に均一であるような分布とす
る。
本発明によるバイポーラトランジスタにおいては、前記
エミツタ領域はこれを互いに別個の複数の細長い指状部
として形成することができる。また、前記抵抗領域はこ
れを該エミツタ指状部から前記エミツタ金属層が半導体
と接触する部位の近傍にまで延在するようにすることが
できる。
さらに、前記抵抗領域の抵抗値が、前記エミツタ指状物
と前記エミツタ金属層との間の距離を変える、すなわ
ち、前記抵抗領域の幅を変えることにより、当該トラン
ジスタの相異なる部位において前記抵抗値を変えうるよ
うにしてもよい。
［実施例］ 以下、図面を参照して本発明の実施例を説明する。第１
図は分割エミツタトランジスタの複数の単体からなる回
路構成を示すもので、個々のトランジスタ素子は、共通
ベース３と共通コレクタ接続２とを有するように接続し
てなるものである。各エミツタは個々の抵抗４を介して
単一の共通端子５に接続され、これらの抵抗の値は抵抗
群４から共通端子５にいたる接続金属部により与えられ
る抵抗値を考慮して選択される。なお、個々のエミツタ
の全エミツタ抵抗値は、各トランジスタ素子について等
しい値とすることにより、トランジスタ全体に流れる電
流が均等に分布するようにしてもよい。あるいはまた、
基板中央に位置するトランジスタ素子のエミツタ抵抗値
は、基板端部のトランジスタ素子のそれよりも大きくす
ることにより、より大きな冷却効果を奏するようにし
て、動作時においてトランジスタ全体の温度を均一とす
ることとしてもよい。
上記第１図の回路を具体化した構造の一部を第２図に示
す。図示のように、トランジスタのベース領域11および
エミツタ領域９に対する配線は、斜線で示すように表面
絶縁層に形成した指状の溝13,13aを介して、エミツタ金
属層７およびベース金属層６によりなされている。図
中、エミツタ領域９は上記溝13,13aの間でジグザグ状の
蛇行する２本の平行な点線で示してある。このエミツタ
領域９は、エミツタ配線溝13,13aから当該エミツタ領域
９自体に延在する抵抗領域10により、上記エミツタ金属
層７に結合されている。エミツタ領域９とエミツタ配線
溝13との間隔は、エミツタ金属層７上のエミツタ接触点
８からの距離が大きくなるに従つて徐々に減少するよう
になつている。エミツタ金属層９が該エミツタ接触点８
から離れるに従つて、エミツタ領域９をエミツタ金属層
７に接続するのに用いられる抵抗領域10は狭くなり、そ
の結果、抵抗領域10によるエミツタの当該部分の抵抗も
低くなる。このように抵抗領域10の幅を変える方法とし
ては、該領域の幅がエミツタ金属層７によりエミツタ領
域９の当該部分に与えられる抵抗と逆の関係となるよう
にすることにより、すべてのトランジスタ素子が一定の
エミツタ抵抗値をもつようにすることができる。あるい
はまた、エミツタ抵抗はこれを選択された個所で減少さ
せるようにして冷却効率を高めることにより、トランジ
スタ全体にわたつて温度を実質的に一定とするようにし
てもよい。
第３図および第４図は、それぞれ第２図のＡ部およびＢ
部における上記トランジスタの断面を示すものである。
上記トランジスタはコレクタ領域12およびベース領域11
を有し、このベース領域11中に細いエミツタ領域９が形
成されている。なお、このトランジスタはこれをNPN型
としてもPNP型としてもよいが、電子が正孔よりも高い
移動度を有するため、スイツチング時間の速いNPN型の
方が好ましい。
前記ベース領域11に対する配線はベース金属層電極６に
よつて半導体基板に直接行なつている。コレクタ領域12
への配線はトランジスタ基板の裏面で行なつているた
め、図面には示してない。また、エミツタ領域９は第３
図の抵抗領域10eおよび第４図の抵抗領域10bによつてエ
ミツタ金属層７に接続してあるが、これら抵抗領域10a,
10bは第１図に示す抵抗４に相当するものである。抵抗
領域10a,10bのエツジ部はエミツタ領域９の内部にまで
至つており、このため、エミツタ金属層７はこれら抵抗
領域10a,10bの中央部に接触することとなる。
第２図に示すＢ部はＡ部よりもエミツタ接触点８に近い
ため、エミツタ領域９の当該部分に与えられるエミツタ
金属層７の抵抗値は他の個所よりも小さくなつている。
また、Ｂ部における抵抗領域10bは、Ａ部における抵抗
領域10aよりも幅が狭くしてあるため、Ａ部よりも抵抗
値が大きい。このようにエミツタの抵抗値を変化させた
り、トランジスタの相異なる部位におけるエミツタ金属
層７の抵抗間の差を補償するにあたつては、トランジス
タ内における電流分布状態を所望のものとするように、
その変化の度合や補償の程度を選択することができる。
第５図および第６図は、それぞれ第２図のＡ部およびＢ
部におけるトランジスタ素子をさらに詳細に示す平面図
である。図示の破線は、エミツタ領域９の内部に延びる
抵抗領域10aおよび10bを表わすものである。これら抵抗
領域10aおよび10bはテーパ状としてあるため、前記溝13
の下方にまで延在するエミツタ金属層７によりエミツタ
に与えられる抵抗値は増大することとなる。
上記構成のトランジスタは通常の方法でこれを製造し得
るものであり、まず任意の伝導型を有する基板にコレク
タ領域12を形成した後、この領域上に逆の伝導型を有す
る領域を形成して、これをトランジスタのベース領域11
とする。このベース領域11はエピタキシヤル蒸着法また
は基板に対するイオン注入法によつて形成することがで
きる。つぎに絶縁層14を成長させて、半導体表面を被覆
する。しかる後に、マスキングおよびエツチングプロセ
スによつてトランジスタの選択領域から絶縁層14を取り
除き、適当な不純物の拡散を行なつて前記ベース領域内
にコレクタ領域12と同一の伝導型を有する複数の領域、
すなわちこの場合はエミツタ領域9,9aを形成する。つづ
いて絶縁層を再成長させ、再度マスキングおよびエツチ
ング工程を用いて抵抗領域10を形成する領域上の絶縁層
14を取り除く。ついでエミツタ領域9,9aと同じ伝導型の
適当な不純物を用いたイオン注入を行なつた後、注入し
た不順物を適宜浸透させるべく拡散を行なう。このよう
な工程を用いることにより、抵抗領域の形成が正確に制
御される。次に絶縁層14を再成長させる。さらにマスキ
ングおよびエツチング工程を行なつてベースおよびエミ
ツタ配線用の溝13,13aを形成した後、コンタクト形成、
金属層の被着、シンタリング等標準的なパワートランジ
スタ製造工程を経て、前述した構造のトランジスタが完
成する。
第７図には本発明によるトランジスタのレイアウトを示
す平面図である。同図において、エミツタおよびベース
の配線はトランジスタの上面に形成され、コレクタの配
線は基板の裏面に形成されているため、図面では示して
ない。
［発明の効果］ 以上の述べたように、本発明によるパワートランジスタ
は局部的なホツトスポツトを解消することが可能である
ため、従来のデバイスよりもはるかに優れた順方向安全
動作領域を示すという効果がある。また、トランジスタ
のスイツチング速度も高くすることができるとともに、
抵抗領域を適切に選択することによつて、その表面の各
部位間の温度差をわずか数度におさえることが可能であ
り、従来のデバイスよりも高い電流密度での動作が可能
となり、しかもその際２次降伏現象を起こす恐れがな
く、例えば、より大きな誘導負荷の駆動が可能となると
いう効果もある。
以上の説明に関連してさらに以下の項を開示する。
（１） エミツタの相異る部分をそれぞれの抵抗素子を
介してエミツタ端子接続部により共通エミツタ金属層に
接続し、該エミツタの前記相異る部分の各々を１個所ま
たは複数個所の分割された抵抗領域に結合するととも
に、該抵抗領域の抵抗値はこれを前記エミツタ端子接続
部と前記抵抗領域の特定の部分との間の金属層による抵
抗値を考慮して選択することにより、特定の動作条件の
もとでトランジスタ全体にわたつて所定の電流分布が得
られるようにしたことを特徴とするバイポーラトランジ
スタ。
（２） 前記所定の電流分布は、当該トランジスタが所
定の条件で動作した場合に、該トランジスタ全体にわた
つて得られる温度が実質的に均一であるような分布とし
た第１項記載のバイポーラトランジスタ。
（３） 前記所定の電流分布は、当該トランジスタを流
れる電流分布が実質的に均一であるような分布とした第
１項記載のバイポーラトランジスタ。
（４） 前記エミツタ領域はこれを１ないし複数の細長
い領域として形成するとともに、前記抵抗領域はこれを
該細長い領域から前記エミツタ金属層が半導体と接触す
る部位の近傍にまで延在するようにした第１項記載のバ
イポーラトランジスタ。
（５） 前記エミツタ金属層は前記エミツタ領域の細長
い領域に沿つて絶縁層に形成されたクシ状の溝を介して
前記半導体の表面に接触するようにした第４項記載のバ
イポーラトランジスタ。
（６） 前記抵抗領域による抵抗値は、前記エミツタの
細長い領域と前記エミツタ金属層との間の距離を変える
ことにより前記抵抗領域の幅を変えることによつて、当
該トランジスタの相異なる部位において前記抵抗値を変
えうるようにした第４項または第５項に記載のバイポー
ラトランジスタ。
（７） 前記エミツタ金属層は絶縁層に形成した溝に沿
つて延在する指状部を有し、さらに前記抵抗領域は前記
絶縁層の溝の長さに沿つてテーパ状をなすことにより、
該溝に沿う金属層の指状部の抵抗を補償するようにした
第４項または第５項に記載のバイポーラトランジスタ。
（８） コレクタ形成基板上にエピタキシヤル成長法に
よりベース領域を形成するステツプを含むことを特徴と
する前記各項に記載のバイポーラトランジスタの製造工
程。
（９） コレクタ形成基板に対してイオン注入を行なう
ことにより前記ベース領域を形成するステツプを含むこ
とを特徴とする前記各項に記載のバイポーラトランジス
タの製造工程。
（10） 前記エミツタ領域はこれを拡散によつて前記ベ
ース領域内に形成するようにした第８項に記載の製造工
程。
（11） 前記抵抗領域はこれをイオン注入に引き続いて
拡散を行なうことにより形成するようにした第10項に記
載の製造工程。
以上本発明の実施例につき各種記載してきたが、本発明
によるデバイスおよび方法は、記載の実施例に対して適
宜追加ないし変更を行なつて実施してもよいことはいう
までもない。
【図面の簡単な説明】 第１図はエミツタの相異る部分に分割エミツタ抵抗を結
合してなるトランジスタの回路を示す概略図、第２図は
本発明によるトランジスタのエミツタ構成を示す断面
図、第３図および第４図はそれぞれ第２図に示すＡ部お
よびＢ部における上記トランジスタの構造を示すの断面
図、第５図および第６図は第２図のＡ部およびＢ部にお
ける上記トランジスタの構造を示す平面図、第７図は本
発明によるトランジスタの平面図である。 １……トランジスタ素子 ２……共通コレクタ ３……共通ベース ４……抵抗 ５……共通端子 ６……ベース金属層 ７……エミツタ金属層 ８……エミツタ接触点 ９……エミツタ領域 10,10a,10b……抵抗領域 11……ベース領域 12……コレクタ領域 13,13a,13b……指状溝

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】エミツタの相異る部分をそれぞれの抵抗素
    子を介してエミツタ端子接続部により共通エミツタ金属
    層に接続し、該エミツタの前記相異る部分の各各を１個
    所または複数個所の分割された抵抗領域に結合するとと
    もに、該抵抗領域の抵抗値はこれを前記エミツタ端子接
    続部と前記抵抗領域の特定の部分との間の金属層による
    抵抗値を考慮して選択することにより、特定の動作条件
    のもとでトランジスタ全体にわたつて所定の電流分布が
    得られるようにしたことを特徴とするバイポーラトラン
    ジスタ。
JP61102951A 1985-05-03 1986-05-02 バイポ−ラパワ−トランジスタ Expired - Lifetime JPH0738394B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8511381 1985-05-03
GB8511381A GB2175441B (en) 1985-05-03 1985-05-03 Power bipolar transistor

Publications (2)

Publication Number Publication Date
JPS6224669A JPS6224669A (ja) 1987-02-02
JPH0738394B2 true JPH0738394B2 (ja) 1995-04-26

Family

ID=10578657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61102951A Expired - Lifetime JPH0738394B2 (ja) 1985-05-03 1986-05-02 バイポ−ラパワ−トランジスタ

Country Status (3)

Country Link
US (1) US4769688A (ja)
JP (1) JPH0738394B2 (ja)
GB (1) GB2175441B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2211988B (en) * 1987-11-03 1992-04-01 Stc Plc Current matching of bipolar transistors
GB2232262B (en) * 1989-05-31 1993-12-15 Asahi Optical Co Ltd Camera exposure control appartus having memory in lens in camera
EP0405877B1 (en) * 1989-06-30 1994-03-16 Texas Instruments Incorporated Thermally optimized interdigitated transistor
EP0413479A1 (en) * 1989-08-14 1991-02-20 Delco Electronics Corporation Uniform temperature power transistor
IT1252102B (it) * 1991-11-26 1995-06-02 Cons Ric Microelettronica Dispositivo monolitico a semiconduttore a struttura verticale con transistore di potenza a base profonda e emettitore a dita avente resistenze di ballast
US5374844A (en) * 1993-03-25 1994-12-20 Micrel, Inc. Bipolar transistor structure using ballast resistor
US5804867A (en) * 1996-10-02 1998-09-08 Ericsson Inc. Thermally balanced radio frequency power transistor
TWI445175B (zh) * 2011-11-11 2014-07-11 Au Optronics Corp 主動元件
US9728603B2 (en) 2015-06-22 2017-08-08 Globalfoundries Inc. Bipolar junction transistors with double-tapered emitter fingers

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3225261A (en) * 1963-11-19 1965-12-21 Fairchild Camera Instr Co High frequency power transistor
US3427511A (en) * 1965-03-17 1969-02-11 Rca Corp High frequency transistor structure with two-conductivity emitters
DE1514008B2 (de) * 1965-04-22 1972-12-07 Deutsche Itt Industries Gmbh, 7800 Freiburg Flaechentransistor
FR1537646A (fr) * 1966-09-26 1968-08-23 I T T Ind Transistor planaire au silicium
US3432920A (en) * 1966-12-01 1969-03-18 Rca Corp Semiconductor devices and methods of making them
NL164703C (nl) * 1968-06-21 1981-01-15 Philips Nv Halfgeleiderinrichting, voorzien van een contact met ten minste twee gedeelten en een voor deze gedeelten gemeenschappelijk gedeelte, waarbij in elk der ver- bindingswegen tussen de gedeelten en het gemeenschappe- lijke gedeelte een serieweerstand is opgenomen.
US3609460A (en) * 1968-06-28 1971-09-28 Rca Corp Power transistor having ballasted emitter fingers interdigitated with base fingers
GB1288384A (ja) * 1969-01-31 1972-09-06
GB1280948A (en) * 1969-12-17 1972-07-12 Motorola Inc Semiconductor structure
US3600646A (en) * 1969-12-18 1971-08-17 Rca Corp Power transistor
FR2417854A1 (fr) * 1978-02-21 1979-09-14 Radiotechnique Compelec Transistor comportant une zone resistive integree dans sa region d'emetteur
JPS54140875A (en) * 1978-04-24 1979-11-01 Nec Corp Semiconductor device
US4345266A (en) * 1978-07-20 1982-08-17 General Electric Company Transistor having improved turn-off time and second breakdown characteristics with bi-level emitter structure
JPS55138273A (en) * 1979-04-11 1980-10-28 Fujitsu Ltd Transistor
JPS5633876A (en) * 1979-08-29 1981-04-04 Fujitsu Ltd Transistor
DE3017750C2 (de) * 1980-05-09 1985-03-07 Philips Patentverwaltung Gmbh, 2000 Hamburg Halbleiterbauelement vom Planar-Epitaxial-Typ mit mindestens einem bipolaren Leistungstransistor
JPS58132969A (ja) * 1982-02-01 1983-08-08 Mitsubishi Electric Corp 半導体装置
JPS59106156A (ja) * 1982-12-10 1984-06-19 Sanyo Electric Co Ltd トランジスタ
JPS6142952A (ja) * 1984-08-06 1986-03-01 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPS6224669A (ja) 1987-02-02
GB8511381D0 (en) 1985-06-12
GB2175441A (en) 1986-11-26
US4769688A (en) 1988-09-06
GB2175441B (en) 1989-05-10

Similar Documents

Publication Publication Date Title
EP0691034B1 (en) Bipolar transistor structure using ballast resistor
US4769687A (en) Lateral bipolar transistor and method of producing the same
US3309585A (en) Junction transistor structure with interdigitated configuration having features to minimize localized heating
JPH0738394B2 (ja) バイポ−ラパワ−トランジスタ
EP0064613B1 (en) Semiconductor device having a plurality of element units operable in parallel
US4835588A (en) Transistor
US4266236A (en) Transistor having emitter resistors for stabilization at high power operation
US5554880A (en) Uniform current density and high current gain bipolar transistor
US3988759A (en) Thermally balanced PN junction
US6064109A (en) Ballast resistance for producing varied emitter current flow along the emitter's injecting edge
JPH05198584A (ja) バイポーラ集積回路
JP2622521B2 (ja) ゲート遮断サイリスタ及びその製造方法
EP0064614A2 (en) Improved emitter structure for semiconductor devices
EP0837507B1 (en) A bipolar power transistor with buried base and interdigitated geometry
US5444292A (en) Integrated thin film approach to achieve high ballast levels for overlay structures
US5594272A (en) Bipolar transistor with base and emitter contact holes having shorter central portions
EP0024923B1 (en) Transistor structure
JP2504529B2 (ja) バイポ―ラ形薄膜半導体装置
JP2504547B2 (ja) バイポ―ラ形薄膜半導体装置
US3807039A (en) Method for making a radio frequency transistor structure
JPS6337657A (ja) 電力増幅トランジスタとその製造方法
JP3233767B2 (ja) トランジスタ
JPH0442918Y2 (ja)
JPH0878431A (ja) 炭化けい素たて型バイポーラトランジスタおよびその製造方法
JP2692292B2 (ja) 集積回路装置用縦形バイポーラトランジスタ