JP3233767B2

JP3233767B2 - トランジスタ

Info

Publication number: JP3233767B2
Application number: JP01121094A
Authority: JP
Inventors: 和久坂本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1994-02-02
Filing date: 1994-02-02
Publication date: 2001-11-26
Anticipated expiration: 2016-11-26
Also published as: JPH07221121A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチエミッタまたはマ
ルチベース構造のパワートランジスタに関する。さらに
詳しくは、スイッチング動作を高速にできるパワートラ
ンジスタに関する。

【０００２】

【従来の技術】従来より、大電力を扱うスイッチング電
源用パワーバイポーラトランジスタにおいては、高耐圧
化、大電流化、高速スイッチング、さらには安全動作領
域（ＳＯＡ）の拡大化が要求されており、マルチエミッ
タまたはマルチベース構造のマルチタイプのトランジス
タにおいても同様である。そのために一般にコレクタ層
の比抵抗や厚さの増大による高抵抗化が行われている。
また高耐圧化のためには、一般にベース領域の厚さを厚
くすることが接合曲率部での電界集中を緩和できるため
効果的であることが知られている。

【０００３】大電流を必要とするトランジスタの動作電
流、すなわち絶対最大定格であるコレクタ電流は主とし
てエミッタの面積および周囲長に関係するので、この動
作電流を大きくするためには、このエミッタ面積および
周囲長を大きくし、電流密度を下げなければならない。
そこでマルチエミッタまたはマルチベース構造のトラン
ジスタが考えられている。

【０００４】また、高周波特性を維持するには、ベース
接合容量を小さくし、かつキャリアがベース領域を走行
する時間τ_bを短くさせるため、ベース領域の厚さを薄
くする必要がある。一方、耐圧を高くするためには前述
のようにベース領域の厚さを厚くする必要がある。しか
しベース領域の厚さが厚くなると高周波特性はわるくな
り、それと比例関係にあるスイッチング速度も遅くな
る。そのため、高周波特性を維持するとともに高耐圧化
するため、たとえば野崎勉による「トランジスタの最新
動向を探ろう」（トランジスタ技術、ＣＱ出版（株）発
行、1993年１月 300〜301 頁）に示されている、図５の
構造のクシ状エミッタ構造のトランジスタが開示されて
いる。

【０００５】図５に示されるクシ状エミッタ構造のトラ
ンジスタはたとえばｎ型の導電型からなるコレクタ領域
56上に、ｐ型の導電型からなるベース領域54とｎ型の導
電型からなるエミッタ領域57ａ、絶縁膜58が形成され、
ベース領域54内には多数のクシ状エミッタ領域57ａが形
成されており、エミッタ領域57ａの下側のベース領域54
が薄くなるように形成されている。エミッタ領域57上お
よびベース領域54上の絶縁膜58にそれぞれ開口部が設け
られ、エミッタコンタクト52およびベースコンタクト53
が形成され、それらをそれぞれ連結したエミッタ電極配
線51およびベース電極配線55がエミッタパッド49および
ベースパッド50にそれぞれ接続されている。その結果、
エミッタ領域57ａを細く、クシ状に配置し、さらにエミ
ッタ領域57ａの下のベース領域54を薄くして高周波特性
を改善するとともに、その周囲のベース領域を厚く形成
することにより高耐圧化を達成している。

【０００６】一方、スイッチングオフ特性として重要な
ストレージタイム（ベースおよびコレクタ領域に余剰キ
ャリヤが蓄えられた飽和状態から余剰キャリヤを放出し
てアクティブ領域へ戻るまでの時間）を短かくするた
め、たとえば、特開昭６０−１６０１６５号公報の第２
頁左下欄２〜７行および第１〜２図に示されているよう
に、ストレージタイムをよくコントロールできるように
したバイポーラトランジスタが提案されている。このバ
イポーラトランジスタは、図６に示すように、半導体基
板61上のコレクタ層62とコレクタエピタキシャル層63に
またがる内部ベース層64をベース層65に接続して形成さ
れている。このように内部ベース層64を設けたバイポー
ラトランジスタでは、エミッタ66から注入されたキャリ
ヤが内部ベース層64において、再結合しやすくなり、キ
ャリヤライフタイムを短かくすることができる。また、
コレクタ側に注入されたキャリヤに注目すれば、トラン
ジスタをオン状態からオフ状態へ切換える際、キャリヤ
は低抵抗の内部ベース層64を通して流れる逆ベース電流
によって吸収され、再結合される。このトランジスタで
は、キャリヤは低抵抗の内部ベース層64を通して吸収さ
れるので、ストレージタイムを従来のものに比べて短か
くできる。

【０００７】

【発明が解決しようとする課題】前述の図５に示される
ようなトランジスタは、ベース領域が浅く、高周波特性
をある程度維持するとともに高耐圧を実現できるが、ト
ランジスタの高速スイッチング動作を阻害する要因であ
る少数キャリヤの引き抜きができないため、それだけス
イッチング動作の時間が遅いという問題がある。

【０００８】また、図６に示すようなバイポーラトラン
ジスタによれば、少数キャリヤの引き抜きができるの
で、高速スイッチング動作を実現できるが、ベース領域
が浅いため、安全動作領域（ＳＯＡ）がせまく、高耐圧
化が不充分であるという問題がある。

【０００９】本発明は、前記問題を解決するためになさ
れたもので、とくに高周波特性を維持するとともに高耐
圧で安全動作領域（ＳＯＡ）が広く、高速スイッチング
動作がえられ、高電流増幅率および高い電流利得帯域幅
積ｆ_Tをうることができるトランジスタを提供すること
を目的とする。

【００１０】

【課題を解決するための手段】本発明のトランジスタ
は、半導体基板に設けられた第１導電型のコレクタ領域
と、該コレクタ領域に設けられた第２導電型のベース領
域と、該ベース領域に設けられた第１導電型のエミッタ
領域とからなり、該エミッタ領域または前記ベース領域
が島状に複数個形成され、複数個の単位トランジスタか
らなるマルチエミッタまたはマルチベース構造のトラン
ジスタであって、前記単位トランジスタの各々は前記エ
ミッタ領域直下のベース領域の厚さが、前記エミッタ領
域が形成されていない部分のベース領域の厚さより薄く
形成されることにより、前記ベース領域の断面形状がコ
字形に形成され、該コ字形の各々の凹部内に内部ベース
層が形成されると共に、該内部ベース層は前記半導体基
板の表面から導入された高濃度不純物領域と接続され、
さらに配線によりベース電極と接続されているものであ
る。こうすることにより、高抵抗のベース領域を経ない
で、高不純物濃度の低抵抗領域を経てベース電極に接続
されるため、キャリヤの再結合を早くすることができ、
スイッチング動作を高速にすることができる。ここに第
１導電型および第２導電型とは、ｎ型またはｐ型のいず
れか一方の導電型を第１導電型としたとき、他方のｐ型
またはｎ型が第２導電型であることを意味する。

【００１１】前記ベース領域のコ字形の断面形状が一列
に延びると共に複数列形成され、それぞれの列に前記エ
ミッタ領域が複数個形成されることにより前記単位トラ
ンジスタが複数個形成され、該一列に形成された前記単
位トランジスタの少なくとも２個に連続して前記内部ベ
ース層が形成されていることが、パターニングが容易で
あるとともに、単位トランジスタの間隔を狭くすること
ができてチップの小型化を達成できるため好ましい。

【００１２】

【００１３】

【００１４】

【作用】本発明のマルチエミッタまたはマルチベース構
造のトランジスタによれば、各単位トランジスタのエミ
ッタ領域直下のベース領域が薄く形成され、その下に内
部ベース層が設けられているため、ベース領域の厚さに
依存する電流増幅率ｈ_FEおよび電流利得帯域幅積ｆ_Tを
大きくすることができるとともに、内部ベース層により
コレクタ領域内の残留キャリヤを短時間で吸収でき、ス
イッチング動作を高速にすることができる。

【００１５】さらに各単位トランジスタのエミッタ領域
直下の両側のベース領域は厚く形成されているため、安
全動作領域が広く、高耐圧化も果すことができる。

【００１６】

【実施例】つぎに本発明のトランジスタを図面に基づい
て説明する。図１は本発明のトランジスタの一実施例で
あるｎｐｎ型トランジスタの構造を示す一部断面説明
図、図２は本発明のトランジスタの内部ベース層の配置
を示す概略平面図、図３は本発明の一実施例のトランジ
スタのマルチベース構造のベース電極とエミッタ電極の
パターンを示す平面説明図、図４は本発明のトランジス
タの製法の一例を示す工程断面説明図である。

【００１７】図１において、半導体基板上にエピタキシ
ャル成長された、たとえばｎ^-型の第１導電型であるコ
レクタ領域１と該コレクタ領域１に拡散などにより形成
された、たとえばｐ型の第２導電型であるベース領域２
と、該ベース領域２に拡散などにより島状に複数個形成
された、たとえばｎ型の第１導電型であるマルチエミッ
タ領域３（３ａ、３ｂ・・・）とからなる複数の単位ト
ランジスタにより、マルチエミッタトランジスタが構成
されている。各単位トランジスタには、たとえばｐ⁺型
の第２導電型である内部ベース層４（４ａ、４ｂ・・
・）が設けられ、各列ごとに並ぶ内部ベース層４ａ・・
・は連続して設けられ、端部で該内部ベース層４と同一
導電型でたとえばｐ⁺型の半導体層の表面に導通する高
濃度不純物の拡散領域５（５ａ、５ｂ・・・）が設けら
れている。ベース領域２は図１に示されるように、半導
体層の内部に向かって各単位トランジスタの周囲の厚さ
が厚く、エミッタ領域下部の中心部が薄く形成され、断
面形状がコ字形に形成されている。前記内部ベース層４
はベース領域２のコ字型の凹部の中のコレクタ領域１内
を貫通し、単位トランジスタが形成されていないところ
で、半導体層の表面に通ずるｐ⁺型拡散領域５（５ａ、
５ｂ・・・）と接続されている。そして半導体層表面で
絶縁膜（図示せず）を介して設けられた配線によりベー
ス電極パッドと接続されている。

【００１８】この内部ベース層４は拡散領域５を介して
基板表面に導き出さないで、直接ベース領域２と半導体
層により接続されてもよい。拡散領域５を介してベース
電極パッドに接続することにより、抵抗の大きいベース
領域２を経なくてすむため、より早く残留キャリヤを消
滅することができるが、直接ベース領域２に接続すれば
チップ面積を小さくすることができる。拡散領域５を設
けないばあいでも、隣接する各単位トランジスタのベー
ス領域のコ字形断面形状を連続して形成し、内部ベース
層４も連続して形成するのが、各単位トランジスタごと
に内部ベース層４とベース領域２とを接続する必要がな
いので好ましい。この内部ベース層４が連続して形成さ
れた状態の例を図２（ａ）、（ｂ）に示す。図２（ａ）
は内部ベース層４が一列に並んだ単位トランジスタに連
続して設けられた例を示し、図２（ｂ）は各単位トラン
ジスタを角状リングで連結した例を示している。リング
状に連結するばあい、図２（ｂ）に示すように、各リン
グをさらに不純物層６により連結することが好ましい。

【００１９】このマルチエミッタトランジスタのベース
電極およびエミッタ電極の平面説明図を図３に示すよう
に、絶縁膜に設けられた開口部を介してベースコンタク
ト７およびエミッタコンタクト８がベース領域およびマ
ルチエミッタ領域上に設けられ、それぞれベース電極配
線９およびエミッタ電極配線10に接続されてベースパッ
ド11およびエミッタパッド12に接続されている。

【００２０】本発明によるマルチエミッタトランジスタ
は各単位トランジスタであるマルチエミッタ領域３（３
ａ、３ｂ・・・）の下のベース領域２の層が薄く形成さ
れ、その薄いベース領域２の下側のコレクタ領域１内に
不純物濃度が高い内部ベース層４（４ａ、４ｂ・・・）
が設けられており、この内部ベース層４はベース領域２
に直接接続されないで、不純物濃度が高い拡散領域５
（５ａ、５ｂ・・・）を介してベース電極パッドと接続
されている。そのためコレクタ領域内に残留するキャリ
ヤは低抵抗の内部ベース層４に容易にとらえられ、低抵
抗の拡散領域５を経てベース電極に逃げ、残留キャリヤ
は直ちに消滅する。その結果、スイッチング速度を速く
することができ、とくに飽和状態から遮断状態に至るタ
ーンオフ時間（ｔ_off）を非常に小さくすることができ
る。

【００２１】本発明によるベース領域の厚さＷ_Bを薄く
した構造のトランジスタの特性向上について、さらに詳
細に説明する。

【００２２】まず、ベース接地電流増幅率ｈ_FEが一般に

【００２３】

【数１】

【００２４】で表わされる。ただし、σ_B、σ_Eはそれ
ぞれベースおよびエミッタの導電率、Ｗ_Bはベース領域
の厚さ、Ｌ_h、Ｌ_nはそれぞれ正孔および電子の少数キ
ャリヤの拡散長である。ここでＷ_Bを小さくすると、ｈ
_FEが大きくなり、高い電流増幅率ｈ_FEがえられる。

【００２５】さらに電流利得帯域幅積ｆ_Tは、

【００２６】

【数２】

【００２７】で表わされる。ただしＤ_nは拡散係数であ
る。ここでＷ_Bが小さいほどｆ_Tが大となり、高いｆ_T
がえられる。

【００２８】一方、耐圧ＢＶは、

【００２９】

【数３】

【００３０】で表わされる。

【００３１】ただし、ｎ＝１または２、Ｎ_Cはコレクタ
領域の不純物濃度、ｒ_jは曲率半径である。

【００３２】

【数４】

【００３３】ｒが無限大のとき、式（２）の右辺のカギ
括弧は１に近づくので、Ｗ_Bが大きいほど耐圧ＢＶが大
きくなる。また、安全動作領域は、２次降伏のために狭
くなっている。２次降伏は、順バイアス時に、横方向に
流れるベース電流によって生ずる電圧降下がベース電流
をエミッタ領域３の端部に集中させるために起こる。そ
のためトランジスタが破壊することもある。本発明で
は、電流の集中しやすいエミッタ領域３の端部のまわり
のベース領域２の厚さＷ_Bをできるだけ厚くすることに
よって、２次降伏を抑え安全動作領域を広くすることが
できる。

【００３４】すなわち、本発明によるマルチエミッタト
ランジスタにおいては、マルチエミッタ領域３ａ、３ｂ
・・・の下のベース領域２の厚さＷ_Bが、高い電流利得
帯域幅積ｆ_Tおよび高い電流増幅率ｈ_FEをうるように、
薄く形成され、その外側のベース領域２の厚さは厚く形
成され、広い安全動作領域を実現し、高耐圧化してい
る。

【００３５】本発明ではさらにこの薄いベース領域２の
下側のコレクタ領域１内に不純物濃度が高い内部ベース
層４が設けられ、ベース領域２と接続され、または基板
表面でベース電極と接続されているため、式（１）でＬ
_h、Ｌ_nが小さくなり増幅率ｈ_FEが増大するとともに、
コレクタ領域１内に残留する少数の残留キャリヤは、低
抵抗の内部ベース層４に容易にとらえられ、ベース領域
または配線を経てベース電極に逃げ、残留キャリヤはた
だちに消滅する。その結果、スイッチング速度を速くす
ることができ、とくに飽和状態から遮断状態に至るター
ンオフ時間（ｔ_off）を小さくすることができる。

【００３６】つぎに本発明のトランジスタの製法を図４
に示す工程図に基づいて説明する。

【００３７】まず、半導体基板１ａ上にエピタキシャル
成長によってｎ^-型のエピタキシャル層１ｂを成長し、
コレクタ領域１の一部を形成し、このエピタキシャル層
１ｂにｐ型のベース領域２の一部のベース端２ａ、２ｂ
と内部ベース層４をイオン注入法または拡散などにより
形成する（図４（ａ）参照）。

【００３８】ついでベース端２ａ、２ｂ、および内部ベ
ース層４の形成面にエピタキシャル成長を行ってｎ^-型
エピタキシャル層１ｃを成長し、コレクタ領域１を形成
する（図４（ｂ）参照）。このエピタキシャル成長の際
高温になるため、ベース端２ａ、２ｂおよび内部ベース
層４ａ、４ｂの不純物が、成長するエピタキシャル層１
ｃに拡散し、若干上に拡がる。

【００３９】そののち、エピタキシャル層１ｃの表面か
らｐ型不純物を導入し、前記ベース端２ａ，２ｂに接続
するベース端部およびそのあいだのベース領域２ならび
にベース領域２の隣りで前記内部ベース層４と接続する
拡散領域（図示せず）を形成する（図４（ｃ）参照）。

【００４０】このベース領域２はたとえばｐ型不純物に
より、ベース領域２の端部で前述のベース端２ａ、２ｂ
の上部は、ベース端２ａ、２ｂと接続するように深く形
成され、そのあいだの中心部は内部ベース層４ａ、４ｂ
と接続しないように浅く形成され、図４（ｃ）に示され
るように、断面がコ字形に形成される。この浅い部分
は、たとえば１〜20μｍ程度の深さで、深い部分は５〜
50μｍ程度の深さである。このように、端部を深い不純
物領域にし、そのあいだを浅い不純物領域とするために
は、拡散工程を２回に分けて端部と中心部に別々に不純
物を導入したり、拡散スピードの異なる不純物、たとえ
ばアルミニウムとホウ素を用い、端部には拡散スピード
の早いアルミニウムを付着し、中心部には拡散スピード
の遅いホウ素を付着して950 〜1380℃程度で拡散するこ
とにより、同じ拡散時間で拡散スピードの早いアルミニ
ウムは深くまで拡散し、図４（ｃ）に示すようなベース
領域２を形成できる。また不純物をイオン注入により導
入するばあいには、イオン打込みのエネルギーを調整す
ることにより不純物領域の深さを調整することができ
る。

【００４１】さらに、前記ベース領域２の薄く形成され
た中心部にリンなどの不純物を導入し、ｎ⁺形のエミッ
タ領域３ａ、３ｂを形成する（図４（ｄ）参照）。そし
て、図示しないが、通常の方法と同様に、半導体層の表
面に設けられた絶縁膜にコンタクト孔を形成して各領域
に電極を設け、各電極の配線を行う。

【００４２】なお、前記において、本発明をｎｐｎトラ
ンジスタを例にとって説明したが、導電型をそれぞれ逆
にしたｐｎｐトランジスタにおいても、同様であること
はいうまでもない。また、ベース領域およびダイオード
部の形状は前記説明の例に限られないことは勿論であ
る。さらにマルチベーストランジスタの例で説明した
が、マルチエミッタトランジスタでも同様であることは
いうまでもない。

【００４３】

【発明の効果】以上説明したように本発明によれば、マ
ルチベーストランジスタまたはマルチエミッタトランジ
スタの各単位トランジスタのエミッタ領域直下のベース
領域が薄く形成されるとともに、その下側に内部ベース
層が設けられているため、電流増幅率ｈ_FEや電流利得帯
域幅積ｆ_Tを向上させることができるとともに、コレク
タ領域に注入された少数キャリヤはスイッチングの際、
短時間でこの内部ベースを経てベース側に流れ再結合さ
れる。その結果、スイッチング動作を高速にでき、飽和
状態から遮断状態にスイッチする時間が短かくなる。そ
のため、スイッチングの時間のあいだに発生する電気回
路の消費電力が減り、発熱を抑制することができ、トラ
ンジスタの増幅率などの特性向上および信頼性を高める
ことができる。さらに、エミッタ領域周辺のベース領域
は厚く形成されているため、電流集中を防げ安全動作領
域を広くすることができる。

【図面の簡単な説明】

【図１】本発明の一実施例のｎｐｎ型トランジスタの構
造を示す一部断面斜視図である。

【図２】本発明のトランジスタの内部ベース層の配置を
示す概略平面図である。

【図３】本発明のマルチエミッタトランジスタの一実施
例のベース電極とエミッタ電極のパターンを示す一部平
面説明図である。

【図４】本発明のトランジスタの製法の一例を示す工程
断面説明図である。

【図５】従来のマルチエミッタトランジスタの構造を示
す斜視図である。

【図６】従来のマルチエミッタトランジスタの他の例の
概略構造を示す一部断面斜視図である。

【符号の説明】

１コレクタ領域２ベース領域３エミッタ領域４内部ベース層

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/73 H01L 21/331 H01L 29/417 H03K 17/72

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板に設けられた第１導電型のコ
レクタ領域と、該コレクタ領域に設けられた第２導電型
のベース領域と、該ベース領域に設けられた第１導電型
のエミッタ領域とからなり、該エミッタ領域または前記
ベース領域が島状に複数個形成され、複数個の単位トラ
ンジスタからなるマルチエミッタまたはマルチベース構
造のトランジスタであって、前記単位トランジスタの各々は前記エミッタ領域直下の
ベース領域の厚さが、前記エミッタ領域が形成されてい
ない部分のベース領域の厚さより薄く形成されることに
より、前記ベース領域の断面形状がコ字形に形成され、
該コ字形の各々の凹部内に内部ベース層が形成されると
共に、該内部ベース層は前記半導体基板の表面から導入
された高濃度不純物領域と接続され、さらに配線により
ベース電極と接続されてなるトランジスタ。
【請求項２】前記ベース領域のコ字形の断面形状が一
列に延びると共に複数列形成され、それぞれの列に前記
エミッタ領域が複数個形成されることにより前記単位ト
ランジスタが複数個形成され、該一列に形成された前記
単位トランジスタの少なくとも２個に連続して前記内部
ベース層が形成されてなる請求項１記載のトランジス
タ。