JPS5837958A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5837958A
JPS5837958A JP13643881A JP13643881A JPS5837958A JP S5837958 A JPS5837958 A JP S5837958A JP 13643881 A JP13643881 A JP 13643881A JP 13643881 A JP13643881 A JP 13643881A JP S5837958 A JPS5837958 A JP S5837958A
Authority
JP
Japan
Prior art keywords
region
type
epitaxial layer
collector
diffusing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13643881A
Other languages
English (en)
Inventor
Tomooki Hara
原 友意
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP13643881A priority Critical patent/JPS5837958A/ja
Publication of JPS5837958A publication Critical patent/JPS5837958A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、特に電気的特性を向上させ走横型
トランジスタに関する。
従来横型トランジスタはくここではili!明上横型P
NP)ランジスタを引用する)第1図の構造断面図に示
す通り、N+Wi埋込層2、P1埋込層3′を有するP
型半導体基板l上のN型エピタキシャル層4に分離され
た島領域をP型分離拡散領域5によシ形成し、その1つ
にP型工Zツタ領埴6・とP型コレクタ領域6゛と1型
ベースコンタクト領域7を横方向に分離して形成し、酸
化膜8の開口を通して各電極9.10.11を取り出し
た構成をしている。横型トランジスタは従来の製造方法
及び製造技術でNPN)ランジスタ、ダイオード、抵抗
などの素子と共に同一基板上に形設することができる。
しかし従来の横型トランジスタにおいては、ベース・コ
レクタ接合の空乏層がベース側に広がるため、エヤツタ
・コレクタ間の所望耐圧を得るためにニオツタ領域6と
;レクタ領域6′との間の距M(ベース幅に相当)を予
めパターン上で充分にとる必要がある。本来横型トラン
ジスタは横方向の電流成分が支配的であるからエンツタ
領域6とコレクタ領域6゛との間の距離が大きいという
ことは工(ツタ領域6ホら注入された正孔がコレクタ領
域6’に到達するまでにペース領域4内で電子と再結合
する確率が高くなり、hrmの低下の原因となっている
。さらには従来横型トランジスタのエイツタ及びコレク
タ領域6・6′はNPN)ランジスタのペース領域と同
時に形成する。この丸め、これら領域6.6′の不純物
濃fは、NPN)ランジスタの素子特性によって要求さ
れる濃度によって決まるため、高濃度領域を形成するこ
とができない。このことは横型トランジスタのコレクタ
飽和抵抗(以後Vscという)の増大を招き最大コレク
タ電流(以下、Icmaxという)の低下及び利得帯域
幅積(以後f↑という)の低下の原因となっている。
本発明の目的は従来の製造方法及び製造技術で製造され
る横型トランジスタの前述の欠点をなくした横WPNP
)ランジスタを提供するものである すなわち、従来の
製造方法に新たな製造工程を付加することな(、hrm
の上昇、Icmaxの上昇、f〒の上昇をはかれる横形
トランジスタを得るとともに、従来と同程度のパターン
寸法で実現できる横形トランジスタを得ることにある。
本発明によれば、−導電型の半導体基板に他の導電型の
第1の埋込層と一導電型の第2の埋込み層とをこの順に
順次形成し、その後他の導電型の半導体気相成長層を形
成し、この半導体気相成長層を電気的に分離された複数
の島状領域に分離し、第2の堀込み層に達する一導電型
のコレクタ領域と、−導電製のエンツタ領域とを同一の
島状領域内に互いに重なることなく形成した半導体装置
を得る。この時−導電形のコレクタ領域は第2の埋込み
領域とともに一導電型のニオツタ領域を完全には囲まな
い方が良く、第2の埋込み領域は少なくとも一導電型の
工建ツタ領域直下には存在せしめておい友方が良い。
以下に図面を参照して本発明を説明する。
第2図(a)〜(C)は本発明の一実施例の横型PNP
)?ンジスタの製造工程を示す構造断面図である。
まず、同図(Jl)に示すようにP型シリコン基板21
の表面よシN噛不純物を拡散してW型墳込領域22を形
成する。次に同様にNfWi壌込領填込領域22内縁分
離のための所定のPi1シリコン基板210表面よりP
fm不純物を拡散してppm 埋込領域23.23’を
形成する。次KNIIシリコンエピタキシャル層24を
気相成長法により基板21上に成長させ、Nff1シリ
コン工ピタキシヤル層24を複数の島状領域に分離する
丸めに、エピタキシャル層24の表面よ6pt型不純物
を拡散して絶縁分離領域25及び横型PNP)ランジス
タの;ルクタ領域の1部となるr型コレクタ第1領域2
5′を同時に形成する。この時予め基板21に形成され
たpt型型埋領領域23’もエピタキシャル層24の方
へせり上がり絶縁分離領域25と接続する。
又P型塘込領域23も同様にせシ上がシP型コレクタM
l領域25′&連続する。従ってP型堀込領域23も横
11PNP )ランジスタのコレクタ領域の1部を形成
する。仁の時P+型コレクタ領域2 B’は環状に形成
されるが、y@堀込領域23とは一部で接触しないよう
にする。
次に、同図(b)に示すようにエピタキシャル層24の
表面よりP型不純物を拡散し横!IPNPトランジスタ
のニオツタ領域26及びコレクタ第2領域2Cを形成し
、その後W型不純物を同様に拡散しy型ベースコンタク
ト領域27を形成する。
次に、同図(C)K示すように横型PNP)ランジスタ
のエンツタ・ベース・コレクタ領域の所定コンタクト開
口領域を酸化膜28をエツチングして形成し、アル建ニ
ウムを電子ビーム方式にょ夛蒸着し、その後電極パター
ン29.30.31を形成し、ニオツタ領域26、コレ
クタ領域2α(25°)、ベースコンタクト領域27と
それぞれ接触する部分を合金化するために窒素雰囲気中
で熱処理する。
かかる本発明の実施例によれば、p+g埋込み領域23
 FiP’m埋込み領域23′と同時に形成でき、また
P1型コレクタ第1領域25’はpt型絶縁分離領域2
5と同時に形成でき、その他は従来と同じく形成できる
ので、従来の製造方法に新たな製造工程を付加すること
な〈従来と同程度のパターン寸法でhym、Icmax
、frの高い横型PNPトランジスタを製造することが
できる。
本発明による横型PNP)ランジスタにおいてはエミッ
タ領域の直下にP4型埋込領域を設けしかもコレクタ領
域の1部となるような構造を有しているためエミッタ領
域からの縦方向の注入が有効に働きhymを上昇させる
ことができる。又従来のコレクタ領域よりも接合の深い
P+型コレクタ領域が付加されているため注入された正
孔の輸送効率が従来よυも高くな]、hymが上昇する
。さらには高濃度のメ型コレクタ領域が付加されている
ため従来よりもrBcが著しく減少しI cmaxmf
Tを上昇させることができる。
以上のように本発明によれば新たな製造工程を付加する
ことなくしかも従来と同程度のパターン寸法でhyg@
Icmax@fテの上昇をはかる横型PNP )ランジ
スタを提供することができる。
尚本発明は上記実施例に限られることなく極性を換えて
もよいことは明らかである。
【図面の簡単な説明】
第1図は従来の横型PNP )ランジスタを示す構造断
面図である。 第2図(a)〜(C)は本発明の一実施例を示す横型P
NP)ランジスタを製造工程1[K示す構造断面図であ
る。

Claims (1)

  1. 【特許請求の範囲】 一導電型の半導体基板と、該半導体基板上に形成された
    他の導電型の半導体エピタキシャル層と、前記半導体基
    板と前記半導体エピタキシャル層との境界部に形成した
    他の導電型の第1埋込領域と。 前記第1壌込領域と前記半導体エピタキシャル層との境
    界部に形成した前記−導電型の第2壊込領域と、前記第
    2埋込領域の一部と接続し、コレクタ領域の一部となる
    ように前記半導体エピタキシャル層の表面より形成した
    前記−導電型のJlil領域と、前記エピタキシャル層
    の表面よ11ツタ領域となるように形成し前記第1領域
    に比し低濃度かつ洩い接合を有する前記−導電蓋のW、
    2領域とを有することを特徴とする半導体装置。
JP13643881A 1981-08-31 1981-08-31 半導体装置 Pending JPS5837958A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13643881A JPS5837958A (ja) 1981-08-31 1981-08-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13643881A JPS5837958A (ja) 1981-08-31 1981-08-31 半導体装置

Publications (1)

Publication Number Publication Date
JPS5837958A true JPS5837958A (ja) 1983-03-05

Family

ID=15175124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13643881A Pending JPS5837958A (ja) 1981-08-31 1981-08-31 半導体装置

Country Status (1)

Country Link
JP (1) JPS5837958A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140013A (ja) * 1991-05-23 1994-05-20 Stocchiero Olympio 蓄電池の煙霧排気装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140013A (ja) * 1991-05-23 1994-05-20 Stocchiero Olympio 蓄電池の煙霧排気装置

Similar Documents

Publication Publication Date Title
US4038680A (en) Semiconductor integrated circuit device
US4896203A (en) Heterojunction bipolar transistor
JPS5914897B2 (ja) 半導体装置
JPH06302610A (ja) 高利得misトランジスタ
JPS5837958A (ja) 半導体装置
JPH11251328A (ja) 化合物半導体装置
JPH0521442A (ja) 半導体装置
JPS61187271A (ja) ヘテロ接合型バイポ−ラトランジスタ
JP2653019B2 (ja) バイポ−ラトランジスタ及びその製造方法
JPS5916414B2 (ja) 半導体装置
JPS6241427B2 (ja)
KR0163924B1 (ko) 수평형 트랜지스터 및 그 제조방법
KR100281556B1 (ko) 이종접합 쌍극자 트랜지스터를 이용한 집적화된 주입논리 소자제조 방법
KR100298195B1 (ko) 절연막에의해분리된멀티-콜렉터를갖는집적화된주입논리소자제조방법
KR100270316B1 (ko) 이종접합 쌍극자 트랜지스터를 이용한 집적화된 주입논리 소자제조 방법
JP2504767B2 (ja) ヘテロ接合バイポ−ラトランジスタの製造方法
JPH0294527A (ja) 半導体装置
JP2003142691A (ja) 半導体装置及びその製造方法
JP2827696B2 (ja) 半導体装置の製造方法
JPH02220445A (ja) 半導体装置
KR800001124B1 (ko) 반도체 장치
JP3226232B2 (ja) 半導体装置及びその製造方法
JPH05308077A (ja) バイポーラ型半導体装置およびその製造方法
JPH0834244B2 (ja) 半導体集積回路装置
JPH05175327A (ja) 半導体装置およびその製法