JPH05175327A - 半導体装置およびその製法 - Google Patents
半導体装置およびその製法Info
- Publication number
- JPH05175327A JPH05175327A JP34322391A JP34322391A JPH05175327A JP H05175327 A JPH05175327 A JP H05175327A JP 34322391 A JP34322391 A JP 34322391A JP 34322391 A JP34322391 A JP 34322391A JP H05175327 A JPH05175327 A JP H05175327A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- semiconductor device
- insulating film
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 集積回路で素子間の分離を完全に行い、寄生
容量を発生させないで、高速動作をし高周波にも対応す
ると共に、コレクタ領域の抵抗を低減し高特性、薄型の
半導体装置を提供する。 【構成】 半導体基板１上に底面および周囲を絶縁物
２、８で囲まれ、島状に形成された半導体領域７の底面
で、絶縁膜２に接する部分の半導体領域の不純物濃度が
高く形成され、該半導体領域にバイポーラトランジスタ
が形成されてなる半導体装置。
容量を発生させないで、高速動作をし高周波にも対応す
ると共に、コレクタ領域の抵抗を低減し高特性、薄型の
半導体装置を提供する。 【構成】 半導体基板１上に底面および周囲を絶縁物
２、８で囲まれ、島状に形成された半導体領域７の底面
で、絶縁膜２に接する部分の半導体領域の不純物濃度が
高く形成され、該半導体領域にバイポーラトランジスタ
が形成されてなる半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
法に関する。さらに詳しくは、半導体装置の素子間分離
を絶縁層で完全に行う半導体装置およびその製法に関す
る。
法に関する。さらに詳しくは、半導体装置の素子間分離
を絶縁層で完全に行う半導体装置およびその製法に関す
る。
【０００２】
【従来の技術】従来、半導体基板に複数個の素子を形成
して半導体集積回路を形成しているが、その素子間を電
気的に分離するのに、バイポータトランジスタではｐｎ
接合を利用したアイソレーションで横方向を、縦方向も
ｐｎ接合で分離する方法が主としてとられている。この
構造のバイポーラ型トランジスタ部分の断面構造を図８
に示す。
して半導体集積回路を形成しているが、その素子間を電
気的に分離するのに、バイポータトランジスタではｐｎ
接合を利用したアイソレーションで横方向を、縦方向も
ｐｎ接合で分離する方法が主としてとられている。この
構造のバイポーラ型トランジスタ部分の断面構造を図８
に示す。
【０００３】図８において、41はｐ型ケイ素基板、42は
ｎ+ 型の埋込層、43はｎ型のコレクタ領域、44はｎ+ 型
のオーミックコンタクト領域、45はｐ型のベース領域、
46はｎ+ 型のエミッタ領域が形成されている。また半導
体基板表面には絶縁膜としてシリコン酸化膜47が形成さ
れており、かつその一部を開口してコレクタ電極48、ベ
ース電極49、エミッタ電極50が形成されている。この構
成で横方向の素子間分離はｐ型領域のアイソレーション
51、52で行われ、縦方向すなわち半導体基板との分離は
半導体基板の逆導電型（この例ではｐ型）によるｐｎ接
合で行われている。
ｎ+ 型の埋込層、43はｎ型のコレクタ領域、44はｎ+ 型
のオーミックコンタクト領域、45はｐ型のベース領域、
46はｎ+ 型のエミッタ領域が形成されている。また半導
体基板表面には絶縁膜としてシリコン酸化膜47が形成さ
れており、かつその一部を開口してコレクタ電極48、ベ
ース電極49、エミッタ電極50が形成されている。この構
成で横方向の素子間分離はｐ型領域のアイソレーション
51、52で行われ、縦方向すなわち半導体基板との分離は
半導体基板の逆導電型（この例ではｐ型）によるｐｎ接
合で行われている。
【０００４】
【発明が解決しようとする課題】しかし、従来の半導体
装置の各素子間分離はｐｎ接合が主体であるため、高電
圧に対しては降伏電流が流れ絶縁耐圧に限界があると共
に、絶縁耐圧内でも寄生容量のため、素子動作の高速化
を妨げるという問題がある。
装置の各素子間分離はｐｎ接合が主体であるため、高電
圧に対しては降伏電流が流れ絶縁耐圧に限界があると共
に、絶縁耐圧内でも寄生容量のため、素子動作の高速化
を妨げるという問題がある。
【０００５】本発明者はこのような状況に鑑み、底面お
よび周囲を絶縁物で囲まれた島状の半導体領域を形成
し、絶縁物による完全分離の方法を別途提案した。
よび周囲を絶縁物で囲まれた島状の半導体領域を形成
し、絶縁物による完全分離の方法を別途提案した。
【０００６】しかしこの方法によると縦型バイポーラト
ランジスタでは、下面が絶縁膜になっているため、従来
のような高濃度領域を形成できず、コレクタ領域の抵抗
を減らすためには、島状の半導体領域を厚く形成しなけ
ればならないという問題がある。
ランジスタでは、下面が絶縁膜になっているため、従来
のような高濃度領域を形成できず、コレクタ領域の抵抗
を減らすためには、島状の半導体領域を厚く形成しなけ
ればならないという問題がある。
【０００７】本発明はこのような状況に鑑み、完全な素
子間分離を行い、寄生容量の発生を防止し、半導体性能
を劣化させない高速の半導体装置をうることを目的とす
る。
子間分離を行い、寄生容量の発生を防止し、半導体性能
を劣化させない高速の半導体装置をうることを目的とす
る。
【０００８】
【課題を解決するための手段】本発明による半導体装置
は、基板上に底面および周囲を絶縁物で囲まれた島状に
形成された第１導電型の半導体領域と、該半導体領域の
表面に拡散形成された第２導電型領域と、第２導電型領
域の表面にさらに拡散形成された第１導電型領域とでバ
イポーラトランジスタが構成され、前記島状の半導体領
域の底面側が第１導電型の高濃度領域に形成されてなる
ことを特徴とする。
は、基板上に底面および周囲を絶縁物で囲まれた島状に
形成された第１導電型の半導体領域と、該半導体領域の
表面に拡散形成された第２導電型領域と、第２導電型領
域の表面にさらに拡散形成された第１導電型領域とでバ
イポーラトランジスタが構成され、前記島状の半導体領
域の底面側が第１導電型の高濃度領域に形成されてなる
ことを特徴とする。
【０００９】さらに本発明による製法は、半導体基板上
に絶縁膜を形成し、該絶縁膜の表面に不純物イオンを打
ち込み該絶縁膜に開口部を設ける工程と、前記半導体基
板をシードとして前記絶縁膜上に半導体結晶層をエピタ
キシャル成長する工程と、前記開口部に形成された半導
体結晶層を除去して絶縁物を埋め込み、底面および周囲
を絶縁物で囲まれた島状で、底面側が高濃度領域の第１
導電型の半導体領域を形成する工程と、前記半導体領域
表面に第２導電型拡散領域を形成し、さらに第２導電型
拡散領域に第１導電型拡散領域を形成する工程とからな
ることを特徴とするものである。
に絶縁膜を形成し、該絶縁膜の表面に不純物イオンを打
ち込み該絶縁膜に開口部を設ける工程と、前記半導体基
板をシードとして前記絶縁膜上に半導体結晶層をエピタ
キシャル成長する工程と、前記開口部に形成された半導
体結晶層を除去して絶縁物を埋め込み、底面および周囲
を絶縁物で囲まれた島状で、底面側が高濃度領域の第１
導電型の半導体領域を形成する工程と、前記半導体領域
表面に第２導電型拡散領域を形成し、さらに第２導電型
拡散領域に第１導電型拡散領域を形成する工程とからな
ることを特徴とするものである。
【００１０】
【作用】本発明によれば、底面および周囲を絶縁物で囲
まれた島状の半導体領域を形成し、しかもその半導体領
域の底面側を高濃度領域に形成しているため、素子間分
離は完全に行えて、寄生容量は生じず、高速で動作し、
高周波にも対応できると共に、縦型バイポーラトランジ
スタを構成しても、高濃度領域により抵抗を小さくで
き、半導体領域の厚さが薄くても高性能で動作する。
まれた島状の半導体領域を形成し、しかもその半導体領
域の底面側を高濃度領域に形成しているため、素子間分
離は完全に行えて、寄生容量は生じず、高速で動作し、
高周波にも対応できると共に、縦型バイポーラトランジ
スタを構成しても、高濃度領域により抵抗を小さくで
き、半導体領域の厚さが薄くても高性能で動作する。
【００１１】また本発明による方法によれば、製造工程
の途中で、絶縁物にイオン打ち込みをするだけで半導体
結晶層をエピタキシャル成長しているあいだまたは一度
の熱処理で簡単に高濃度領域を形成できる。
の途中で、絶縁物にイオン打ち込みをするだけで半導体
結晶層をエピタキシャル成長しているあいだまたは一度
の熱処理で簡単に高濃度領域を形成できる。
【００１２】
【実施例】つぎに、図面を参照しながら本発明について
詳細に説明する。図１は本発明の一実施例であるバイポ
ーラトランジスタの断面説明図、図２〜７は本発明の一
実施例である半導体装置の各製造工程を示す断面説明図
である。
詳細に説明する。図１は本発明の一実施例であるバイポ
ーラトランジスタの断面説明図、図２〜７は本発明の一
実施例である半導体装置の各製造工程を示す断面説明図
である。
【００１３】図１において、１は半導体基板、２はシリ
コン酸化膜などの絶縁膜、７は素子形成用の半導体領域
でシリコン酸化膜などの絶縁膜８で周囲を囲まれ、底面
の絶縁膜２と併せて、完全な島状に形成されている。
コン酸化膜などの絶縁膜、７は素子形成用の半導体領域
でシリコン酸化膜などの絶縁膜８で周囲を囲まれ、底面
の絶縁膜２と併せて、完全な島状に形成されている。
【００１４】半導体領域７はこの例ではｎ型に形成さ
れ、トランジスタのコレクタ領域を形成すると共に、底
面の絶縁膜２側には高濃度のｎ+ 型領域９が形成されて
いる。10は半導体領域７にたとえば、ボロン（Ｂ）を拡
散して形成したｐ型の拡散領域でトランジスタのベース
領域を形成する。11はｐ型拡散領域10にさらにたとえ
ば、リン（Ｐ）を拡散して形成したｎ型の拡散領域でト
ランジスタのエミッタ領域を形成する。その結果半導体
領域に形成された３つの領域でｎｐｎの縦型トランジス
タが構成されている。
れ、トランジスタのコレクタ領域を形成すると共に、底
面の絶縁膜２側には高濃度のｎ+ 型領域９が形成されて
いる。10は半導体領域７にたとえば、ボロン（Ｂ）を拡
散して形成したｐ型の拡散領域でトランジスタのベース
領域を形成する。11はｐ型拡散領域10にさらにたとえ
ば、リン（Ｐ）を拡散して形成したｎ型の拡散領域でト
ランジスタのエミッタ領域を形成する。その結果半導体
領域に形成された３つの領域でｎｐｎの縦型トランジス
タが構成されている。
【００１５】この半導体領域４の表面にはチッ化ケイ素
膜などの保護膜12が形成され、その保護膜12にコンタク
ト孔が形成されてトランジスタのコレクタ領域７、ベー
ス領域10、エミッタ領域11のそれぞれの電極13、14、15
が形成され、絶縁物で完全に分離された縦型のバイポー
ラトランジスタが構成されている。
膜などの保護膜12が形成され、その保護膜12にコンタク
ト孔が形成されてトランジスタのコレクタ領域７、ベー
ス領域10、エミッタ領域11のそれぞれの電極13、14、15
が形成され、絶縁物で完全に分離された縦型のバイポー
ラトランジスタが構成されている。
【００１６】この半導体領域７の底面側には高濃度領域
が形成されていて、コレクタ領域の電流を流れ易くして
おり、いわば従来の埋込層に相当し、トランジスタ特性
を向上すると共に半導体領域７の厚さを薄く形成でき
る。
が形成されていて、コレクタ領域の電流を流れ易くして
おり、いわば従来の埋込層に相当し、トランジスタ特性
を向上すると共に半導体領域７の厚さを薄く形成でき
る。
【００１７】しかも四方が絶縁物で分離されているた
め、寄生容量などは発生せず、完全に電気的に分離され
ており、高速動作が可能で、高周波にも対応でき、高周
波素子として大いに利用できる。
め、寄生容量などは発生せず、完全に電気的に分離され
ており、高速動作が可能で、高周波にも対応でき、高周
波素子として大いに利用できる。
【００１８】つぎに本発明の半導体装置の製法を図面を
参照しながら説明する。
参照しながら説明する。
【００１９】まず図２に示すように半導体基板１上に形
成した絶縁膜２の表面に不純物イオン16を打ち込み第１
の開口部３を形成する。
成した絶縁膜２の表面に不純物イオン16を打ち込み第１
の開口部３を形成する。
【００２０】具体例としては、ｎ型のシリコン半導体基
板１の表面に絶縁膜２であるシリコン酸化膜をたとえば
ＣＶＤ法により0.5 μｍ形成し、リンイオンをドーズ量
２×1015でイオン打ち込みする。つづいてホトレジスト
をマスクとして部分的にエッチング除去して第１の開口
部３を形成する。
板１の表面に絶縁膜２であるシリコン酸化膜をたとえば
ＣＶＤ法により0.5 μｍ形成し、リンイオンをドーズ量
２×1015でイオン打ち込みする。つづいてホトレジスト
をマスクとして部分的にエッチング除去して第１の開口
部３を形成する。
【００２１】つぎに図３に示すように、第１の開口部３
および絶縁膜２上に半導体基板１の結晶をシードとし
て、半導体結晶層４をエピタキシャル成長する。
および絶縁膜２上に半導体基板１の結晶をシードとし
て、半導体結晶層４をエピタキシャル成長する。
【００２２】具体例としては、第１の開口部３により露
出したシリコン半導体基板１をシードとしてＳｉ2 Ｈ6
ガスとＣ2 Ｈ2 ガスおよびドーピング剤としてＰＨ3 お
よびＨＣｌガスをキャリアガスの水素と共に導入して10
00〜1350℃で約30分間気相反応させ、ｎ型の炭化ケイ素
（ＳｉＣ）をエピタキシャル成長して半導体結晶層４を
形成する。この炭化ケイ素はシリコンと同種の性質を有
するため、露出した半導体基板のシリコン結晶をシード
としてエピタキシャル成長する。したがって最初のうち
はシリコン酸化膜２の腐食除去された開口部３のみに縦
方向に選択的にエピタキシャル成長し、第１の開口部３
内のエピタキシャル成長が完了し、シリコン酸化膜２と
同じ高さの位置までエピタキシャル成長が行なわれる。
続いて絶縁膜２上を横方向にエピタキシャル成長してシ
リコン酸化膜２および第１の開口部３上の全面にわたり
半導体結晶層４が形成される。この半導体結晶層４の成
長の際の温度で絶縁膜表面にイオン打ち込みをした不純
物が半導体結晶層４に拡散して半導体結晶層４の底面に
ｎ+ 型の高濃度領域９が形成される。もしエピタキシャ
ル成長の条件により充分拡散して高濃度領域が形成され
ないときは1200℃、20分位の熱処理をする。
出したシリコン半導体基板１をシードとしてＳｉ2 Ｈ6
ガスとＣ2 Ｈ2 ガスおよびドーピング剤としてＰＨ3 お
よびＨＣｌガスをキャリアガスの水素と共に導入して10
00〜1350℃で約30分間気相反応させ、ｎ型の炭化ケイ素
（ＳｉＣ）をエピタキシャル成長して半導体結晶層４を
形成する。この炭化ケイ素はシリコンと同種の性質を有
するため、露出した半導体基板のシリコン結晶をシード
としてエピタキシャル成長する。したがって最初のうち
はシリコン酸化膜２の腐食除去された開口部３のみに縦
方向に選択的にエピタキシャル成長し、第１の開口部３
内のエピタキシャル成長が完了し、シリコン酸化膜２と
同じ高さの位置までエピタキシャル成長が行なわれる。
続いて絶縁膜２上を横方向にエピタキシャル成長してシ
リコン酸化膜２および第１の開口部３上の全面にわたり
半導体結晶層４が形成される。この半導体結晶層４の成
長の際の温度で絶縁膜表面にイオン打ち込みをした不純
物が半導体結晶層４に拡散して半導体結晶層４の底面に
ｎ+ 型の高濃度領域９が形成される。もしエピタキシャ
ル成長の条件により充分拡散して高濃度領域が形成され
ないときは1200℃、20分位の熱処理をする。
【００２３】つぎに図４〜７に示すように前記第１の開
口部に形成された部分の半導体結晶層４を除去して絶縁
物を埋め込み、底面および周囲を絶縁物で囲まれた島状
で、底面側が高濃度領域の第１導電型の半導体領域を形
成する。
口部に形成された部分の半導体結晶層４を除去して絶縁
物を埋め込み、底面および周囲を絶縁物で囲まれた島状
で、底面側が高濃度領域の第１導電型の半導体領域を形
成する。
【００２４】具体例としては、炭化ケイ素の半導体結晶
層４の表面にホトレジスト膜５を塗布し第１の開口部３
よりアライメントのマージン分大きめのマスクを用いて
レジストパターンを形成する（図４参照）。
層４の表面にホトレジスト膜５を塗布し第１の開口部３
よりアライメントのマージン分大きめのマスクを用いて
レジストパターンを形成する（図４参照）。
【００２５】ついで、図５に示すようにパターン形成し
たホトレジストをマスクとしてイオンミリングにより、
ホトレジスト膜５の目抜かれた部分の、炭化ケイ素の半
導体結晶層４を除去し、第２の開口部６を形成する。そ
のとき半導体結晶層４は島状に分離して複数の素子形成
用半導体領域７を形成する。
たホトレジストをマスクとしてイオンミリングにより、
ホトレジスト膜５の目抜かれた部分の、炭化ケイ素の半
導体結晶層４を除去し、第２の開口部６を形成する。そ
のとき半導体結晶層４は島状に分離して複数の素子形成
用半導体領域７を形成する。
【００２６】つぎに第２の開口部６により露出した半導
体基板１を完全に埋め込むように絶縁膜８を第２の開口
部６および半導体領域７の上に形成する（図６参照）。
すなわち、テトラエトキシシラン（Ｓｉ（ＯＣ2 Ｈ5 ）
4 ）80sccmを導入し、基板温度700 ℃でＬＰ−ＣＶＤを
用いてシリコン酸化膜を形成する。
体基板１を完全に埋め込むように絶縁膜８を第２の開口
部６および半導体領域７の上に形成する（図６参照）。
すなわち、テトラエトキシシラン（Ｓｉ（ＯＣ2 Ｈ5 ）
4 ）80sccmを導入し、基板温度700 ℃でＬＰ−ＣＶＤを
用いてシリコン酸化膜を形成する。
【００２７】つぎに、図７に示すように、選択比の高い
フッ酸１液で絶縁膜８の表面全体をウェットエッチング
を行って島状に分離した半導体領域７の表面を露出させ
る。
フッ酸１液で絶縁膜８の表面全体をウェットエッチング
を行って島状に分離した半導体領域７の表面を露出させ
る。
【００２８】つぎに図１に示すように素子形成用半導体
領域７に半導体回路、たとえばバイポーラトランジスタ
を通常のプロセスで形成する。
領域７に半導体回路、たとえばバイポーラトランジスタ
を通常のプロセスで形成する。
【００２９】なお、前述の実施例では半導体領域を炭化
ケイ素のエピタキシャル成長で行ったが、シリコンでも
同様に形成できるし、また導電型を逆に形成することも
できる。
ケイ素のエピタキシャル成長で行ったが、シリコンでも
同様に形成できるし、また導電型を逆に形成することも
できる。
【００３０】前述の方法により製造した集積回路の上
に、さらに前述と同様に半導体結晶層を成長させ、同様
に集積回路を形成して３次元構造の半導体装置を形成す
ることができる。
に、さらに前述と同様に半導体結晶層を成長させ、同様
に集積回路を形成して３次元構造の半導体装置を形成す
ることができる。
【００３１】具体的には、第１段の集積回路装置のパシ
ベーション膜の表面をエッチバックなどにより平坦にし
て、第１段の集積回路装置の回路構成に携わっていない
半導体部分が露出するように開口部を形成し、あとは前
述と同様にエピタキシャル成長することにより第２段部
分の半導体結晶層が横方向に成長する。
ベーション膜の表面をエッチバックなどにより平坦にし
て、第１段の集積回路装置の回路構成に携わっていない
半導体部分が露出するように開口部を形成し、あとは前
述と同様にエピタキシャル成長することにより第２段部
分の半導体結晶層が横方向に成長する。
【００３２】また第１段の集積回路と第２段の集積回路
との電気的接続は、第２段の素子形成場所と関係ない部
分を目抜き、第１段の電極部分までコンタクト孔を形成
し、アルミニウムなど電極材料をスパッタリングなどで
埋め込み第２段の集積回路との電気的接続を行う。
との電気的接続は、第２段の素子形成場所と関係ない部
分を目抜き、第１段の電極部分までコンタクト孔を形成
し、アルミニウムなど電極材料をスパッタリングなどで
埋め込み第２段の集積回路との電気的接続を行う。
【００３３】さらに同様の工程を繰り返すことにより３
段以上の積層構造の半導体装置をえられる。また、全段
の各素子が全て周囲を絶縁物で分離された半導体領域の
底面が高濃度領域に形成されている必要はなく、一部の
素子部分に適用されていればよい。
段以上の積層構造の半導体装置をえられる。また、全段
の各素子が全て周囲を絶縁物で分離された半導体領域の
底面が高濃度領域に形成されている必要はなく、一部の
素子部分に適用されていればよい。
【００３４】
【発明の効果】以上説明したように本発明によれば縦方
向および横方向両方向ともに絶縁物によって素子の分離
を完全に行うため、絶縁耐圧の向上やラッチアップなど
の問題を解消でき、高品質で信頼性の高い半導体装置を
えられる。
向および横方向両方向ともに絶縁物によって素子の分離
を完全に行うため、絶縁耐圧の向上やラッチアップなど
の問題を解消でき、高品質で信頼性の高い半導体装置を
えられる。
【００３５】さらに、寄生容量を完全に制御できるた
め、とくにバイポーラ半導体装置では一層高速の素子を
えられ、高周波素子として利用できるという効果があ
る。
め、とくにバイポーラ半導体装置では一層高速の素子を
えられ、高周波素子として利用できるという効果があ
る。
【００３６】しかも、本発明によれば、絶縁物で囲まれ
た島状の半導体領域の底面に高濃度領域を形成している
ため、トランジスタのコレクタ領域の抵抗を低下でき、
一層高速化が可能になると共に半導体領域の厚さを薄く
でき薄型化を達成することもできる。
た島状の半導体領域の底面に高濃度領域を形成している
ため、トランジスタのコレクタ領域の抵抗を低下でき、
一層高速化が可能になると共に半導体領域の厚さを薄く
でき薄型化を達成することもできる。
【図１】本発明の一実施例であるバイポーラトランジス
タの断面説明図である。
タの断面説明図である。
【図２】本発明の半導体装置の製法の一実施例の工程説
明図である。
明図である。
【図３】本発明の半導体装置の製法の一実施例の工程説
明図である。
明図である。
【図４】本発明の半導体装置の製法の一実施例の工程説
明図である。
明図である。
【図５】本発明の半導体装置の製法の一実施例の工程説
明図である。
明図である。
【図６】本発明の半導体装置の製法の一実施例の工程説
明図である。
明図である。
【図７】本発明の半導体装置の製法の一実施例の工程説
明図である。
明図である。
【図８】従来のバイポーラトランジスタ素子の一例の断
面構造をあらわす図である。
面構造をあらわす図である。
１ 半導体基板 ２ 絶縁膜 ３ 第１の開口部 ４ 半導体結晶層 ７ 半導体領域（コレクタ領域） ８ 絶縁膜 ９ 高濃度領域 10 ベース領域 11 エミッタ領域 16 不純物イオン
Claims (3)
- 【請求項１】 基板上に底面および周囲を絶縁物で囲ま
れた島状に形成された第１導電型の半導体領域と、該半
導体領域の表面に拡散形成された第２導電型領域と、第
２導電型領域の表面にさらに拡散形成された第１導電型
領域とでバイポーラトランジスタが構成され、前記島状
の半導体領域の底面側が第１導電型の高濃度領域に形成
されてなる半導体装置。 - 【請求項２】 半導体回路が形成された半導体装置の表
面に形成されたパシベーション膜上に半導体結晶層がさ
らに形成され、半導体回路が複数段に形成された３次元
構造の半導体装置であって、前記複数の少なくともいず
れか１つのトランジスタ構造に請求項１記載の構造を有
する３次元構造の半導体装置。 - 【請求項３】 半導体基板上に絶縁膜を形成し、該絶縁
膜の表面に不純物イオンを打ち込み該絶縁膜に開口部を
設ける工程、 前記半導体基板をシードとして前記絶縁膜上に半導体結
晶層をエピタキシャル成長する工程、 前記開口部に形成された半導体結晶層を除去して絶縁物
を埋め込み、底面および周囲を絶縁物で囲まれた島状
で、底面側が高濃度領域の第１導電型の半導体領域を形
成する工程および前記半導体領域表面に第２導電型拡散
領域を形成し、さらに第２導電型拡散領域に第１導電型
拡散領域を形成する工程からなることを特徴とする半導
体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34322391A JPH05175327A (ja) | 1991-12-25 | 1991-12-25 | 半導体装置およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34322391A JPH05175327A (ja) | 1991-12-25 | 1991-12-25 | 半導体装置およびその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175327A true JPH05175327A (ja) | 1993-07-13 |
Family
ID=18359871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34322391A Pending JPH05175327A (ja) | 1991-12-25 | 1991-12-25 | 半導体装置およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175327A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6235601B1 (en) | 1995-12-28 | 2001-05-22 | Philips Electronics North America Corporation | Method of manufacturing a self-aligned vertical bipolar transistor |
-
1991
- 1991-12-25 JP JP34322391A patent/JPH05175327A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6235601B1 (en) | 1995-12-28 | 2001-05-22 | Philips Electronics North America Corporation | Method of manufacturing a self-aligned vertical bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0719838B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0824161B2 (ja) | 多結晶側壁接触半導体デバイスの製造方法 | |
| JPH10256270A (ja) | 相補型バイポーラトランジスタおよびその製造方法 | |
| KR0171128B1 (ko) | 수직형 바이폴라 트랜지스터 | |
| JP3258123B2 (ja) | 半導体装置 | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| KR20000057734A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2002190593A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JPH05175327A (ja) | 半導体装置およびその製法 | |
| JP2615652B2 (ja) | バイポーラトランジスタの製造方法 | |
| US6703686B2 (en) | Semiconductor device | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JPS627704B2 (ja) | ||
| JPS63136660A (ja) | 半導体装置とその製造法 | |
| JPH05175326A (ja) | 半導体装置およびその製法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000294563A (ja) | ラテラルバイポーラトランジスタ | |
| JP3351661B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02135755A (ja) | 誘電体分離基板及び半導体装置 | |
| JPS59165435A (ja) | 半導体装置の製造方法 | |
| JP2003303828A (ja) | 半導体装置及びその製造方法 | |
| JPS6084878A (ja) | 負性抵抗特性をもつ半導体装置およびその製造方法 |