JP2003303828A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板上に横型バイポーラトランジスタ
を搭載した半導体装置において、高いｈＦＥと低いベー
ス抵抗を両立させることができるような優れた半導体装
置及びその製造方法を提供する。 【解決手段】 半導体基板１００上にＮ型埋め込み層１
０１及びＮ型エピタキシャル層１０２を形成する。その
後、第１の酸化膜１０３を形成後、エミッタ形成領域の
第１の酸化膜１０３を除去する。次に、第１の酸化膜１
０３をマスクとして酸素イオン注入を行い、エミッタ形
成領域の下部に第２の酸化膜１０４を形成する。その
後、エミッタ層１０５、コレクタ層１０６及びベースコ
ンタクト層１０７をそれぞれ形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板上に横
型バイポーラトランジスタを搭載した半導体装置の構造
及びその製造方法に関するものである。

【０００２】

【従来の技術】近年、半導体基板上に横型バイポーラト
ランジスタを搭載した半導体装置に関する提案が数多く
みられ、例えば特許第２６５４５３６号公報に記載され
たものがある。以下、この従来例について図面を参照し
ながら説明する。図８（ａ）〜図９（ｂ）は、第１の従
来例の横型ＰＮＰバイポーラトランジスタの製造工程を
示す断面図である。なお、レジスト膜の除去工程につい
ては説明を省略している。また、従来例においては、横
型ＰＮＰバイポーラトランジスタと縦型ＮＰＮバイポー
ラトランジスタを同時に形成するが、縦型ＮＰＮバイポ
ーラトランジスタについては説明を省略している。

【０００３】まず、図８（ａ）に示すように、半導体基
板４００上のバイポーラトランジスタ形成領域に砒素を
注入し、熱処理を行い、Ｎ型埋め込み層４０１を形成す
る。さらに、ベース層となるＮ型エピタキシャル層４０
２を形成する。その後、図８（ｂ）に示すように、フィ
ールド酸化膜４０３を形成後、フォトリソグラフィーを
行い、イオン注入法により選択的にベースコンタクト層
４０４を形成する。

【０００４】次に、図９（ａ）に示すように、フォトリ
ソグラフィーを行い、イオン注入法により選択的にエミ
ッタ層４０５及びコレクタ層４０６を形成する。最後
に、図９（ｂ）に示すように、アニール後、層間絶縁膜
４０７及び金属電極４０８を形成するとこの半導体装置
は完成する。

【０００５】また、従来例として、特開２０００−５８
６６４号に記載されたものがある。以下、この従来例に
ついて図面を参照しながら説明する。図１０は、第２の
従来例の横型ＰＮＰバイポーラトランジスタを示す断面
図である。ここでも、横型ＰＮＰバイポーラトランジス
タについてのみ説明する。

【０００６】図１０に示すように、横型ＰＮＰバイポー
ラトランジスタのエミッタ層４０９、コレクタ層４１０
及びベース層４１１は、それぞれＳＯＩ基板の埋め込み
酸化膜４１２上に形成されている。

【０００７】

【発明が解決しようとする課題】しかしながら、上記の
従来例では高いｈＦＥと低いベース抵抗を両立させるこ
とが難しいという課題があった。

【０００８】まず、第１の従来例においては、エミッタ
層の側面からベース層に注入されたキャリアはコレクタ
層に到達するが、エミッタ層の下面よりベース層に注入
されたキャリアの一部はコレクタ層に到達せず、ベース
層の中で再結合する。従って、ベース輸送効率が低下
し、高いｈＦＥを得ることができないという問題があっ
た。

【０００９】また、第２の従来例においては、エミッタ
層の下面が絶縁膜に接しているためエミッタ層の下面よ
りキャリアがベース層に注入されることはないが、ベー
スコンタクトをとることが難しいという問題がある。ベ
ースコンタクト層はベース層の電位をとるものである
が、ベース層の下面及びコレクタ層の下面は絶縁膜に接
しているため、第１の従来例の如くコレクタ層の下部を
経由してベースコンタクトをとることができない。従っ
て、半導体基板上面からみたレイアウトは、コレクタ層
をリング状とせず、一部を切って「Ｃ」の字状とする必
要がある。この場合、コレクタ層の切れた部分に対応す
るエミッタ層の側面から注入されたキャリアはコレクタ
層に到達することができず、ベース輸送効率が低下して
しまう。すなわち、高いｈＦＥを得ることはできないと
いう問題がある。これを防ぐためにコレクタ層のカット
部分を縮めていくと、ベースコンタクト層までの寄生抵
抗が高くなる。すなわち、ベース抵抗が高くなってしま
うという問題があった。

【００１０】以上のように、従来の横型ＰＮＰバイポー
ラトランジスタでは、高いｈＦＥと低いベース抵抗を両
立させることが難しいという問題があった。また、一般
的にＳＯＩ基板は高価であり、半導体装置の製造コスト
が高くなるという問題もある。

【００１１】本発明は上記の課題を解決するもので、半
導体基板上に横型バイポーラトランジスタを搭載した半
導体装置において、高いｈＦＥと低いベース抵抗を両立
させることができるような優れた半導体装置及びその製
造方法を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置は、半導体基板上に横型バ
イポーラトランジスタを有する半導体装置において、前
記横型バイポーラトランジスタのエミッタ層の下面とベ
ース層との間に絶縁膜が存在し、かつコレクタ層の下面
とベース層との間に前記絶縁膜が存在せず、直接に接す
ることを特徴とする。

【００１３】この構成により、エミッタ層の下面が絶縁
膜に接しているため、エミッタ層の下面よりキャリアが
ベース層に注入されることはない。従って、ベース輸送
効率が低下せず、高いｈＦＥを得ることができる。しか
も、コレクタ層の下面とベース層の間には絶縁膜が存在
せず、直接に接しているため、ベース抵抗が上昇するこ
とはない。従って、高いｈＦＥと低いベース抵抗を両立
させることができる。

【００１４】また、本発明に係る第１の半導体装置の製
造方法は、半導体基板上に横型バイポーラトランジスタ
を有する半導体装置の製造方法において、第１導電型の
半導体基板のトランジスタ形成領域に第２導電型の埋め
込み層を形成する工程と、前記半導体基板上に第２導電
型のエピタキシャル層を形成する工程と、エミッタ形成
領域に選択的に酸素イオンを注入し、その後熱処理を行
って前記エミッタ形成領域の下面に酸化膜を形成する工
程と、前記エミッタ形成領域に第１導電型の不純物を導
入し、前記酸化膜に接するエミッタ層を形成する工程と
を備えたことを特徴とする。

【００１５】この構成により、エミッタ層の下面に酸素
イオン注入により選択的に酸化膜を形成し、その酸化膜
によりエミッタ層の下面とベース層を遮断している。こ
のため、エミッタ層の下面よりキャリアがベース層に注
入されることはない。従って、ベース輸送効率が低下せ
ず、高いｈＦＥを得ることができる。しかも、コレクタ
層の下面には酸化膜が存在しないため、コレクタ層の下
面とベース層は直接に接するので、ベース抵抗が上昇す
ることはない。従って、高いｈＦＥと低いベース抵抗を
両立させることができる。

【００１６】また、本発明に係る第２の半導体装置の製
造方法は、半導体基板上に横型バイポーラトランジスタ
を有する半導体装置の製造方法において、第１導電型の
半導体基板のトランジスタ形成領域に第２導電型の埋め
込み層を形成する工程と、前記半導体基板上に第２導電
型の第１のエピタキシャル層を形成する工程と、前記第
１のエピタキシャル層上に絶縁膜を形成し、エミッタ形
成領域に選択的に前記絶縁膜を残す工程と、前記絶縁膜
上を覆うように第１のエピタキシャル層上に第２導電型
の第２のエピタキシャル層を形成する工程と、前記エミ
ッタ形成領域に第１導電型の不純物を導入し、前記絶縁
膜に接するエミッタ層を形成する工程とを備えたことを
特徴とする。

【００１７】この構成により、エミッタ形成領域に絶縁
膜を形成し、その上にエピタキシャル成長によりエミッ
タ層を形成することで、この絶縁膜によりエミッタ層の
下面とベース層を遮断している。このため、エミッタ層
の下面よりキャリアがベース層に注入されることはな
い。従って、ベース輸送効率が低下せず、高いｈＦＥを
得ることができる。しかも、コレクタ層の下面には絶縁
膜が存在しないため、コレクタ層の下面とベース層は直
接に接するので、ベース抵抗が上昇することはない。従
って、高いｈＦＥと低いベース抵抗を両立させることが
できる。

【００１８】また、本発明に係る第３の半導体装置の製
造方法は、半導体基板上に横型バイポーラトランジスタ
を有する半導体装置の製造方法において、第１導電型の
半導体基板のトランジスタ形成領域に第２導電型の埋め
込み層を形成する工程と、前記半導体基板上に第２導電
型の第１のエピタキシャル層を形成する工程と、前記半
導体基板のエミッタ形成領域に選択的にトレンチを開口
し、前記トレンチの下面に第２導電型の不純物を導入す
る工程と、前記半導体基板を熱酸化し、前記トレンチの
下面に導入した前記第２導電型不純物の増速酸化により
前記トレンチの側面よりも前記トレンチの下面のほうが
厚くなる酸化膜を形成する工程と、前記酸化膜をウェッ
トエッチングし、前記トレンチの下面の前記酸化膜を残
し、かつ前記トレンチの側面の前記酸化膜を除去する工
程と、前記トレンチの側面から横方向にエピタキシャル
成長を行い、前記酸化膜上に第２導電型の第２のエピタ
キシャル層を形成する工程と、前記第２のエピタキシャ
ル層に第１導電型の不純物を導入し、前記酸化膜に接す
るエミッタ層を形成する工程とを備えたことを特徴とす
る。

【００１９】この構成により、エミッタ形成領域のトレ
ンチの下面にのみ酸化膜を形成し、その上にエピタキシ
ャル成長によりトレンチ内にエミッタ層を形成すること
で、この酸化膜によりエミッタ層の下面とベース層を遮
断している。このため、エミッタ層の下面よりキャリア
がベース層に注入されることはない。従って、ベース輸
送効率が低下せず、高いｈＦＥを得ることができる。ま
た、コレクタ層の下面には絶縁膜が存在しないため、コ
レクタ層の下面とベース層は直接に接するので、ベース
抵抗が上昇することはない。従って、高いｈＦＥと低い
ベース抵抗を両立させることができる。

【００２０】上記の第１、第２及び第３の半導体装置の
製造方法において、前記半導体基板は単結晶基板であっ
て、ＳＯＩ基板でないことが好ましい。

【００２１】この構成により、高価なＳＯＩ基板は使用
しないので半導体装置の製造コストを抑えることができ
る。

【００２２】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。

【００２３】（第１の実施形態）まず、第１の実施形態
について説明する。図１（ａ）〜図２（ｂ）は、第１の
実施形態における半導体装置の製造工程を示す断面図で
ある。なお、レジスト膜の除去工程については特に断ら
ない限り説明を省略している。

【００２４】図１（ａ）に示すように、比抵抗が例えば
１０〜１５Ω・ｃｍの（１００）面を主面とするシリコ
ン単結晶からなるＰ型半導体基板１００にレジスト膜
（図示せず）を形成し、これを用いてＰ型半導体基板１
００のバイポーラトランジスタ形成領域にＮ型埋め込み
層１０１を形成し、熱処理を行ったのち、全面にベース
層となるＮ型エピタキシャル層１０２を形成する。その
後、図１（ｂ）に示すように、全面に第１の酸化膜１０
３を形成後、レジスト膜（図示せず）を形成し、これを
用いて第１の酸化膜１０３の一部を除去する。この部分
はエミッタ形成領域であって、後にエミッタ層が形成さ
れる。

【００２５】次に、図１（ｃ）に示すように、第１の酸
化膜１０３をマスクとして酸素イオンを注入し、さらに
熱処理を行う。これにより第１の酸化膜１０３の存在し
ない領域の下部に第２の酸化膜１０４が形成される。そ
の後、図２（ａ）に示すように、第１の酸化膜１０３を
除去後、レジスト膜（図示せず）を形成し、これをマス
クとしてＰ型不純物のイオン注入を行い、トランジスタ
のエミッタ層１０５及びコレクタ層１０６を形成する。
こうすると、エミッタ層１０５は第２の酸化膜１０４に
接する。さらにレジスト膜（図示せず）を形成し、これ
をマスクとしてＮ型不純物のイオン注入を行い、トラン
ジスタのベースコンタクト層１０７を形成する。さら
に、熱処理を行い、不純物を活性化させる。

【００２６】最後に、図２（ｂ）に示すように層間絶縁
膜として第３の酸化膜１０８を形成し、さらに、レジス
ト膜（図示せず）をマスクとして、第３の酸化膜１０８
の一部をエッチングし、コンタクト窓を形成する。次
に、例えば金属配線として、スパッタリング法などによ
りＡｌ膜を形成し、その後、レジスト膜（図示せず）を
マスクとしてＡｌ膜をエッチングして、Ａｌ配線１０９
を形成すればこの半導体装置が完成する。

【００２７】以上のように、本実施形態によれば、エミ
ッタ層の下面に酸素イオン注入により選択的に酸化膜を
形成し、その酸化膜によりエミッタ層の下面とベース層
を遮断している。このため、エミッタ層の下面よりキャ
リアがベース層に注入されることはない。従って、ベー
ス輸送効率が低下せず、高いｈＦＥを得ることができ
る。しかも、コレクタ層の下面には酸化膜が存在しない
ため、コレクタ層の下面とベース層は直接に接する。従
って、コレクタ層の下を経由してベースコンタクト層を
設けることができ、エミッタ層周囲のすべてのベース層
がベースコンタクト層につながる。そのため、ベース抵
抗が上昇することはない。従って、高いｈＦＥと低いベ
ース抵抗を両立させることができる。

【００２８】また、本実施形態によれば、一般的に高価
なＳＯＩ基板を使用せず、選択的に埋め込み酸化膜を形
成するので、半導体装置の製造コストを抑えることがで
きる。

【００２９】（第２の実施形態）次に、第２の実施形態
について説明する。図３（ａ）〜図４（ｂ）は、第２の
実施形態における半導体装置の製造工程を示す断面図で
ある。なお、レジスト膜の除去工程については特に断ら
ない限り説明を省略している。

【００３０】図３（ａ）に示すように、比抵抗が例えば
１０〜１５Ω・ｃｍの（１００）面を主面とするシリコ
ン単結晶からなるＰ型半導体基板２００にレジストマス
ク（図示せず）を形成し、これを用いてＰ型半導体基板
２００のバイポーラトランジスタ形成領域にＮ型埋め込
み層２０１を形成し、熱処理を行ったのち、第１のエピ
タキシャル成長を行い、全面にベース層となるＮ型エピ
タキシャル層２０２を形成する。その後、図３（ｂ）に
示すように、全面に第１の酸化膜２０３を形成後、レジ
スト膜（図示せず）を形成し、これを用いて第１の酸化
膜２０３の一部を残し、残りは除去する。この第１の酸
化膜２０３が残された部分はエミッタ形成領域であっ
て、後にエミッタ層が形成される。

【００３１】次に、図３（ｃ）に示すように、第２のエ
ピタキシャル成長を行い、第１の酸化膜２０３上を含む
半導体基板全面にＮ型の第２のエピタキシャル層２０４
を形成する。ここで、エピタキシャル成長時、第１の酸
化膜２０３上には直接第２のエピタキシャル層２０４は
形成されないが、周辺部がエピタキシャル成長するにつ
れ、横方向にも成長がおこり、第１の酸化膜２０３上に
もエピタキシャル層がせり出してくる。最終的に、第１
の酸化膜２０３上を覆うように第２のエピタキシャル層
２０４が形成される。

【００３２】次に、図４（ａ）に示すように、レジスト
膜（図示せず）を形成し、これをマスクとしてＰ型不純
物のイオン注入を行い、トランジスタのエミッタ層２０
５及びコレクタ層２０６を形成する。こうすると、エミ
ッタ層２０５は第１の酸化膜２０３に接する。さらにレ
ジスト膜（図示せず）を形成し、これをマスクとしてＮ
型不純物のイオン注入を行い、トランジスタのベースコ
ンタクト層２０７を形成する。さらに、熱処理を行い、
不純物を活性化させる。

【００３３】最後に、図４（ｂ）に示すように、層間絶
縁膜として第２の酸化膜２０８を形成し、さらにレジス
ト膜（図示せず）をマスクとして、第２の酸化膜２０８
の一部をエッチングし、コンタクト窓を形成する。次
に、例えば金属配線として、スパッタリング法などによ
りＡｌ膜を形成し、その後、レジスト膜（図示せず）を
マスクとしてＡｌ膜をエッチングして、Ａｌ配線２０９
を形成すればこの半導体装置が完成する。

【００３４】以上のように、本実施形態によれば、エミ
ッタ形成領域に選択的に第１の酸化膜を形成し、この酸
化膜の上に第２のエピタキシャル成長を行うことにより
エミッタ層を形成している。従って、酸化膜によりエミ
ッタ層の下面とベース層を遮断している。このため、エ
ミッタ層の下面よりキャリアがベース層に注入されるこ
とはない。従って、ベース輸送効率が低下せず、高いｈ
ＦＥを得ることができる。しかも、コレクタ層の下面に
は酸化膜が存在しないため、コレクタ層の下面とベース
層は直接に接する。従って、コレクタ層の下を経由して
ベースコンタクト層を設けることができ、エミッタ層周
囲のすべてのベース層がベースコンタクト層につなが
る。そのため、ベース抵抗が上昇することはない。従っ
て、高いｈＦＥと低いベース抵抗を両立させることがで
きる。

【００３５】また、本実施形態によれば、一般的に高価
なＳＯＩ基板を使用せず、選択的に埋め込み酸化膜を形
成するので、半導体装置の製造コストを抑えることがで
きる。さらに、本実施形態によれば、第１の実施形態で
必要であった酸素イオン注入の必要がない。酸素イオン
注入装置は大ドーズの注入を行うため、専用のイオン注
入装置が必要となる。このため、半導体装置の製造コス
トが上昇する恐れがあるが、本実施形態では酸素イオン
注入の必要がないため、半導体装置の製造コストを抑え
ることができるというさらなるメリットを有する。

【００３６】（第３の実施形態）次に、第３の実施形態
について説明する。図５（ａ）〜図７は、第３の実施形
態における半導体装置の製造工程を示す断面図である。
なお、レジスト膜の除去工程については特に断らない限
り説明を省略している。

【００３７】図５（ａ）に示すように、比抵抗が例えば
１０〜１５Ω・ｃｍの（１００）面を主面とするシリコ
ン単結晶からなるＰ型半導体基板３００にレジストマス
ク（図示せず）を形成し、これを用いて、Ｐ型半導体基
板３００のバイポーラトランジスタ形成領域にＮ型埋め
込み層３０１を形成し、熱処理を行ったのち、第１のエ
ピタキシャル成長を行い、全面にベース層となるＮ型エ
ピタキシャル層３０２を形成する。

【００３８】次に、図５（ｂ）に示すように、全面に第
１の酸化膜３０３を形成後、レジスト膜３０４を形成
し、これをマスクとして第１の酸化膜３０３及びＮ型エ
ピタキシャル層３０２の一部のエッチングを行い、トレ
ンチ３０５を形成する。このトレンチ３０５はエミッタ
形成領域であって、後にエミッタ層が形成される。さら
に、レジスト膜３０４をマスクとしてＮ型不純物のイオ
ン注入を行い、トレンチ３０５の下部にＮ型層３０６を
形成する。

【００３９】次に、図５（ｃ）に示すように、レジスト
膜３０４を除去後、熱酸化を行い、トレンチ３０５の側
面及び下面に第２の酸化膜３０７を形成する。ここで、
トレンチ３０５の下面にはＮ型層３０６が存在している
ため、増速酸化現象により側面よりも膜厚の厚い酸化膜
が形成される。

【００４０】次に、図６（ａ）に示すように、ウェット
エッチによりトレンチ３０５の側面の第２の酸化膜３０
７を除去する。このとき、トレンチ３０５の下面の第２
の酸化膜３０７は側面の第２の酸化膜３０７よりも膜厚
が厚いため、除去されずに残る。結果としてトレンチ３
０５の下面のみに第２の酸化膜３０７が残る。なお、第
１の酸化膜３０３の膜厚は十分厚いので、ウェットエッ
チ後も第１の酸化膜３０３は残っている。

【００４１】次に、図６（ｂ）に示すように、第２のエ
ピタキシャル成長を行い、第２の酸化膜３０７上にＰ型
の第２のエピタキシャル層３０８を形成する。ここで、
エピタキシャル成長時、第１の酸化膜３０３及び第２の
酸化膜３０７上には直接第２のエピタキシャル層３０８
は形成されないが、トレンチ３０５の側面はシリコンが
露出しており、ここから横方向にエピタキシャル成長が
行われ、第２の酸化膜３０７上にもエピタキシャル層が
せり出してくる。最終的に、第２の酸化膜３０７上に第
２のエピタキシャル層３０８が形成される。

【００４２】次に、図６（ｃ）に示すように、第１の酸
化膜３０３を除去後、レジスト膜（図示せず）を形成
し、これをマスクとしてＰ型不純物のイオン注入を行
い、トランジスタのエミッタ層３０９及びコレクタ層３
１０を形成する。こうすると、エミッタ層３０９は第２
の酸化膜３０７に接する。さらにレジスト膜（図示せ
ず）を形成し、これをマスクとしてＮ型不純物のイオン
注入を行い、トランジスタのベースコンタクト層３１１
を形成する。さらに、熱処理を行い、不純物を活性化さ
せる。

【００４３】最後に、図７に示すように層間絶縁膜とし
て第３の酸化膜３１２を形成し、さらに、レジスト膜
（図示せず）をマスクとして、第３の酸化膜３１２の一
部をエッチングし、コンタクト窓を形成する。次に、例
えば金属配線として、スパッタリング法などによりＡｌ
膜を形成し、その後、レジスト膜（図示せず）をマスク
としてＡｌ膜をエッチングして、Ａｌ配線３１３を形成
すればこの半導体装置が完成する。

【００４４】以上のように、本実施形態によれば、エミ
ッタ形成領域のトレンチの側面には酸化膜が残らず、下
面にのみ酸化膜が残る。その後、第２のエピタキシャル
成長を行うことによりトレンチ内を埋め込んでエミッタ
層を形成している。従って、酸化膜によりエミッタ層の
下面とベース層を遮断している。このため、エミッタ層
の下面よりキャリアがベース層に注入されることはな
い。従って、ベース輸送効率が低下せず、高いｈＦＥを
得ることができる。また、コレクタ層の下面には酸化膜
が存在しないため、コレクタ層の下面とベース層は直接
に接する。従って、コレクタ層の下を経由してベースコ
ンタクト層を設けることができ、エミッタ層周囲のすべ
てのベース層がベースコンタクト層につながる。そのた
め、ベース抵抗が上昇することはない。従って、高いｈ
ＦＥと低いベース抵抗を両立させることができる。

【００４５】また、本実施形態によれば、一般的に高価
なＳＯＩ基板を使用せず、選択的に埋め込み酸化膜を形
成するので、半導体装置の製造コストを抑えることがで
きる。さらに、本実施形態によれば、第１の実施形態で
必要であった酸素イオン注入の必要がない。酸素イオン
注入装置は大ドーズの注入を行うため、専用のイオン注
入装置が必要となる。このため、半導体装置の製造コス
トが上昇する恐れがあるが、本実施形態では酸素イオン
注入の必要がないため、半導体装置の製造コストを抑え
ることができるというさらなるメリットを有する。

【００４６】さらに、本実施形態によれば、Ｐ型半導体
基板３００をコレクタ層とする寄生ＰＮＰトランジスタ
のｈＦＥを低下させることができる。寄生ＰＮＰトラン
ジスタのベース層は本来のＰＮＰトランジスタのベース
層と同じであるが、電流は縦方向に流れる。ここで、本
実施形態においてはベース層にＮ型層３０６が存在して
いるため、ここを経由して流れるキャリアは再結合をし
て消滅し、コレクタ層には到達しにくくなる。すなわ
ち、寄生ＰＮＰトランジスタのｈＦＥを低下させること
ができるというさらなるメリットを有する。

【００４７】（その他の実施形態）なお、第１、第２及
び第３の実施形態において、バイポーラトランジスタの
うち、特に横型ＰＮＰバイポーラトランジスタを例にと
って説明したが、これは横型ＮＰＮバイポーラトランジ
スタでも良い。

【００４８】また、第２の実施形態において、第１の酸
化膜２０３は、窒化膜などの絶縁膜であれば他の材料で
も良い。

【００４９】また、第３の実施形態において、第２のエ
ピタキシャル成長を行い、Ｐ型の第２のエピタキシャル
層を形成したが、これはＮ型の第２のエピタキシャル層
でも良い。

【００５０】

【発明の効果】以上説明したように、本発明によれば、
エミッタ層の下面が絶縁膜に接しているため、エミッタ
層の下面よりキャリアがベース層に注入されることはな
い。従って、ベース輸送効率が低下せず、高いｈＦＥを
得ることができる。しかも、コレクタ層の下面とベース
層の間には絶縁膜が存在せず、直接に接しているため、
コレクタ層の下面を経由してベースコンタクト層を設け
ることができる。このようにして、エミッタ層周囲のす
べてのベース層がベースコンタクト層につながるため、
ベース抵抗が上昇することはない。従って、高いｈＦＥ
と低いベース抵抗を両立させることができるような優れ
た半導体装置を形成することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態における半導体装置の
製造工程を示す断面図

【図２】本発明の第１の実施形態における半導体装置の
製造工程を示す断面図

【図３】本発明の第２の実施形態における半導体装置の
製造工程を示す断面図

【図４】本発明の第２の実施形態における半導体装置の
製造工程を示す断面図

【図５】本発明の第３の実施形態における半導体装置の
製造工程を示す断面図

【図６】本発明の第３の実施形態における半導体装置の
製造工程を示す断面図

【図７】本発明の第３の実施形態における半導体装置の
製造工程を示す断面図

【図８】第１の従来例の半導体装置の製造工程を示す断
面図

【図９】第１の従来例の半導体装置の製造工程を示す断
面図

【図１０】第２の従来例の半導体装置の断面図

【符号の説明】

１００、２００、３００、４００ Ｐ型半導体基板 １０１、２０１、３０１、４０１ Ｎ型埋め込み層 １０２、２０２、３０２、４０２ Ｎ型エピタキシャル
層 １０３、２０３、３０３ 第１の酸化膜 １０４、２０８、３０７ 第２の酸化膜 １０５、２０５、３０９、４０５、４０９ エミッタ層 １０６、２０６、３１０、４０６、４１０ コレクタ層 １０７、２０７、３１１、４０４ ベースコンタクト層 １０８、３１２ 第３の酸化膜 １０９、２０９、３１３ Ａｌ配線 ２０４ 第２のエピタキシャル層 ３０４ レジスト膜 ３０５ トレンチ ３０６ Ｎ型層 ３０８ 第２のエピタキシャル層 ４０３ フィールド酸化膜 ４０７ 層間絶縁膜 ４０８ 金属電極 ４１１ ベース層 ４１２ 埋め込み酸化膜

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に横型バイポーラトランジ
   スタを有する半導体装置において、 前記横型バイポーラトランジスタのエミッタ層の下面と
   ベース層との間に絶縁膜が存在し、かつコレクタ層の下
   面とベース層との間に前記絶縁膜が存在せず、直接に接
   することを特徴とする半導体装置。
2. 【請求項２】 半導体基板上に横型バイポーラトランジ
   スタを有する半導体装置の製造方法において、 第１導電型の半導体基板のトランジスタ形成領域に第２
   導電型の埋め込み層を形成する工程と、 前記半導体基板上に第２導電型のエピタキシャル層を形
   成する工程と、 エミッタ形成領域に選択的に酸素イオンを注入し、その
   後熱処理を行って前記エミッタ形成領域の下面に酸化膜
   を形成する工程と、 前記エミッタ形成領域に第１導電型の不純物を導入し、
   前記酸化膜に接するエミッタ層を形成する工程とを備え
   たことを特徴とする半導体装置の製造方法。
3. 【請求項３】 半導体基板上に横型バイポーラトランジ
   スタを有する半導体装置の製造方法において、 第１導電型の半導体基板のトランジスタ形成領域に第２
   導電型の埋め込み層を形成する工程と、 前記半導体基板上に第２導電型の第１のエピタキシャル
   層を形成する工程と、前記第１のエピタキシャル層上に
   絶縁膜を形成し、エミッタ形成領域に選択的に前記絶縁
   膜を残す工程と、 前記絶縁膜上を覆うように第１のエピタキシャル層上に
   第２導電型の第２のエピタキシャル層を形成する工程
   と、 前記エミッタ形成領域に第１導電型の不純物を導入し、
   前記絶縁膜に接するエミッタ層を形成する工程とを備え
   たことを特徴とする半導体装置の製造方法。
4. 【請求項４】 半導体基板上に横型バイポーラトランジ
   スタを有する半導体装置の製造方法において、 第１導電型の半導体基板のトランジスタ形成領域に第２
   導電型の埋め込み層を形成する工程と、 前記半導体基板上に第２導電型の第１のエピタキシャル
   層を形成する工程と、 前記半導体基板のエミッタ形成領域に選択的にトレンチ
   を開口し、前記トレンチの下面に第２導電型の不純物を
   導入する工程と、 前記半導体基板を熱酸化し、前記トレンチの下面に導入
   した前記第２導電型不純物の増速酸化により前記トレン
   チの側面よりも前記トレンチの下面のほうが厚くなる酸
   化膜を形成する工程と、 前記酸化膜をウェットエッチングし、前記トレンチの下
   面の前記酸化膜を残し、かつ前記トレンチの側面の前記
   酸化膜を除去する工程と、 前記トレンチの側面から横方向にエピタキシャル成長を
   行い、前記酸化膜上に第２導電型の第２のエピタキシャ
   ル層を形成する工程と、 前記第２のエピタキシャル層に第１導電型の不純物を導
   入し、前記酸化膜に接するエミッタ層を形成する工程と
   を備えたことを特徴とする半導体装置の製造方法。
5. 【請求項５】 前記半導体基板は単結晶基板であって、
   ＳＯＩ基板でないことを特徴とする請求項２〜４の何れ
   か１項に記載の半導体装置の製造方法。