JP2625373B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2625373B2 JP2625373B2 JP5335190A JP33519093A JP2625373B2 JP 2625373 B2 JP2625373 B2 JP 2625373B2 JP 5335190 A JP5335190 A JP 5335190A JP 33519093 A JP33519093 A JP 33519093A JP 2625373 B2 JP2625373 B2 JP 2625373B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- electrode
- base
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はバイポーラトランジスタ
の製造方法に関する。
の製造方法に関する。
【０００２】
【従来の技術】従来、電流駆動能力の大きいバイポーラ
トランジスタを得ようとするとエミッタ面積を大きくす
ればよいが、こうするとコレクタ面積も同時に大きくな
るため接合容量が増大し、高周波特性が劣化することに
なる。
トランジスタを得ようとするとエミッタ面積を大きくす
ればよいが、こうするとコレクタ面積も同時に大きくな
るため接合容量が増大し、高周波特性が劣化することに
なる。
【０００３】また、小さなトランジスタを並列に使用す
れば、高周波特性を劣化させる事なく、所望の電流を得
る事ができるが、トランジスタの面積が大きくなる欠点
を有している。
れば、高周波特性を劣化させる事なく、所望の電流を得
る事ができるが、トランジスタの面積が大きくなる欠点
を有している。
【０００４】この様な問題を解決する方法として、テキ
サスインスツルメンツよりトレンチを使用した方法が特
開平２−１９３７号公報に開示されている。この方法の
場合、小さな面積でく電流駆動能力を大きくすることが
でき、コレクタの面積を小さくできるため接合容量は小
さくできる。しかし、この方法ではベース抵抗は大きく
なってしまうため、電流増幅率、高周波特性とも、大き
な効果は期待できない。
サスインスツルメンツよりトレンチを使用した方法が特
開平２−１９３７号公報に開示されている。この方法の
場合、小さな面積でく電流駆動能力を大きくすることが
でき、コレクタの面積を小さくできるため接合容量は小
さくできる。しかし、この方法ではベース抵抗は大きく
なってしまうため、電流増幅率、高周波特性とも、大き
な効果は期待できない。
【０００５】
【発明が解決しようとする課題】このように、従来の電
流駆動タイプのバイポーラトランジスタは、エミッタ面
積を大きくするか、或いはトランジスタを複数使用する
ような構成になっているため、高周波特性の劣化や、面
積の増大をもたらす。
流駆動タイプのバイポーラトランジスタは、エミッタ面
積を大きくするか、或いはトランジスタを複数使用する
ような構成になっているため、高周波特性の劣化や、面
積の増大をもたらす。
【０００６】また前述の方法によるトレンチ構造では、
ベース抵抗が大きくなるため、電流増幅率、高周波特性
とも大幅な効果は期待できない。
ベース抵抗が大きくなるため、電流増幅率、高周波特性
とも大幅な効果は期待できない。
【０００７】
【課題を解決するための手段】本発明による方法は、絶
縁分離によりウエハーの表面に第１の拡散領域と第２の
拡散領域を形成した後に、第１の拡散領域の表面部に第
１のベース拡散領域を形成する工程と、この上に第１の
電極を形成し、さらに第１の絶縁層を形成する工程と、
第１の拡散領域内の第１の絶縁層及び第１の電極層を除
去した後、第１の電極層の端部を酸化する工程と、第１
の絶縁層をマスクとして、第１の拡散層をエッチングし
て溝を形成した後、溝の表面に第２のベース拡散領域を
形成して第１のベース拡散領域と一体化しベース拡散領
域を形成する工程と、第１の電極層及び第１の絶縁層の
一部を除去して、第１のベース拡散領域上にベース電極
を形成する工程と、この上に第２の電極層を形成した
後、第２の電極層の一部を除去して、第１の拡散領域上
及び第２の拡散領域上にそれぞれエミッタ電極、コレク
タ電極を形成する工程を有している。
縁分離によりウエハーの表面に第１の拡散領域と第２の
拡散領域を形成した後に、第１の拡散領域の表面部に第
１のベース拡散領域を形成する工程と、この上に第１の
電極を形成し、さらに第１の絶縁層を形成する工程と、
第１の拡散領域内の第１の絶縁層及び第１の電極層を除
去した後、第１の電極層の端部を酸化する工程と、第１
の絶縁層をマスクとして、第１の拡散層をエッチングし
て溝を形成した後、溝の表面に第２のベース拡散領域を
形成して第１のベース拡散領域と一体化しベース拡散領
域を形成する工程と、第１の電極層及び第１の絶縁層の
一部を除去して、第１のベース拡散領域上にベース電極
を形成する工程と、この上に第２の電極層を形成した
後、第２の電極層の一部を除去して、第１の拡散領域上
及び第２の拡散領域上にそれぞれエミッタ電極、コレク
タ電極を形成する工程を有している。
【０００８】
【実施例】次に本発明について、図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例のバイポーラトラ
ンジスタの断面図を示し、図２乃至図９はその製造フロ
ーの断面図を示す。
ンジスタの断面図を示し、図２乃至図９はその製造フロ
ーの断面図を示す。
【００１０】まず、図２において、１は基板、２はコレ
クタ抵抗を低減するために設けられたＮ＋埋込層、３は
ベース、エミッタ拡散領域とコレクタ拡散領域とを絶縁
分離するためロコス法により形成した絶縁層、４はＮ＋
拡散層で２と外部接続端子と低抵抗で接続するためのも
ので、エピタキシャル成長か或いは高エネルギーのイオ
ン注入により形成できる。５はコレクタ拡散領域を、６
はフォトレジスト７をマスクとしてイオン注入により形
成した第１のベース拡散領域を示す。
クタ抵抗を低減するために設けられたＮ＋埋込層、３は
ベース、エミッタ拡散領域とコレクタ拡散領域とを絶縁
分離するためロコス法により形成した絶縁層、４はＮ＋
拡散層で２と外部接続端子と低抵抗で接続するためのも
ので、エピタキシャル成長か或いは高エネルギーのイオ
ン注入により形成できる。５はコレクタ拡散領域を、６
はフォトレジスト７をマスクとしてイオン注入により形
成した第１のベース拡散領域を示す。
【００１１】図３は、フォトレジスト７を除去した後、
ベース電極を形成するためのポリシリ層８とベース電極
を他の電極から絶縁するためのＳｉＮ層９を形成し、そ
の上にトレンチにより第２のベース拡散領域、及びエミ
ッタ拡散領域を形成するためのフォトレジスト１０を形
成したところを示す。
ベース電極を形成するためのポリシリ層８とベース電極
を他の電極から絶縁するためのＳｉＮ層９を形成し、そ
の上にトレンチにより第２のベース拡散領域、及びエミ
ッタ拡散領域を形成するためのフォトレジスト１０を形
成したところを示す。
【００１２】図４は、フォトレジスト１０をマスクにし
て８，９をエッチングしてベース拡散領域のＳｉ表面を
露出させた後、熱酸化によりポリシリ層の端面とＳｉ表
面にＳｉＯ層１１を形成したところを示す。
て８，９をエッチングしてベース拡散領域のＳｉ表面を
露出させた後、熱酸化によりポリシリ層の端面とＳｉ表
面にＳｉＯ層１１を形成したところを示す。
【００１３】図５は、ＳｉＮ９をマスクにしてＳｉ表面
にあるＳｉＯ層を除去した後、Ｓｉをエッチングしてト
レンチ構造を形成した後、イオン注入によりトレンチ表
面に第２のベース拡散領域１２を第１のベース拡散領域
の残った部分６−１，６−２と結合するように形成した
ところを示す。
にあるＳｉＯ層を除去した後、Ｓｉをエッチングしてト
レンチ構造を形成した後、イオン注入によりトレンチ表
面に第２のベース拡散領域１２を第１のベース拡散領域
の残った部分６−１，６−２と結合するように形成した
ところを示す。
【００１４】図６は、フォトレジスト１３により８及び
９の一部を除去しベース電極８−１，８−２を形成した
ところを示す。
９の一部を除去しベース電極８−１，８−２を形成した
ところを示す。
【００１５】図７は、ポリシリ層１４を形成し、熱拡散
によりＮ＋を１４に拡散した後エミッタ及びコレクタ電
極を形成するためのフォトレジスト１５を形成したとこ
ろを示す。
によりＮ＋を１４に拡散した後エミッタ及びコレクタ電
極を形成するためのフォトレジスト１５を形成したとこ
ろを示す。
【００１６】図８は、エミッタ電極１８及びコレクタ電
極１９を形成した後、ランプアニール等の熱拡散により
エミッタ拡散領域１６を形成したところを示す。
極１９を形成した後、ランプアニール等の熱拡散により
エミッタ拡散領域１６を形成したところを示す。
【００１７】図９は、絶縁層１９を形成した後、ベース
電極上の９及び１９とエミッタ、コレクタ電極上の１９
を除去し、それぞれの引き出し電極２０−１，２０−
２，２０−３を形成したところを示す。
電極上の９及び１９とエミッタ、コレクタ電極上の１９
を除去し、それぞれの引き出し電極２０−１，２０−
２，２０−３を形成したところを示す。
【００１８】かくして、図１の半導体装置が得られる。
【００１９】
【発明の効果】以上説明したように本発明はベース電極
を形成した後、このベース電極を基準にしてトレンチを
形成し、そしてこのトレンチに表面部分にベース拡散領
域、エミッタ拡散領域を形成することにより、従来提案
されている構造に比べ、より小さい面積で且つ、ベース
抵抗が小さく出来るため、電流駆動能力が高く、高周波
特性もすぐれた、バイポーラトランジスタを提供するこ
とが可能である。
を形成した後、このベース電極を基準にしてトレンチを
形成し、そしてこのトレンチに表面部分にベース拡散領
域、エミッタ拡散領域を形成することにより、従来提案
されている構造に比べ、より小さい面積で且つ、ベース
抵抗が小さく出来るため、電流駆動能力が高く、高周波
特性もすぐれた、バイポーラトランジスタを提供するこ
とが可能である。
【図１】本発明の一実施例の方法により得られたトラン
ジスタの断面図。
ジスタの断面図。
【図２】本発明の一実施例による製造工程の一部を示す
断面図。
断面図。
【図３】本発明の一実施例による製造工程の他の一部を
示す断面図。
示す断面図。
【図４】本発明の一実施例による製造工程のさらに他の
一部を示す断面図。
一部を示す断面図。
【図５】本発明の一実施例による製造工程のさらに他の
一部を示す断面図。
一部を示す断面図。
【図６】本発明の一実施例による製造工程のさらに他の
一部を示す断面図。
一部を示す断面図。
【図７】本発明の一実施例による製造工程のさらに他の
一部を示す断面図。
一部を示す断面図。
【図８】本発明の一実施例による製造工程のさらに他の
一部を示す断面図。
一部を示す断面図。
【図９】本発明の一実施例による製造工程のさらに他の
一部を示す断面図。
一部を示す断面図。
１ 基板 ２ Ｎ＋埋込層 ３，１９ 絶縁層 ４ Ｎ＋拡散層 ５ コレクタ拡散領域 ６−１，６−２ 第１のベース拡散領域 ７，１０，１３，１５ フォトレジスト ８，１４ ポリシリ層 ９−１，９−２ ＳｉＮ層 １１ ＳｉＯ層 １２ 第２のベース拡散領域 １６ エミッタ拡散領域 １７ コレクタ電極 １８ エミッタ電極 ２０−１，２０−２，２０−３ 引き出し電極
Claims (1)
- 【請求項１】 ウエハーの表面に第１の拡散領域と第２
の拡散領域を区画する工程と、第１の拡散領域の表面部
に第１のベース拡散領域を形成する工程と、この上に第
１の電極を形成し、さらに第１の絶縁層を形成する工程
と、第１の拡散領域内の第１の絶縁層及び第１の電極層
を除去した後、第１の電極層の端部を酸化する工程と、
第１の絶縁層をマスクとして、第１の拡散層をエッチン
グして溝を形成した後、溝の表面に第２のベース拡散領
域を形成して第１のベース拡散領域と一体化しベース拡
散領域を形成する工程と、第１の電極層及び第１の絶縁
層の一部を除去して、第１のベース拡散領域上にベース
電極を形成する工程と、この上に第２の電極層を形成し
た後、第２の電極層の一部を除去して、第１の拡散領域
上及び第２の拡散領域上にそれぞれエミッタ電極、コレ
クタ電極を形成する工程を有する半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5335190A JP2625373B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5335190A JP2625373B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201880A JPH07201880A (ja) | 1995-08-04 |
| JP2625373B2 true JP2625373B2 (ja) | 1997-07-02 |
Family
ID=18285774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5335190A Expired - Lifetime JP2625373B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2625373B2 (ja) |
-
1993
- 1993-12-28 JP JP5335190A patent/JP2625373B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07201880A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3014012B2 (ja) | 半導体装置の製造方法 | |
| JP2937253B2 (ja) | 半導体装置およびその製造方法 | |
| JP3176758B2 (ja) | 半導体装置の製造方法 | |
| JP2654607B2 (ja) | 半導体装置の製造方法 | |
| JPH11354780A (ja) | 半導体装置及びその製造方法 | |
| JP2625373B2 (ja) | 半導体装置の製造方法 | |
| US5843828A (en) | Method for fabricating a semiconductor device with bipolar transistor | |
| US6222249B1 (en) | Semiconductor device | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02153534A (ja) | 半導体装置の製造方法 | |
| JPS61218169A (ja) | 半導体装置とその製造法 | |
| JPH1174366A (ja) | 半導体装置およびその製造方法 | |
| JP2770576B2 (ja) | 半導体装置の製造方法 | |
| JP2003303828A (ja) | 半導体装置及びその製造方法 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JPH04294543A (ja) | 半導体装置の製造方法 | |
| JPS62111461A (ja) | 半導体装置の製造方法 | |
| JPH10270457A (ja) | バイポーラトランジスタの製造方法 | |
| JPH11283989A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS63143865A (ja) | 半導体集積回路装置 | |
| JPH03246947A (ja) | 半導体装置 | |
| JPH06140418A (ja) | 半導体装置の製造方法 | |
| JPS6384065A (ja) | 半導体装置の製造方法 | |
| JPS61127168A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970212 |