JPH03246947A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置特に高性能バイポーラトランジス
タに関する。

〔発明の概要〕

本発明は、不純物含有半導体膜によるエミッタ取出し電
極及びベース取出し電極を有し、エミッタ取出し電極か
らの不純物拡散でエミッタ領域が形成されてなる半導体
装置即ち高性能バイポーラトランジスタにおいて、エミ
ッタ領域を挟んで片側のみにベース取出し電極を形成し
、ベース取出し電極の対向側の段差を小さくすることに
より、エミッタ領域部におけるＭ配線のカバレージを改
善するようにしたものである。

〔従来の技術〕

従来、バイポーラトランジスタにおいて、ベース取出し
電極及びエミッタ取出し電極を多結晶シリコン膜で形成
し、エミッタ取出し用の多結晶シリコン膜からの不純物
拡散でセルファライン的にベース領域及びエミッタ領域
を形成し、ベース取出し用の多結晶シリコン膜からの不
純物拡散で外部ベース領域を形成して成る超高速バイポ
ーラトランジスタが提案されている。第３図はこの超高
速バイポーラトランジスタの構成を工程順に示す。

第３図Ａに示すように第１導電形例えばｐ型のシリコン
基板（１）の−主面に第２導電形即ちｎ形のコレクタ埋
込み層（２）及びｐ形チャンネルストップ領域（３）を
形成した後、ｎ形のエピタキンヤル層（４）を成長する
。選択酸化によるフィールド絶縁膜（６）を形成した後
、コレクタ埋込み層（２）に達する高濃度のｎ形コレク
タ取出し領域（５）を形成する。次いて全面に薄い絶縁
膜例えば５１０２膜（７）を形成し、コレクタ領域とな
るべき島領域（４Ａ）に対応する部分を開口した後、Ｃ
ＶＤ　（化学気相成長）法によりベース取出し電極とな
る第１の多結晶シリコン膜（８）を形成し、この多結晶
シリコン膜（８）にｐ形不純物のボロンをドープする。

しかる後ベース取出し電極の外形形状に対応するパター
ンの第１のレジストマスク（９）を介してｐ゛多結晶シ
リコン膜（８）をパターニングする。

次に、第３図已に示すようにバターニングしたｐ゛多結
晶シリコン膜（８）を含む全面にＣＶＤ法により５１０
２膜（１０）を被着形成した後、第２のレジストマスク
（１１）を形成する。そして、このレジストマスク（１
１）を介して真性ベース領域及びエミッタ領域を形成す
べき活性領域に対応する部分の５ｉｎ２膜（１０）及び
ｐ゛多結晶シリコン膜（８）を選択的にエツチング除去
し、開口（１３）を形成すると共に、ｐ−多結晶シリコ
ン膜（８）からなるベース取出し電極（１２）を形成す
る。

次に、第３図Ｃに示すように、この開口（１３）を通じ
てｐ形不純物のボロンをイオン注入し島領域（４Ａ）の
面に爾後形成する外部ベース領域と真性ベース領域とを
接続するたｔのリンクベース領域（１４）を形成する。

次いでＳｉ口２膜をＣＶＤ法により被着形成した後、９
００℃程度の熱処理でＣＶＤ５ｉｎ、膜をデンシファイ
　＜ｍ密化）する。このときの熱処理でｐ゛多結晶シリ
コン膜のベース取出し電極（１２）からのボロン拡散で
一部外部ベース領域（１６）が形成される。その後、エ
ッチバックして開口（１３）に臨むベース取出し電極（
１２）の内壁にＳｉｎ。

によるサイドウオール（１５）を形成する。

次に、第３図りに示すようにサイドウオール（１５）で
規制された開口（１７）に最終的にエミッタ取出し電極
となる第２の多結晶シリコン膜（１８）をＣＶＤ法によ
り形成し、多結晶シリコン膜（１８〉にｐ形不純物及び
ｎ形不純物をイオン注入した後、同時にアニールしてｐ
形真性ベース領域（１９）及びｎ形エミッタ領域（２０
）を形成する。或は多結晶シリコン膜（１Ｂ）にｐ形不
純物（例えばＢ又はＢＦ２）をイオン注入しアニールし
て活性領域にｐ形真性ベース領域（１９）を形成し、続
いてｎ形不純物（例えばヒ素）をイオン注入しアニール
してｎ形エミッタ領域（２０）を形成する。このベース
及びエミッタ形成時のアニール処理で同時にｐ゛形多結
晶シリコンのベース取出し電極（１２）からのボロン拡
散で最終的に外部ベース領域（１６）が形成される。な
お、真性ベース領域（１９）はリンクベース領域（１４
）より不純物濃度は大きい。しかる後、コンタクトホー
ルを形成し、メタル（例えばＭ）によるベース電極（２
１）、コレクタ電極（２２）及びエミッタ電極（２３）
を形成する。この様にして超高速バイポーラトランジス
タ（２４）が構成される。

〔発明が解決しようとする課題〕

上述の構成のバイポーラトランジスタ（２４）において
は、高速化のために横方向の微細化が進と、エミッタ領
域部での段差のアスペクト比が大きくなる。通常、ベー
ス取出し電極（１２）のｐ゛多結晶シリコン膜（８）は
膜厚１．が１５０ＯＡ以上、その上の８１０２膜（１０
）は膜厚ｔ２　が３０００　Ａ以上としたものが用いら
れる。従ってエミッタ領域（２０）の幅Ｗ。を０．４５
μｍ　とするとアスペクト比は１．０　になる。ベース
取出し電極（１２）のｐ゛多結晶シリコン膜の膜厚ｔ１
　　はベースの直列抵抗が大きくなるので薄くできない
。また、その上のＳｌＯ□膜（１０）の膜厚ｔ２もＣＶ
　ＤＳｉＯ，膜のピンホール、層間耐圧等の問題で薄く
できない。エミッタ領域（２０）の幅Ｗ６　をより狭く
していくと、さらにアスペクト比が大きくなり、Ｍ等の
エミッタ電極（２３）のカバレージが悪くなり、その後
の層間膜に所謂“す″ができる等加工性、信頼性上大き
な問題となる。

本発明は、上述の点に鑑み、微細化していったばあでい
においてもエミッタ電極のカバレージが良好となり高信
頼性が図れる半導体装置即ち高性能バイポーラトランジ
スタを提供するものである。

〔課題を解決するための手段〕

本発明は、不純物含有半導体膜によるエミッタ取８し電
極（４２）及びベース取出し電極（４８）を有し、エミ
ッタ取出し電極からの不純物拡散でエミッタ領域（４４
）が形成されてなる半導体装置において、エミッタ領域
（４４）を挟んで片側のみにベース取出し電極（４８）
を形成し、ベース取出し電極（４８）の対向側の段差を
小さくして構成する。

〔作用〕

本発明の構成によれば、エミッタ領域（４４）を挟んで
片側のみに不純物含有半導体膜によるベース取出し電極
（４８）を形成してベース取出し電極側よりその対向側
の段差を小さくすることにより、エミッタ領域（４４）
の幅ＷＥ　を微細化していった場合にもアスペクト比が
緩和されＭ等によるエミッタ電極のカバレージが良好と
なり、加工性、信頼性が向上する。

〔実施例〕

第１図は本発明に係るバイポーラトランジスタの基本的
な構成及び製法を示す。なお図はエミッタ領域部及び外
部ベース領域部を含む要部のみを示す。

先ず、第１図Ａに示すように、コレクタ領域となる１の
導電形例えばｎ形のシリコン領域（例えばエピタキシャ
ル層による島領域）　（３１）上に厚さ１、が１５００
人程度０純粋な多結晶シリコン膜（３２）をＣＶＤ法に
より被着形成する。そして、レジストマスク（３３）を
介してこの純粋な多結晶シリコン膜（３２）に対してそ
のベース取出し電極となる部分にのみｐ形不純物例えば
ボロン（３４）をイオン注入し、ｐ゛多結晶シリコン部
（３２ａ）　を形成する。

次いで、レジストマスク（３３）を除去し、多結晶シリ
コン膜（３２）上に膜厚３０００人程度Ｏｓ１０２膜（
３５）をＣＶＤ法により被着形成する。

尚、レジストマスク（３３）を除去した後、多結晶シリ
コン膜（３２）表面にＷＳｉ等を形成して所謂ポリサイ
ド膜とすることもできる。

次に、第１図已に示すように、レジストマスク（３６）
を介してＳｉＯ３膜（３５）及び多結晶シリコン膜（３
２）を介して５１０２膜（３５）及び多結晶シリコン膜
（３２）を異方的に選択エツチングし、活性部に対応す
る部分に開口（３７）を形成する。このとき、多結晶シ
リコン膜（３２）としては開口（３７）を挟んで一方の
側がｐ゛多結晶シリコン部（３２ａ）　　となり、他方
の側が純粋な多結晶シリコン部（３２ｂ）　　となる。

次に、レジストマスク（３６）を除去した後、開口（３
７）に臨む多結晶シリコン膜（３２）の側面及びｎ形シ
リコン領域表面（３１Ａ）　　を１５０人程０に薄く酸
化する。そして第１図Ｃに示すように、開口（３７）及
び５１０２膜（３５）上の全面に厚さ５００Ａ〜２００
０人程度のＳｉ、Ｎ、膜（３８）をＣＶＤ法により被着
形成した後、レジストマスク（３９）を介して純粋多結
晶シリコン部（３２ｂ）　　上のＳｉ３Ｎ、膜（３８）
を開口（３７）側の端部を除いて、エツチング除去する
。

次に、レジストマスク（３９）を除去した後、５１３Ｎ
４膜（３８）をマスクに、純粋多結晶シリコン部（３２
ａ）上のＳｉＯ□膜（３５）を等方的にエツチングして
除去する。続いて、Ｓｉ、Ｎ、膜（３８）をマスクに、
純粋多結晶シリコン部（３２ｂ）　　の一部を等方エツ
チングするか、或は純粋多結晶シリコン部（３２ｂ）　
　の全部を等方エツチングするか、或は純粋多結晶シリ
コン部（３２ｂ）　　と共にシリコン領域（３１）の一
部までを等方エツチングするか、或はエツチングせず純
粋多結晶シリコン部（３２ｂ）　　を残した状態とする
かのいずれかの処理を行う。そして、第１図りに示すよ
うにＳｉ３Ｎ、膜（３８）をマスクにして陽極酸化、プ
ラズマ酸化等の低温で選択的にシリコンを酸化し開口（
３７）の片側にのみ厚さ５００Ａ〜３０００人程度の５
ｉｎ２膜（４０）を形成する。

次に、８１３Ｎ４膜（３８）をホットリン酸等でエツチ
ング除去し、開口（３７）を通してボロンをイオン注入
する。このイオン注入は、爾後形成される外部ベース領
域と真性ベース領域をつなぐリンクベース領域を形成す
るためのイオン注入である。そして、第１図Ｅに示すよ
うに、全面に厚さ６０００人程度０Ｓｉｎ２膜をＣＶＤ
法で被着した後、エッチバックを施して開口（３７）の
内壁面にＳｉＯ□サイドウオール（４１）を形成する。

次いで、開口（４７）内を含んで厚さ１０００人程度０
多結晶シリコン膜（４２）をＣＶＤ法で被着し、この多
結晶シリコン膜（４２）にボロン（Ｂ）　　とヒ素（Ａ
ｓ）をイオン注入した後、電気炉アニール又はランプア
ニール等により、不純物を拡散、活性化し、即ち多結晶
シリコン膜（４２）中の不純物拡散でコレクタ領域とな
るｎ形シリコン領域（３１）にセルファライン的にｐ形
真性ベース領域（４３）及びｎ形エミッタ領域（４４）
を形成し、またｐ°多結晶シリコン部（３２ａ）　から
の不純物拡散でｐ形作部ベース領域（４５）を形成し、
さらにｐイオン注入領域の活性化でｐ形すンクベース領
域（４６）を形成する。次いで、最終的にｎ゛となった
多結晶シリコン膜（４２）をバターニングしてエミッタ
取ａし電極を形成する。次に、第１図Ｆに示すように、
ｎ−多結晶シリコン膜によるエミッタ取出し電極（４２
）上にＭによるエミッタ電極（４７）を形成し、エミッ
タ領域（４４）を挟んで片側のみにｐ゛多結晶シリコン
部（３２ａ）　　によるベース取出し電極（４８）が形
成されてエミッタ領域（４４）を挟んでベース取出し電
極（４８〉の対向側の段差が小とされた目的のｎｐｎバ
イポーラトランジスタ（５０）を得る。

このｎｐｎバイポーラトランジスタ（５０）によれば、
ｐ′″多結晶シリコン膜によるベース取出し電極（４８
）が片側のみに形成され、ベース取出し電極（４８）の
対向側の段差が小さくなるので、従来に比してＭ等のエ
ミッタ電極のカバレージが良好となり信頼性が向上する
。

次に、第２図に本発明に係るバイポーラトランジスタの
実施例を示す。なお、各Ａ１〜１．　　はＸ−Ｘ線上の
断面図、Ａ２〜Ｄ、、　Ｇ、、　Ｈ，は平面図、Ｇ３．
Ｈ’ｓ　はＹ−Ｙ線上の断面図である。

第２図Ａ１　及びＡ２　に示すように通常のバイポーラ
トランジスタ工程にて、ｐ形シリコン基板（５２）の−
主面にｎ形コレクタ埋込み層（５３）、ｐ形素子分離領
域（５４）を形成し、ｎ形エピタキンヤル層を形成した
後、選択酸化によるフィールド絶縁層（Ｓ１０２）　（
５５）を形成して、エピタキシャル層によるコレクタ領
域となるｎ形島領域（５６）を形成し、またｎ形コレク
タ埋込み層（５３）に達するｎ形コレクタ取出し領域＜
５７）を形成する。そして、表面に１０００人程度０多
い５１０２膜（５８）を形成し、レジストマスク（５９
）を介してＳｉＯ□膜（５８）を選択的にエツチング除
去して開口（６０）を形成する。この開口（６０）は活
性領域及び外部ベース領域を含む領域に対応した部分に
形成され、平面的にみて四角形状に形成される。

次に、レジストマスク（５９）を除去した後、第２図Ｂ
、及びＢ２　に示すように、開口（６０）を含んで全面
に膜厚１５００　Ａ〜３０００人程度の純粋な多結晶シ
リコン膜（６１）をＣＶＤ法により被着形成する。そし
て、レジストマスク（６２）を介して、開口（６０）内
の一部を含んで片側のベース取出し電極となる領域の多
結晶シリコン膜（６１）に選択的にボロンをイオン注入
し、ｐ゛多結晶シリコン部（６１ａ）　　を形成する。

次に、レジストマスク（６２）を除去した後、第２図Ｃ
２及びＣ２に示すように、多結晶シリコン膜（６１）上
に膜厚３０００人程度０ＳｉＯ□膜（６３）を被着形成
し、レジストマクス（６４）を介して開口（６０）の中
央部を挟んで両側に夫々対称的にｐ＋多結晶シリコン部
（６１ａ）　及び純粋多結晶シリコン部（６１ｔｌ）　
　が残るように、５ｉｎ２膜（６２）及び多結晶シリコ
ン膜（６１）を選択的に除去する。この選択エツチング
で、ｐ゛多結晶シリコン部によるベース取出し電極（６
５）が形成されると共に、ｐ′″多結晶シリコン部（６
１ａ）と純粋多結晶シリコン部（６１ｂ）　間の間隔に
よってエミッタ領域の幅ＷＥ　が決定される。純粋多結
晶シーリコン部（６１ｂ）　　はコレクタ取出し領域（
５７）上に残される。なお、この多結晶シリコン膜（６
１）の選択エツチングでＹ方向のＳｉＯ□膜（５８）の
段差のところで一部多結晶シリコン残り（６１□）　が
生ずる憧れがある。

次に、レジストマスク（６４）を除去した後、第２図り
、及びＤ２　に示すように多結晶シリコン部（６１ａ）
及び（６１ｂ）　　の側面及びｎ形シリコン表面（５６
Ａ）を酸化して膜厚１５０Ａ程度のＳｉｎ、膜（図示せ
ず）を形成し、続いて全面に膜厚５００人〜２０００人
程度のＳｉ、Ｎ、膜（６６）をＣＶＤ法により被着形成
する。そして、レジストマスク（６７）を介して純粋多
結晶シリコン部（６１ｂ）　上の端部を除いた領域のＳ
ｉ３Ｎ、膜（６６）を選択的にエツチング除去する。

次に、レジストマクス（６７）を除去した後、Ｓｉ、Ｎ
。

膜（６６）をマスクに弗酸溶液、プラズマエツチング等
で等方的に純粋多結晶シリコン部（６１ｂ）　上の５１
０２膜（６３）を除去する。続いてＫＯＨ溶液、プラズ
マエツチング等で純粋多結晶シリコン部（６１ｂ）を厚
さ１０００人程度人程ように等方的にエツチング除去す
る（なお、この純粋多結晶シリコン部をエツチングしな
い方法もある。）。

次いで、陽極酸化、プラズマ酸化、高圧酸化等、低温で
Ｓｉ、Ｎ４膜（６６）をマスクに純粋多結晶シリコン部
（６１ｂ）　　を選択酸化し、第２図Ｅ１　　に示すよ
うにＳｉＯ□膜（６８）に変換する。ホットリン酸等で
Ｓｉ３Ｎ。

膜（６６）を除去した後、外部ベース領域と真性ベース
領域をつなぐリンクベース領域を形成するためボロン（
６９）のイオン注入を行う。

次に、第２図Ｆ＋　　に示すように、再び表面全面に膜
厘１０００人程度のＳｉ、Ｎ、膜（７０）をＣＶＤ方に
より被着形成する。

次に、第２図Ｇ１．Ｇ２　及びＧ３　に示すようにレジ
ストマスク（７１）を介して活性領域及び一部５ｉｎ２
膜（６３）、　（６８）　　に跨る領域に対応する部分
のＳｉ３Ｎ。

膜（７０）を選択的に除去する。この場合、レジストマ
スク（７１）の開口面積は、先の５１０２膜（５８）の
開口面積より小さく形成される。この５１３Ｎ４膜（７
０）により、第２図０２　で示した多結晶シリコン残り
（６１，）　　が被覆される。５１０２膜（５８）の段
差部に多結晶シリコン残り（６１，）　が存すると、そ
のベース取ａし電極と爾後形成されるエミッタ取出し電
極間のショート等、特性悪化の原因となるも、Ｓｉ３Ｎ
４膜（７０）で多結晶シリコン残り（６１，）　　が被
覆されるので特性悪化の影響が回避される。また、この
Ｓｉ、Ｎ、膜（７０）の選択エツチングでエミッタ領域
のストライプ長Ｌ２　が決定される。

次に、レジストマスク（７１）を除去した後、第２図Ｈ
＋　、　Ｈ２及びＨ３に示すように、全面に膜厚６００
０人程度ＯｓｌＯ１膜をＣＶＤ法にて被着形成し、エッ
チバックにより開口の内側にＳｉＯ□サイドウオール（
７２）を形成する。次いで、全面にＣＶＤ法によって膜
厚１０００人程度０多結晶ソリコン膜（７３）を形成し
、この多結晶シリコン膜（７３）にボロン（Ｂ）とヒ素
（＾Ｓ）をイオン注入する。そして、電気炉アニール又
はランプアニール等により不純物を拡散、活性化し、即
ち多結晶シリコン膜（７３）中のボロン及びヒ素を拡散
してｐ形真性ベース領域（７４）及びｎ形エミッタ領域
（７５）を形成し、またｐ°多結晶シリコンのベース取
出し電極（６５）からの不純物拡散で外部ベース領域（
７６）を形成し、また、ボロンイオン注入領域（６９，
）　　の活性化によりｐ形すンクベース領域（７７）を
形成する。次いで、最終的にｎ゛となった多結晶シリコ
ン膜（７３）をバターニングしてエミッタ取出し電極（
７８）を形成する。

次に、第２図工、に示すように、ベース及びコレクタ用
のコンタクトホールを形成し、Ｍ等を蒸着しパターニン
グしてエミッタ電極（８０）、ベース電極（８１）及び
コレクタ電極（８２）を形成する。この様にして、エミ
ッタ領域（７５）を挟んで片側のみにｐ゛多多結晶シリ
コ腹膜よるベース取出し電極（６５）が形成され、この
ベース取出し電極（６５）の対向側の段差が小さくなっ
た目的のｎｐｎバイポーラトランジスタ（８３）を得る
。

かかる構成のｎｐｎバイポーラトランジスタ（８３）に
よれば、ｐ゛多結晶ンソリン膜によるベース取出し電極
（６５）がエミッタ領域（７５）の片側にのみ形成され
、このベース取出し電極（６５）の対向側の段差が小さ
くなされているので、素子を微細化していってもエミッ
タ領域部での段差のアスペクト比が緩和されエミッタ取
出し電極（７８）上に形成されるＭ等によるエミッタ電
極（８０）のカバレージが良好となる。従って、その後
の層間膜に“す”等が生ぜず、信頼性の高い超高速バイ
ポーラトランジスタが得られる。

尚、上側においては、第２図Ｈ１の工程で多結晶シリコ
ン膜（７３）にボロンとヒ素をイオン注入して、同時の
アニール処理で真性ベース領域〈７４）及びエミッタ領
域（７５）を同時に形成したが、多結晶シリコン膜（７
３）にボロンをイオン注入しアニールして真性ベース領
域（７４）を形成し、次いで多結晶シリコン膜（７３）
にヒ素をイオン注入しアニールしてエミッタ領域（７５
）を形成するようにしてもよい。

或は、第２図Ｅの工程でイオン注入を行って先に真性ベ
ース領域（７４）を形成することも可能である。

〔発明の効果〕

本発明によれば、・不純物含有半導体膜によるエミッタ
取出し電極及びベース取出し電極を有し、エミッタ取出
し電極からの不純物拡散でエミッタ領域が形成されてな
る半導体装置において、エミッタ領域を挟んで片側のみ
にベース取出し電極を形成してベース取出し電極との対
向側の段差を小さくして構成することにより、高速化の
ためにエミッタ領域を微細化してもＭ等によるエミッタ
電極のカバレージが良好となる。従って、その後の層間
絶縁膜に“す″が入ることはなく、加工外、信頼性の良
い高性能バイポーラトランジスタを提供することができ
る。

【図面の簡単な説明】

第１図は本発明に係るバイポーラトランジスタの基本的
な構成及び製法を示す要部の工程図、第２図は本発明に
係るバイポーラトランジスタの実施例を示す工程図、第
３図は従来のバイポーラトランジスタの例を示す工程図
である。 （３１）はｎ形シリコン領域、（３２）は純粋多結晶シ
リコン膜、（３２ａ）　　はｐ゛多結晶’ｙ　ＪＪ　：
］　ンａ’３、（３２ｂ）は純粋多結晶シリコン部、（
４２）はエミッタ取出し電極、（４７）はエミッタ電極
、（４３）はベース領域、（４４）はエミッタ領域、（
４８）はベース取出し電極である。 代 理 人 松 隈 秀 盛 参笑方 ｔ！Ｌ伊１ 第 ＪＪ、Ｊ６．Ｊ（？・− レジヌトマスク 旬−・真性ベース４磯 −コ ＝ 来例工 第３ 程図 図

Claims (1)

1. 【特許請求の範囲】 不純物含有半導体膜によるエミッタ取出し電極及びベー
   ス取出し電極を有し、上記エミッタ取出し電極からの不
   純物拡散でエミッタ領域が形成されてなる半導体装置に
   おいて、 上記エミッタ領域を挟んで片側のみに上記ベース取出し
   電極を形成し、 上記ベース取出し電極の対向側の段差を小さくして成る
   半導体装置。