JPS6336567A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS6336567A
JPS6336567A JP17973886A JP17973886A JPS6336567A JP S6336567 A JPS6336567 A JP S6336567A JP 17973886 A JP17973886 A JP 17973886A JP 17973886 A JP17973886 A JP 17973886A JP S6336567 A JPS6336567 A JP S6336567A
Authority
JP
Japan
Prior art keywords
film
base
emitter
layer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17973886A
Other languages
English (en)
Inventor
Tadashi Hirao
正 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17973886A priority Critical patent/JPS6336567A/ja
Priority to GB8717972A priority patent/GB2194676B/en
Priority to US07/079,708 priority patent/US4812417A/en
Publication of JPS6336567A publication Critical patent/JPS6336567A/ja
Priority to US08/907,477 priority patent/US6087708A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置及びその製造方法に関し、特に、
バイポーラ型半導体集積回路装置におけるエミッタ部及
びベースの電極引出部の改良に関するものである。
〔従来の技術〕
一般にバイポーラ型半導体集積回路装置におけるトラン
ジスタは、pnn接合分離9択択酸化技術用いた酸化膜
分離、または3重拡散を用いる方法などによって電気的
に独立した島内に形成される。ここでは、酸化膜分離法
によってnpn)ランジスタを形成する方法について述
べる。もちろん、これ以外の上記各種分離法を用いても
よく、サラにはpnpトランジスタであってもよい。
第4図(A)ないしくE)は、従来の製造方法における
主要工程段階での半導体装置の断面構造を示す図である
。以下、第4図(A)〜(E)を参照して従来の製造方
法について簡単に説明する。
まず、低不純物濃度のp型(p−型)シリコン基板1に
コレクタ埋込み層となる高不純物濃度のn7 (n”型
)層2を選択的に形成する。次にシリコン基板1および
n゛型層2の上にn−型エピ゛タキシャル層3を形成す
る(第4図(A))。
その後下敷酸化膜101および窒化膜201をn一層3
上の所定の領域に形成し、窒化膜201をマスクとして
チャンネルカット用のp型層4をアニールすると同時に
、窒化膜201をマスクとして厚い分離酸化膜102を
選択酸化により形成する(第4図(B))。
次に、まず選択酸化用のマスクとして用いられた窒化膜
201を下敷酸化膜101とともに除去した後、改めて
イオン注入保護用の酸化膜103を形成し、フォトレジ
スト膜(この段階でのフォトレジスト膜は図示せず)を
マスクとして、外部ベース層となるp゛型層5を形成す
る。さらに、上記フォトレジスト膜を除去し、改めてフ
ォトレジスト膜301を所定の形状に形成し、これをマ
スクとして活性ベース層となるp型層6をイオン注入法
により形成する(第4図(C))。
続いて、フォトレジスト膜301を除去し、一般に燐ガ
ラス(PSG)であるパッシベーション膜401を被着
し、ベースイオン注入層5.6のアニールとPSG膜4
01の焼き締めとを兼ねた熱処理を行なって、中間段階
の外部ベース層51および活性ベース層61を形成する
。次に、PSG膜401の予め定められた領域にエミッ
タ電極用コンタクト孔70およびコレクタ電極用コンタ
クト孔80を形成し、このコンタクト孔70,80を介
してイオン注入法によりエミッタ層となるべきn・型N
7およびコレクタ電極取出層となるべきn+型1!8を
形成する(第4図(D))。
そして各イオン注入層をアニールし、外部ベース152
および活性ベース層62を完成し、かつエミッタ層71
およびコレクタ電極取出N81を形成する。またPSG
膜401に形成された各開孔50.70および80に電
極突板は防止(たとえばAlとStとの反応の防止)用
の金属シリサイド膜501を形成する。この金属シリサ
イド膜501には、白金シリサイド(pt−3i)、パ
ラジウムシリサイド(Pd−3t)などが用いられる。
その後金属シリサイド膜501上にアルミニウムCAl
>のような低抵抗金属を用いてベース電極配線9.エミ
ッタ電極配線10およびコレクタ電極配線11を形成す
る(第4図(E))。
〔発明が解決しようとする問題点〕
ところで、トランジスタの周波数特性はエミッターコレ
クタ容量、ベース−コレクタ容量およびベース抵抗など
に依存し、このため、トランジスタの周波数特性の向上
を図るには、これらを小さくする必要がある。上述の従
来の構造におけるp。
°型外部ベース層52はベース抵抗を低下させるために
設けられているが、この外部ベースN52はエミッタ層
71と自己整合的に形成されるのではなく、写真製版工
程による重ね合せによって位置決めするので、ある程度
離して形成しなければならず、高抵抗ベース層62が広
(残り、ベース抵抗が思った程低(ならない。
また、ベース抵抗は、第5図の従来の方法で製造された
トランジスタの平面パターン図に示されるエミッタ層7
1とベース電極取出用開孔50との距離り、に依存する
もので、従来の装置においては、距離D+ はベース電
極配線9とエミッタ電橿配線10との間隔と、電極配線
9.10のそれぞれの開孔50,70からのはみ出し分
との合計距離となっており、このため、フォトエツチン
グの精度を向上して電極配線間隔を小さくしても、上述
のはみ出し分はどうしても残り、ベース抵抗をあまり小
さくできない。
さらに、ベース抵抗を減少させる方法として、第6図に
示されるようなダブル・ベース構造とすることが多々あ
るが、従来方法においては、ベース電極取出しなどでベ
ース領域が増大し、もってベース−コレクタ容量の増大
を招(という欠点があった。
また従来法ではエミッタ拡散J’171は写真製版精度
によって決まり、現在の最高レベルの写真製版技術で1
ミクロンメータ程度が実用化されているが、高性能写真
製版装置を必要とし、さらに小さなパターンを形成する
ことは非常に困難である。
ここでエミッタ拡散層の幅(エミッタ幅という)はエミ
ッタ面積の低減からエミッターベース接合などの容量の
低減のみならず、ベース抵抗をも低減させる( R,M
、Warner and J、N、Forde+wwo
lt+ Integrated C1rcuits、’
 pp、103−109.McGraw−Hill、N
ew York、1985)。従って、周波数特性の改
善にはエミッタ幅の微細化が必要であるが、従来法では
写真製版精度によって制限されるという問題点があった
この発明は上述のような欠点を解決するためになされた
もので、ベース抵抗およびベース−コレクタ容量が小さ
く、かつエミッタ幅が狭くてエミッターベース容量が小
さい周波数特性の良好な半導体装置及びその製造方法を
得ることを目的とする。
〔問題点を解決するための手段〕
本願の第1の発明にかかる半導体装置は、ベース層とベ
ース電極間、エミッタ層とエミッタ電極間を接続するシ
リコン膜上にシリサイド膜を形成したものである。
また、本願の第2の発明に係る半導体装置の製造方法は
、分離された半導体基板領域上に、p゛不純物を有する
第1のシリコン膜(単結晶、非晶質および多結晶のいず
れか)を選択的に形成し、該第1のシリコン膜からの拡
散により外部ベース領域を形成し、さらに自己整合的に
ベース活性層を形成し、次に第1のシリコン膜を用いて
エミッタ領域を自己整合的に上記ベース活性層内に形成
し、その後、自己整合的にエミッタ領域上の第2のシリ
コン膜とベース電極取出領域(第1のシリコン膜)との
間にへ色縁膜を形成してベース−エミッタ電極間を(色
録し、自己整合的にベース電極取出領域を形成したもの
である。
〔作用〕
本願の第1の発明においては、ベース層とベース電橋間
、エミッタ層とエミッタ電極間を接続するシリコン膜上
にシリサイド膜を形成したから、外部ベース層・ベース
電極間の配線抵抗を大きく低下でき、またエミッタ電極
をエミッタ層の真上以外の令頁域に配線抵抗を増大する
ことなく引き出すことができる。
また本願の第2の発明においては、自己整合的にベース
活性層を形成し、さらに自己整合的にベース活性層内に
エミッタ層を形成するようにしたから、p゛外部ベース
層がエミッタ層に接することなくかつ最小分離距離で形
成される。また、エミッタ層とベース電極引き出し用p
゛−シリコン膜の間には絶縁膜が介在するだけであり、
エミッターベース間隔はほぼこの絶縁膜の膜厚となり小
さくなる。さらにこの絶縁膜の膜厚だけエミッタ拡散窓
が狭(なるので二写真製版で得られるパターン寸法より
小さい幅のエミッタ領域を形成できる。
また、エミッタ領域拡散源となり、かつ金属電極に接続
される第2のシリコン膜等のパターニングマスクによっ
て自己整合的にエミッターシリコン膜周辺に低抵抗層の
第1のシリコン膜のベース電極取出領域を形成できる。
〔実施例〕
以下、本発明の一実施例を図について説明する。
第1図(A)ないし第1図(G)はこの発明の一実施例
である半導体装置の製造方法の主要工程段階における断
面図であり、図において、第4図と同一符号は同一のも
のを示し、600はポリシリコン膜、104は酸化膜、
202は窒化膜、105は選択酸化膜、601はpo−
ポリシリコン膜、51は外部ベース層、106は酸化膜
、302はフォトレジスト膜、203は窒化膜、107
は厚い酸化膜、108は薄い酸化膜、61は活性ベース
層、71はエミッタ層、502,503゜504はシリ
サイド膜である。
次に、第1図(A)ないし第1図(G)を用いて製造方
法について説明する。
まず、p−型シリコン基板1の所定の領域にn+型コレ
クタ埋込み層2.n−型エピタキシヤル層3、チャンネ
ルカット用のp型層42分離酸化膜102を順次形成す
る。この各領域の形成は、第4図(A)および(B)と
同様の方法を用いて行なう。次に第4図(B)に示され
る下敷酸化膜101および窒化膜201を除去した後、
シリコン膜、好ましくはポリシリコン膜600.酸化膜
104及び窒化膜202をこの順に半導体基板3の表面
上に形成する(第1図(A))。ここで酸化膜104は
CVD技術によって堆積しても、またポリシリコン膜6
00の表面を酸化して形成してもよい。
次に予め定められたパターン形状を有するレジスト膜を
マスクとして、窒化膜202および酸化膜104からな
る多層膜をエツチングする。このバターニングにより、
後にコレクタ電極取出層およびエミッタ層となる領域の
みの酸化膜104゜窒化膜202を除去する。続いて窒
化膜202をマスクとして選択酸化を行なって、酸化膜
105を半導体基板表面上の所定の領域に形成する。こ
こで選択酸化膜105はポリシリコン膜600を完全に
酸化膜に変えるまで厚く形成され、この酸化膜をマスク
にポリシリコン膜600にボロン・イオン注入を行って
第1のpo−ポリシリコン膜601を形成するとともに
、これらからの拡散を行って外部ベース層となるpo1
!51を形成する(第1図(B))。
次ニ窒化膜202をマスクとして酸化膜105を全面除
去した後、レジスト膜301をマスクとして活性ベース
層となるべきp−不純物注入層6を形成する(第1図(
C))。勿論薄い酸化膜103を通してボロン・イオン
注入を行っても良い。
次に、レジスト膜301を除去した後酸化膜106をC
VD法でデポジションし、コレクターベース間にレジス
ト膜302を選択的に形成し、これをマスクにして異方
性エツチング(tE)法で上記酸化膜106,103を
除去する。この時窒化膜202もマスクとなって窒化膜
下の酸化膜104及びポリシリコン膜601の側壁の酸
化膜106が確実に残る(第1図(D))。
次に、レジスト膜302を除去した後筒2のポリシリコ
ン膜602を形成してn゛不純吻を導入し、さらにその
上に窒化膜203を形成する。イオン注入法を使用した
場合にはアニールを行ってポリシリコン膜602内に均
一に不純物拡散させる。この時ポリシリコン膜602よ
り不純物が若干n−エピタキシャル層3内に拡散してエ
ミッタ層7.コレクタ取出層8の中間層が形成される。
そして、エミッタ7及びコレクタ取出部8.、h以−外
の窒化膜203.n”−ポリシリコン膜602゜窒化膜
202.酸化膜104をレジスト膜マスクで順次除去し
、窒化膜203をマスクとして低温酸化(800〜85
0℃)を行ってn+ポリシリコン膜602側壁に厚い酸
化膜107とp゛ポリシリコン膜601の表面上に薄い
酸化膜108を形成する(第1図(F))。これはn″
層のシリコン/ポリシリコン膜が低温酸化になるほど増
速酸化効果が大きいことを利用している。
次に窒化膜203を全面ウェット(リン酸)除去してシ
リサイド膜502,503,504を形成し、PSG膜
401をデポジションし、アニールして焼き締するとと
もに、エミッタ層71.活性ベース層61.外部ベース
層52.コレクタ取出層81を形成し、コンタクトを形
成した後、電橿配′Ia9.11を行う(第1図CG)
)、、−こでシリサイド膜502〜504は従来の電極
突き抜は防止用でなく低抵抗のためのもので、PSG膜
401のやきしめなどで高温(900〜1000℃)に
する時は、Ti  (チタン)シリサイドやW(タンゲ
ステン)シリサイドを使用でき、また耐不純物拡散がな
いならば、PSG膜をノンドープのCVD膜との少なく
とも二層構造にしてもよく、また、やきしめを必要とし
ない低温形成のプラズマ酸化膜/窒化膜を使用する時は
ptシリサイドやPdシリサイドでも良い。
次に作用効果について説明する。
第2図は上述の発明の一実施例において製造されたトラ
ンジスタの平面パターン図であり、第5図に示される従
来法のトランジスタの平面パターン図に対応するもので
ある。第2図に示されるように外部ベース層52とエミ
ッタ層71との間隔は自己整合的に小さく決められ、効
率良くベース抵抗を下げられ、さらにp゛−ポリシリコ
ン膜601上のシリサイド膜504によって外部ベース
層7トベース電橿9間の配線抵抗も大幅に下がり、第1
図(G)に見られる様にベース電極用のコンタクトは酸
化膜102上にあってベース容量も大幅な低減を行える
。また、エミッタ層71とベース低抵抗引き出し層50
4までの距離Dtは′マスク合せ精度骨(1μm以下)
だけであって、この分からもベース抵抗は大幅に低下で
きる。またエミッタ電極10をエミッタTrJ71上で
なく、シリサイド膜503.n” ポリシリコン膜60
2により引き出して酸化膜上で形成しているので、エミ
ッタ層周辺の形成条件に自由度が増し、エミッタ層はい
かに小さなエミッタ層でもまた十分幅の狭いn1ポリシ
リコン膜602でもよく、コンタクトは非常にゆるい写
真製版精度でよい。
また、従来のダブルベース構造(第6図)ではベース抵
抗を下げようとすると、ベース面積が増大するが、本実
施例では、自動的にダブルベース構造となっており、そ
のためにあらたにベースコンタクトを作る必要がなくベ
ース面積の増大も大幅に抑えられ半導体装置の周波数特
性が向上する。
第3図は他の実施例を示し、ベース−コレクタ間に厚い
酸化膜303が形成されている点以外第1図(G)と同
一のもので、この実施例では、上記実施例の効果に加え
て第1図(D)のレジストマスク302は不要となり、
全面RIEを行うことができるという効果がある。
〔発明の効果〕
以上のように、本願の第1の発明にかかる半導体装置に
よれば、ベース層とベース電極間、エミッタ層とエミッ
タ電極間を接続するシリコン膜上にシリサイド膜を形成
したので、外部ベース層・ベース電極間の配線抵抗を太
き(低下でき、またエミッタ電極をエミッタ層の真上以
外の9■域に配線抵抗を上げることなく引き出すことが
できる。
また本願の第2の発明によれば、自己整合的にベース活
性層を形成し、さらに自己整合的にベース活性層内にエ
ミッタ層を形成するようにしたので、エミッタ領域上の
シリコン膜とベース領域上の金属電極膜間には絶縁膜が
介在するだけとなり、エミッターベース間隔を実効的に
小さくでき、また該絶縁膜の膜厚骨だけエミッタ幅を小
さくでき、その結果ベース抵抗およびベース−コレクタ
容量が小さく、かつエミッタ幅が狭くてエミッターベー
ス容量が小さい周波数特性の良好な半導体装置の製造方
法が得られるという効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例による製造方法の主要工程
段階における断面構造を示す図、第2図はこの発明の方
法で製造されたトランジスタの平面パターン図、第3図
は第2の発明の他の実施例の半導体装置の製造方法を説
明するための断面構造図、第4図は従来の製造方法の主
要工程段階における半導体装置の状態を示す断面図、第
5図は従来方法で製造されたトランジスタの平面パター
ン図、第6図は従来方法で製造されたダブル・ベース構
造のトランジスタの平面パターン図である。 図において、1はp−型シリコン基板、2はn0型コレ
クタ埋込み層、3はn−型エピタキシャル層、5は外部
ベース領域、6.62は活性ベース領域、7,71はエ
ミッタ領域、8.81はコレクタ電極取出領域、9はベ
ース電極配線、10はエミッタ電極配線、11はコレク
タ電極配線、50はベース電極用コンタクト孔、70は
エミッタ電極用コンタクト孔、80はコレクタ電極用コ
ンタクト孔、102は分離酸化膜、103,104゜1
05.106,107,108は酸化膜、201,20
2,203は窒化膜、303.304はフォトレジスト
膜、401はパッシベーション膜、502.503,5
04はシリサイド膜、600゜601.602はポリシ
リコン膜である。    (A)なお図中同一符号は同
−又は相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. (1)バイポーラ型トランジスタを有する半導体装置に
    おいて、 上記トランジスタの外部ベース層とベース電極とを接続
    する第1のシリコン膜及びその表面に形成された第1の
    シリサイド膜と、 上記トランジスタのエミッタ層とエミッタ電極とを接続
    する第2のシリコン膜及びその表面に形成された第2の
    シリサイド膜とを備えたことを特徴とする半導体装置。
  2. (2)バイポーラ型トランジスタを有する半導体装置の
    製造方法において、 第1のシリコン膜、酸化膜、窒化膜を順次基板上に形成
    する第1の工程、 上記窒化膜、酸化膜を選択的に除去する第2の工程、 残った窒化膜をマスクとして除去された部分の第1のシ
    リコン膜を選択酸化する第3の工程、該選択酸化膜をマ
    スクとして外部ベース不純物を上記シリコン膜に導入し
    、さらに基板に拡散して外部ベース領域を形成し、その
    後上記選択酸化膜を除去し、自己整合的に活性ベース層
    を形成する第4の工程、 最後に上記活性ベース層内にエミッタ層を形成する第5
    の工程を含むことを特徴とする半導体装置の製造方法。
  3. (3)上記第5の工程は、活性ベース層を形成した後、
    全面に酸化膜を形成し、上記窒化膜をマスクとして異方
    性エッチングにより該酸化膜を選択的に除去して外部ベ
    ース層につながるシリコン膜側壁にのみ該酸化膜を残し
    、その後自己整合的に上記活性ベース層内にエミッタ層
    を形成する工程であることを特徴とする特許請求の範囲
    第2項記載の半導体装置の製造方法。
JP17973886A 1986-07-30 1986-07-30 半導体装置及びその製造方法 Pending JPS6336567A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP17973886A JPS6336567A (ja) 1986-07-30 1986-07-30 半導体装置及びその製造方法
GB8717972A GB2194676B (en) 1986-07-30 1987-07-29 A semiconductor integrated circuit device and a method of producing same
US07/079,708 US4812417A (en) 1986-07-30 1987-07-30 Method of making self aligned external and active base regions in I.C. processing
US08/907,477 US6087708A (en) 1986-07-30 1997-08-11 Semiconductor integrated circuit device and a method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17973886A JPS6336567A (ja) 1986-07-30 1986-07-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS6336567A true JPS6336567A (ja) 1988-02-17

Family

ID=16071001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17973886A Pending JPS6336567A (ja) 1986-07-30 1986-07-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS6336567A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907667A (en) * 1987-10-09 1990-03-13 Hitachi Construction Machinery Co., Ltd. Full-turn type working machine
US5016721A (en) * 1987-10-09 1991-05-21 Hitachi Construction Machinery Co., Ltd. Full-turn type working machine

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58172A (ja) * 1981-06-25 1983-01-05 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPS61108169A (ja) * 1984-10-31 1986-05-26 Mitsubishi Electric Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58172A (ja) * 1981-06-25 1983-01-05 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPS61108169A (ja) * 1984-10-31 1986-05-26 Mitsubishi Electric Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907667A (en) * 1987-10-09 1990-03-13 Hitachi Construction Machinery Co., Ltd. Full-turn type working machine
US5016721A (en) * 1987-10-09 1991-05-21 Hitachi Construction Machinery Co., Ltd. Full-turn type working machine

Similar Documents

Publication Publication Date Title
JPS63140571A (ja) バイポ−ラトランジスタおよびその製造方法
JPS6249663A (ja) 半導体装置の製造方法
JPS62237754A (ja) 半導体集積回路装置及びその製造方法
KR970004458B1 (ko) 싱글 터브 반도체 장치 제조 방법
JPS61147572A (ja) 半導体装置の製造方法
JPS60202965A (ja) 改良した酸化物画定型トランジスタの製造方法及びその結果得られる構成体
JPS6134972A (ja) バイポ−ラトランジスタ構造体
JPS6336567A (ja) 半導体装置及びその製造方法
JPS61290761A (ja) 半導体装置の製造方法
JPH0135505B2 (ja)
JPH0136710B2 (ja)
JP2501317B2 (ja) 半導体装置の製造方法
JPS63146466A (ja) ベース・エミッタコンタクト構成体及びその製造方法
JPH0437581B2 (ja)
JPS61234564A (ja) 半導体装置の製造方法
JP3300474B2 (ja) 半導体装置およびその製造方法
JPS61108169A (ja) 半導体装置
JPH0475346A (ja) 半導体装置の製造方法
JPS63114261A (ja) トランジスタ用の自己整合型ベース分路
JPH03246947A (ja) 半導体装置
JPS6286753A (ja) 半導体装置の製造方法
JPH0418462B2 (ja)
JPS5989459A (ja) 半導体装置の製造方法
JPH11283989A (ja) バイポーラトランジスタおよびその製造方法
JPS63187660A (ja) 半導体集積回路装置およびその製造方法