JPS6336567A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置及びその製造方法に関し、特に、
バイポーラ型半導体集積回路装置におけるエミッタ部及
びベースの電極引出部の改良に関するものである。

〔従来の技術〕

一般にバイポーラ型半導体集積回路装置におけるトラン
ジスタは、ｐｎｎ接合分離９択択酸化技術用いた酸化膜
分離、または３重拡散を用いる方法などによって電気的
に独立した島内に形成される。ここでは、酸化膜分離法
によってｎｐｎ）ランジスタを形成する方法について述
べる。もちろん、これ以外の上記各種分離法を用いても
よく、サラにはｐｎｐトランジスタであってもよい。

第４図（Ａ）ないしくＥ）は、従来の製造方法における
主要工程段階での半導体装置の断面構造を示す図である
。以下、第４図（Ａ）〜（Ｅ）を参照して従来の製造方
法について簡単に説明する。

まず、低不純物濃度のｐ型（ｐ−型）シリコン基板１に
コレクタ埋込み層となる高不純物濃度のｎ７　（ｎ”型
）層２を選択的に形成する。次にシリコン基板１および
ｎ゛型層２の上にｎ−型エピ゛タキシャル層３を形成す
る（第４図（Ａ））。

その後下敷酸化膜１０１および窒化膜２０１をｎ一層３
上の所定の領域に形成し、窒化膜２０１をマスクとして
チャンネルカット用のｐ型層４をアニールすると同時に
、窒化膜２０１をマスクとして厚い分離酸化膜１０２を
選択酸化により形成する（第４図（Ｂ））。

次に、まず選択酸化用のマスクとして用いられた窒化膜
２０１を下敷酸化膜１０１とともに除去した後、改めて
イオン注入保護用の酸化膜１０３を形成し、フォトレジ
スト膜（この段階でのフォトレジスト膜は図示せず）を
マスクとして、外部ベース層となるｐ゛型層５を形成す
る。さらに、上記フォトレジスト膜を除去し、改めてフ
ォトレジスト膜３０１を所定の形状に形成し、これをマ
スクとして活性ベース層となるｐ型層６をイオン注入法
により形成する（第４図（Ｃ））。

続いて、フォトレジスト膜３０１を除去し、一般に燐ガ
ラス（ＰＳＧ）であるパッシベーション膜４０１を被着
し、ベースイオン注入層５．６のアニールとＰＳＧ膜４
０１の焼き締めとを兼ねた熱処理を行なって、中間段階
の外部ベース層５１および活性ベース層６１を形成する
。次に、ＰＳＧ膜４０１の予め定められた領域にエミッ
タ電極用コンタクト孔７０およびコレクタ電極用コンタ
クト孔８０を形成し、このコンタクト孔７０，８０を介
してイオン注入法によりエミッタ層となるべきｎ・型Ｎ
７およびコレクタ電極取出層となるべきｎ＋型１！８を
形成する（第４図（Ｄ））。

そして各イオン注入層をアニールし、外部ベース１５２
および活性ベース層６２を完成し、かつエミッタ層７１
およびコレクタ電極取出Ｎ８１を形成する。またＰＳＧ
膜４０１に形成された各開孔５０．７０および８０に電
極突板は防止（たとえばＡｌとＳｔとの反応の防止）用
の金属シリサイド膜５０１を形成する。この金属シリサ
イド膜５０１には、白金シリサイド（ｐｔ−３ｉ）、パ
ラジウムシリサイド（Ｐｄ−３ｔ）などが用いられる。

その後金属シリサイド膜５０１上にアルミニウムＣＡｌ
＞のような低抵抗金属を用いてベース電極配線９．エミ
ッタ電極配線１０およびコレクタ電極配線１１を形成す
る（第４図（Ｅ））。

〔発明が解決しようとする問題点〕

ところで、トランジスタの周波数特性はエミッターコレ
クタ容量、ベース−コレクタ容量およびベース抵抗など
に依存し、このため、トランジスタの周波数特性の向上
を図るには、これらを小さくする必要がある。上述の従
来の構造におけるｐ。

°型外部ベース層５２はベース抵抗を低下させるために
設けられているが、この外部ベースＮ５２はエミッタ層
７１と自己整合的に形成されるのではなく、写真製版工
程による重ね合せによって位置決めするので、ある程度
離して形成しなければならず、高抵抗ベース層６２が広
（残り、ベース抵抗が思った程低（ならない。

また、ベース抵抗は、第５図の従来の方法で製造された
トランジスタの平面パターン図に示されるエミッタ層７
１とベース電極取出用開孔５０との距離り、に依存する
もので、従来の装置においては、距離Ｄ＋　はベース電
極配線９とエミッタ電橿配線１０との間隔と、電極配線
９．１０のそれぞれの開孔５０，７０からのはみ出し分
との合計距離となっており、このため、フォトエツチン
グの精度を向上して電極配線間隔を小さくしても、上述
のはみ出し分はどうしても残り、ベース抵抗をあまり小
さくできない。

さらに、ベース抵抗を減少させる方法として、第６図に
示されるようなダブル・ベース構造とすることが多々あ
るが、従来方法においては、ベース電極取出しなどでベ
ース領域が増大し、もってベース−コレクタ容量の増大
を招（という欠点があった。

また従来法ではエミッタ拡散Ｊ’１７１は写真製版精度
によって決まり、現在の最高レベルの写真製版技術で１
ミクロンメータ程度が実用化されているが、高性能写真
製版装置を必要とし、さらに小さなパターンを形成する
ことは非常に困難である。

ここでエミッタ拡散層の幅（エミッタ幅という）はエミ
ッタ面積の低減からエミッターベース接合などの容量の
低減のみならず、ベース抵抗をも低減させる（　Ｒ，Ｍ
、Ｗａｒｎｅｒ　ａｎｄ　Ｊ、Ｎ、Ｆｏｒｄｅ＋ｗｗｏ
ｌｔ＋　Ｉｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃｕｉｔｓ、’
　ｐｐ、１０３−１０９．ＭｃＧｒａｗ−Ｈｉｌｌ、Ｎ
ｅｗ　Ｙｏｒｋ、１９８５）。従って、周波数特性の改
善にはエミッタ幅の微細化が必要であるが、従来法では
写真製版精度によって制限されるという問題点があった
。

この発明は上述のような欠点を解決するためになされた
もので、ベース抵抗およびベース−コレクタ容量が小さ
く、かつエミッタ幅が狭くてエミッターベース容量が小
さい周波数特性の良好な半導体装置及びその製造方法を
得ることを目的とする。

〔問題点を解決するための手段〕

本願の第１の発明にかかる半導体装置は、ベース層とベ
ース電極間、エミッタ層とエミッタ電極間を接続するシ
リコン膜上にシリサイド膜を形成したものである。

また、本願の第２の発明に係る半導体装置の製造方法は
、分離された半導体基板領域上に、ｐ゛不純物を有する
第１のシリコン膜（単結晶、非晶質および多結晶のいず
れか）を選択的に形成し、該第１のシリコン膜からの拡
散により外部ベース領域を形成し、さらに自己整合的に
ベース活性層を形成し、次に第１のシリコン膜を用いて
エミッタ領域を自己整合的に上記ベース活性層内に形成
し、その後、自己整合的にエミッタ領域上の第２のシリ
コン膜とベース電極取出領域（第１のシリコン膜）との
間にへ色縁膜を形成してベース−エミッタ電極間を（色
録し、自己整合的にベース電極取出領域を形成したもの
である。

〔作用〕

本願の第１の発明においては、ベース層とベース電橋間
、エミッタ層とエミッタ電極間を接続するシリコン膜上
にシリサイド膜を形成したから、外部ベース層・ベース
電極間の配線抵抗を大きく低下でき、またエミッタ電極
をエミッタ層の真上以外の令頁域に配線抵抗を増大する
ことなく引き出すことができる。

また本願の第２の発明においては、自己整合的にベース
活性層を形成し、さらに自己整合的にベース活性層内に
エミッタ層を形成するようにしたから、ｐ゛外部ベース
層がエミッタ層に接することなくかつ最小分離距離で形
成される。また、エミッタ層とベース電極引き出し用ｐ
゛−シリコン膜の間には絶縁膜が介在するだけであり、
エミッターベース間隔はほぼこの絶縁膜の膜厚となり小
さくなる。さらにこの絶縁膜の膜厚だけエミッタ拡散窓
が狭（なるので二写真製版で得られるパターン寸法より
小さい幅のエミッタ領域を形成できる。

また、エミッタ領域拡散源となり、かつ金属電極に接続
される第２のシリコン膜等のパターニングマスクによっ
て自己整合的にエミッターシリコン膜周辺に低抵抗層の
第１のシリコン膜のベース電極取出領域を形成できる。

〔実施例〕

以下、本発明の一実施例を図について説明する。

第１図（Ａ）ないし第１図（Ｇ）はこの発明の一実施例
である半導体装置の製造方法の主要工程段階における断
面図であり、図において、第４図と同一符号は同一のも
のを示し、６００はポリシリコン膜、１０４は酸化膜、
２０２は窒化膜、１０５は選択酸化膜、６０１はｐｏ−
ポリシリコン膜、５１は外部ベース層、１０６は酸化膜
、３０２はフォトレジスト膜、２０３は窒化膜、１０７
は厚い酸化膜、１０８は薄い酸化膜、６１は活性ベース
層、７１はエミッタ層、５０２，５０３゜５０４はシリ
サイド膜である。

次に、第１図（Ａ）ないし第１図（Ｇ）を用いて製造方
法について説明する。

まず、ｐ−型シリコン基板１の所定の領域にｎ＋型コレ
クタ埋込み層２．ｎ−型エピタキシヤル層３、チャンネ
ルカット用のｐ型層４２分離酸化膜１０２を順次形成す
る。この各領域の形成は、第４図（Ａ）および（Ｂ）と
同様の方法を用いて行なう。次に第４図（Ｂ）に示され
る下敷酸化膜１０１および窒化膜２０１を除去した後、
シリコン膜、好ましくはポリシリコン膜６００．酸化膜
１０４及び窒化膜２０２をこの順に半導体基板３の表面
上に形成する（第１図（Ａ））。ここで酸化膜１０４は
ＣＶＤ技術によって堆積しても、またポリシリコン膜６
００の表面を酸化して形成してもよい。

次に予め定められたパターン形状を有するレジスト膜を
マスクとして、窒化膜２０２および酸化膜１０４からな
る多層膜をエツチングする。このバターニングにより、
後にコレクタ電極取出層およびエミッタ層となる領域の
みの酸化膜１０４゜窒化膜２０２を除去する。続いて窒
化膜２０２をマスクとして選択酸化を行なって、酸化膜
１０５を半導体基板表面上の所定の領域に形成する。こ
こで選択酸化膜１０５はポリシリコン膜６００を完全に
酸化膜に変えるまで厚く形成され、この酸化膜をマスク
にポリシリコン膜６００にボロン・イオン注入を行って
第１のｐｏ−ポリシリコン膜６０１を形成するとともに
、これらからの拡散を行って外部ベース層となるｐｏ１
！５１を形成する（第１図（Ｂ））。

次ニ窒化膜２０２をマスクとして酸化膜１０５を全面除
去した後、レジスト膜３０１をマスクとして活性ベース
層となるべきｐ−不純物注入層６を形成する（第１図（
Ｃ））。勿論薄い酸化膜１０３を通してボロン・イオン
注入を行っても良い。

次に、レジスト膜３０１を除去した後酸化膜１０６をＣ
ＶＤ法でデポジションし、コレクターベース間にレジス
ト膜３０２を選択的に形成し、これをマスクにして異方
性エツチング（ｔＥ）法で上記酸化膜１０６，１０３を
除去する。この時窒化膜２０２もマスクとなって窒化膜
下の酸化膜１０４及びポリシリコン膜６０１の側壁の酸
化膜１０６が確実に残る（第１図（Ｄ））。

次に、レジスト膜３０２を除去した後筒２のポリシリコ
ン膜６０２を形成してｎ゛不純吻を導入し、さらにその
上に窒化膜２０３を形成する。イオン注入法を使用した
場合にはアニールを行ってポリシリコン膜６０２内に均
一に不純物拡散させる。この時ポリシリコン膜６０２よ
り不純物が若干ｎ−エピタキシャル層３内に拡散してエ
ミッタ層７．コレクタ取出層８の中間層が形成される。

そして、エミッタ７及びコレクタ取出部８．、ｈ以−外
の窒化膜２０３．ｎ”−ポリシリコン膜６０２゜窒化膜
２０２．酸化膜１０４をレジスト膜マスクで順次除去し
、窒化膜２０３をマスクとして低温酸化（８００〜８５
０℃）を行ってｎ＋ポリシリコン膜６０２側壁に厚い酸
化膜１０７とｐ゛ポリシリコン膜６０１の表面上に薄い
酸化膜１０８を形成する（第１図（Ｆ））。これはｎ″
層のシリコン／ポリシリコン膜が低温酸化になるほど増
速酸化効果が大きいことを利用している。

次に窒化膜２０３を全面ウェット（リン酸）除去してシ
リサイド膜５０２，５０３，５０４を形成し、ＰＳＧ膜
４０１をデポジションし、アニールして焼き締するとと
もに、エミッタ層７１．活性ベース層６１．外部ベース
層５２．コレクタ取出層８１を形成し、コンタクトを形
成した後、電橿配′Ｉａ９．１１を行う（第１図ＣＧ）
）、、−こでシリサイド膜５０２〜５０４は従来の電極
突き抜は防止用でなく低抵抗のためのもので、ＰＳＧ膜
４０１のやきしめなどで高温（９００〜１０００℃）に
する時は、Ｔｉ　　（チタン）シリサイドやＷ（タンゲ
ステン）シリサイドを使用でき、また耐不純物拡散がな
いならば、ＰＳＧ膜をノンドープのＣＶＤ膜との少なく
とも二層構造にしてもよく、また、やきしめを必要とし
ない低温形成のプラズマ酸化膜／窒化膜を使用する時は
ｐｔシリサイドやＰｄシリサイドでも良い。

次に作用効果について説明する。

第２図は上述の発明の一実施例において製造されたトラ
ンジスタの平面パターン図であり、第５図に示される従
来法のトランジスタの平面パターン図に対応するもので
ある。第２図に示されるように外部ベース層５２とエミ
ッタ層７１との間隔は自己整合的に小さく決められ、効
率良くベース抵抗を下げられ、さらにｐ゛−ポリシリコ
ン膜６０１上のシリサイド膜５０４によって外部ベース
層７トベース電橿９間の配線抵抗も大幅に下がり、第１
図（Ｇ）に見られる様にベース電極用のコンタクトは酸
化膜１０２上にあってベース容量も大幅な低減を行える
。また、エミッタ層７１とベース低抵抗引き出し層５０
４までの距離Ｄｔは′マスク合せ精度骨（１μｍ以下）
だけであって、この分からもベース抵抗は大幅に低下で
きる。またエミッタ電極１０をエミッタＴｒＪ７１上で
なく、シリサイド膜５０３．ｎ”　ポリシリコン膜６０
２により引き出して酸化膜上で形成しているので、エミ
ッタ層周辺の形成条件に自由度が増し、エミッタ層はい
かに小さなエミッタ層でもまた十分幅の狭いｎ１ポリシ
リコン膜６０２でもよく、コンタクトは非常にゆるい写
真製版精度でよい。

また、従来のダブルベース構造（第６図）ではベース抵
抗を下げようとすると、ベース面積が増大するが、本実
施例では、自動的にダブルベース構造となっており、そ
のためにあらたにベースコンタクトを作る必要がなくベ
ース面積の増大も大幅に抑えられ半導体装置の周波数特
性が向上する。

第３図は他の実施例を示し、ベース−コレクタ間に厚い
酸化膜３０３が形成されている点以外第１図（Ｇ）と同
一のもので、この実施例では、上記実施例の効果に加え
て第１図（Ｄ）のレジストマスク３０２は不要となり、
全面ＲＩＥを行うことができるという効果がある。

〔発明の効果〕

以上のように、本願の第１の発明にかかる半導体装置に
よれば、ベース層とベース電極間、エミッタ層とエミッ
タ電極間を接続するシリコン膜上にシリサイド膜を形成
したので、外部ベース層・ベース電極間の配線抵抗を太
き（低下でき、またエミッタ電極をエミッタ層の真上以
外の９■域に配線抵抗を上げることなく引き出すことが
できる。

また本願の第２の発明によれば、自己整合的にベース活
性層を形成し、さらに自己整合的にベース活性層内にエ
ミッタ層を形成するようにしたので、エミッタ領域上の
シリコン膜とベース領域上の金属電極膜間には絶縁膜が
介在するだけとなり、エミッターベース間隔を実効的に
小さくでき、また該絶縁膜の膜厚骨だけエミッタ幅を小
さくでき、その結果ベース抵抗およびベース−コレクタ
容量が小さく、かつエミッタ幅が狭くてエミッターベー
ス容量が小さい周波数特性の良好な半導体装置の製造方
法が得られるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による製造方法の主要工程
段階における断面構造を示す図、第２図はこの発明の方
法で製造されたトランジスタの平面パターン図、第３図
は第２の発明の他の実施例の半導体装置の製造方法を説
明するための断面構造図、第４図は従来の製造方法の主
要工程段階における半導体装置の状態を示す断面図、第
５図は従来方法で製造されたトランジスタの平面パター
ン図、第６図は従来方法で製造されたダブル・ベース構
造のトランジスタの平面パターン図である。 図において、１はｐ−型シリコン基板、２はｎ０型コレ
クタ埋込み層、３はｎ−型エピタキシャル層、５は外部
ベース領域、６．６２は活性ベース領域、７，７１はエ
ミッタ領域、８．８１はコレクタ電極取出領域、９はベ
ース電極配線、１０はエミッタ電極配線、１１はコレク
タ電極配線、５０はベース電極用コンタクト孔、７０は
エミッタ電極用コンタクト孔、８０はコレクタ電極用コ
ンタクト孔、１０２は分離酸化膜、１０３，１０４゜１
０５．１０６，１０７，１０８は酸化膜、２０１，２０
２，２０３は窒化膜、３０３．３０４はフォトレジスト
膜、４０１はパッシベーション膜、５０２．５０３，５
０４はシリサイド膜、６００゜６０１．６０２はポリシ
リコン膜である。　　　　（Ａ）なお図中同一符号は同
−又は相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）バイポーラ型トランジスタを有する半導体装置に
   おいて、 上記トランジスタの外部ベース層とベース電極とを接続
   する第１のシリコン膜及びその表面に形成された第１の
   シリサイド膜と、 上記トランジスタのエミッタ層とエミッタ電極とを接続
   する第２のシリコン膜及びその表面に形成された第２の
   シリサイド膜とを備えたことを特徴とする半導体装置。
2. （２）バイポーラ型トランジスタを有する半導体装置の
   製造方法において、 第１のシリコン膜、酸化膜、窒化膜を順次基板上に形成
   する第１の工程、 上記窒化膜、酸化膜を選択的に除去する第２の工程、 残った窒化膜をマスクとして除去された部分の第１のシ
   リコン膜を選択酸化する第３の工程、該選択酸化膜をマ
   スクとして外部ベース不純物を上記シリコン膜に導入し
   、さらに基板に拡散して外部ベース領域を形成し、その
   後上記選択酸化膜を除去し、自己整合的に活性ベース層
   を形成する第４の工程、 最後に上記活性ベース層内にエミッタ層を形成する第５
   の工程を含むことを特徴とする半導体装置の製造方法。
3. （３）上記第５の工程は、活性ベース層を形成した後、
   全面に酸化膜を形成し、上記窒化膜をマスクとして異方
   性エッチングにより該酸化膜を選択的に除去して外部ベ
   ース層につながるシリコン膜側壁にのみ該酸化膜を残し
   、その後自己整合的に上記活性ベース層内にエミッタ層
   を形成する工程であることを特徴とする特許請求の範囲
   第２項記載の半導体装置の製造方法。