JPS62237754A - 半導体集積回路装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体集積回路装置及びその製造方法に係り
、特にバイポーラ形半導体集積回路装置（以下ｒＢＩＰ
・ＩＣＪという、）におけるトランジスタ及びこのトラ
ンジスタに接続される抵抗の電極引き出し部の形成方法
の改良に関するものである。

〔従来の技術〕 一般に、ＢＩＰ−ＩＣにおけるトランジスタは、ｐｎｎ
接合分離２択択酸化技術用いた酸化膜分離。

または三重拡散を用いる方法などによって電気的に独立
した島内に形成される。ここでは酸化膜分離法によって
ｎｐｎ）ランジスタを形成する方法について述べる。勿
論、本発明はこれ以外の上記各種分離法を用いる場合、
さらにｐｎｐトランジスタについても適用できるもので
ある。

また、ＢＩＰ−ＩＣにおいては、その構成素子が一般に
トランジスタ、ダイオード及び抵抗からなっており、ダ
イオードについてはトランジスタと同様な製造で作られ
るので、ここではトランジスタと抵抗とが組み合わされ
たもの、つまり第５図に示すようにトランジスタＴｒの
ベースＢに抵抗Ｒが接続されたものを具備した半導体集
積回路装置を一例として挙げる。

この装置は、従来第６図（ａｌ〜（ｅ）に示す方法で製
造されていたものであり、以下この図に基づいて従来の
製造方法を説明する。

まず、第６図（ａ）に示すように、低不純物濃度のｐ形
（ｐ−形）シリコン基板１にコレクタ埋込層。

となる高不純物濃度の第１および第２のｎ形（ｎ＋形）
　１！！２　ａ、　　２　ｂを選択的に形成した後、そ
れらの上にｎ−形エピタキシャル層３を成長させる。

次に、第６図（′ｂ）に示すように下敷酸化膜１０１及
び窒化膜２０１を順次ｎ−形エビタキシャル３上に形成
し、窒化膜２０１のみをパターニングして、この窒化膜
２０１をマスクとして選択酸化を施してトランジスタ形
成領域及び抵抗形成領域を囲うように厚い分離酸化膜１
０２を形成する。このとき分離酸化膜１０２の下にはチ
ャンネルカット用のｐ形層４が同時に形成される。また
、トランジスタ形成領域のｎ−形エピタキシャル層３は
トランジスタのコレクタ領域となり、以下説明の都合上
第１のｎ−形エピタキシャル層３ａと、抵抗領域のｎ−
形エピタキシャル層３を第２のエピタキシャル層３ｂと
称す。

次に第６図（Ｃ）に示すように、上述の選択酸化用のマ
スクとして用いた窒化膜２０１を下敷酸化膜１０１とと
もに除去して、あらためてイオン注入保護用の酸化膜１
０３をｎ−形エピタキシャル層２ａ、２ｂ上に形成し、
ホトレジスト膜（この段階でのホトレジスト膜は図示せ
ず）をマスクとして第１のｎ−形エピタキシャルＮ２　
ａの表面部の一部に、−側面がトランジスタ領域と抵抗
領域とを分離する分離酸化膜１０２に接して外部ベース
層となるｐ＋形層５を、更に上記ホトレジスト膜を除去
し、あらためてホトレジスト膜３０１を形成し、これを
マスクとして第１のｎ−形エピタキシャル層２ａの表面
部に上記外部ベース層５と一側面が接する活性ベース領
域となるｐ形層６及び第２のｎ−形エピタキシャルＪｉ
２ｂの表面部に抵抗領域となるｐ形層９をイオン注入に
よって形成する。

つづいて、第６図（ｄｌに示すように、ホトレジスト膜
３０１を除去し、−ｉにホスシリケートガラス（ＰＳＧ
）からなるパッシベーション膜４０１を全表面に被着さ
せ、イオン注入された外部ベース層５及び活性ベース領
域６．並びに抵抗領域９のアニールとＰＳＧ膜４０１の
焼しめとをがねた熱処理を行なって、中間段階の外部ベ
ース層５および活性ベース層６と抵抗領域９とした後、
ＰＳＧ膜４０１に所要の開ロア０および８０を形成して
、イオン注入法によって活性ベース層６の表面部の一部
にエミッタ層となるべきｎ゛形層７および第１のｎ−型
エピタキシャル層３ａの表面部の一部にコレクタ電極取
り出し層となるべきｎ゛形Ｎ８を形成する。

その後、第６図（ｅｌに示すように各イオン注入層をア
ニールして、外部ベースＪｉ！５および活性ベース領域
６及び抵抗領域９を完成させるとともにエミッタ領域７
およびコレクタ電極取り出し層８を形成した後に、ベー
ス電極取り出し用の開口５０と抵抗電極取り出し用の開
口９１．９２を形成し、各開口部５０，７０．８０．９
１および９２に電極の突き抜は防止用の金属シリサイド
〔白金シリサイド（Ｐｔ−３ｉ）、パラジウムシリサイ
ド（Ｐｄ−３ｉ）など〕膜５０１を形成した上で、アル
ミニウム（Ａ２）のような低抵抗金属によってベース電
極配線１２．エミッタ電極配線１０゜コレクタ電極配線
１１．およびベース抵抗量配線１３と抵抗電極配線１４
を形成する。

〔発明が解決しようとする問題点〕

第７図はこの従来方法で製造されたトランジスタの平面
パターン図である。ところで、トランジスタの周波数特
性はベース・コレクタ容量およびベース抵抗などに依存
し、周波数特性の向上にはこれらを小さくする必要があ
る。上記構造ではベース抵抗を低下するためにｐ°形外
部ベースＮ５を設けたのであるが、これはベース・コレ
クタ容量の増大を招くという欠点がある。また、ベース
抵抗はエミッタ領域７とベース電極開口５ｏとの距離り
、にも依存し、従来のものではベース電極配線１２とエ
ミッタ電極配線１０との間隔と、各電極配線１２．１０
の各開口５０．７０からのはみ出し分との合計距離とな
っており、ホトエツチングの精度を向上して電極配線間
隔を小さくしても、上記（δみ出し分はどうしても残り
、距離り。

を小さくするには限度があった。

さらに、トランジスタのベースに接続される抵抗領域９
が拡散抵抗で構成されているため、トランジスタ領域と
抵抗領域９とを分離酸化膜１０２で分離する必要があり
、かつベース−抵抗量配線１３及び抵抗電極配線１４が
施されてい茗ので、抵抗領域９上を他の配線を施すに際
し制限を受は集積度が上げ難く、しかも抵抗領域９がｐ
−ｎ接合で分離されているため、容量を有し、周波数低
下の一因をなしていたものである。

またＢＩＰ−ＩＣにおいては抵抗９の上部を配線１６．
１７が通ることがあり、この場合比較的小さな抵抗値を
得るには第８図に示す様に抵抗の幅を広げなければなら
ない。すなわち、周知の様に抵抗値は電極１３．１４の
コレクタ部９１，９２の間隔（図中Ｌ）に比例し、抵抗
の幅（図中Ｗ）に反比例するものであり、配線が抵抗上
を何本も通るような場合、間隔りが大きくなって、小さ
な抵抗値を得るには幅Ｗを広げなければならない。

この様に従来法では抵抗部の面積が大きくなり、集積度
が低下するとともに抵抗の容量も大きくなって特性の劣
化も発生することがあった。

さらにマスク・スライス方式において作り込んだ抵抗を
抵抗電極取り出し用窓開け（コンタクト）工程以降で変
更する場合、第９図に示す様に使用する最大の抵抗値に
合わせて（Ｌが最長）拡散を行い、その後コンタク１−
９１．９２を実使用の間隔で形成している。従って小さ
な抵抗でも最も大きな抵抗の容量を持つこととなりすな
わち実使用の抵抗が不要な抵抗の容量も持つことになり
特性の低下が起こる時もある。

この発明は上記した点に鑑みてなされたもので、高周波
特性に優れ、集積度及び設計の自由度が高い半導体集積
回路装置及びその製造方法を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る半導体集積回路装置及びその製堪 遣方法によれば、半導体基板上の絶縁層上に抵抗して第
１のシリコン膜を形成し、該半導体基板のエミッタ領域
上に第２のシリコン膜を形成し、該第２のシリコン膜か
ら上記エミッタ領域へ不純物を拡散し、上記抵抗として
の第１のシリコン膜の電極引き出し部分及び第２のシリ
コン膜上に金属シリサイド層を形成したものである。

〔作用〕

この発明においては、金属シリサイド層がエミッタ及び
ベース領域からそれぞれの低抵抗電橋までの配線となり
、エミッタベース間の距離を低抵抗電極形成に無関係に
写真製版精度の最小重ね合せ寸法で決めることができ、
これにより、エミッタ・ベース間の距離が小さくなりベ
ース抵抗を低減できる。またエミッタ・ベースの接合は
浅くなり、これによりトランジスタの周波数特性を向上
できる。さらに第１のシリコン膜はフィールド酸化膜上
に形成されているので、容量の増大はなく、また第１の
シリコン膜の抵抗層が金属シリサイド膜で決まり、抵抗
の幅を広げる必要がない。

〔実施例〕

以下、この発明の実施例を図について説明する。

第１図（ａｌ〜（ｄｌはこの発明の一実施例による製造
方法の主要工程段階における状態を示す断面図で、図に
おいて、ｖＪ６図の従来例と同等部分は同一符号で示し
、６０１は分離酸化膜１０２上に形成された抵抗層（第
１のポリシリコンｙ）、６０２はエミッタ領域上に形成
された第２のシリコン膜、５０１は第２のポリシリコン
膜６０２及び抵抗層６０１上の金属シリサイド膜である
。

次に製造方法について説明する。

まず、第６図（ｂ）に示す状態までは従来と同様に、ｐ
−形シリコン基板１にｎ９形コレクタ埋込層２゜ｎ−形
エピタキシャル１ｉ３．チャネルカット用ｐ形層４およ
び分離用酸化膜１０２　（なお、この分離酸化膜１０２
は第６図で示した従来例の抵抗形成領域まで施されてい
るものである。）を形成した後、第６図（ｂ）における
窒化膜２０１を除去し、第１図（ａ）に示す様に抵抗層
６０１となるポリシリコン膜を支着させる。ここでシリ
コン膜としてポリ　（多結晶）シリコン膜を使用したが
、勿論非晶質シリコン膜、単結晶シリコン膜または多孔
質シリコン膜などいづれでも良い。その後使用する最大
の抵抗値から決まる抵抗の長さに従って、ゼリシリコン
膜を周知の写真製版及びエツチング技術によってパター
ニングする。

次いで下敷酸化膜１０１を除去し、第１図（ａ）に示す
ように、あらためてイオン注入保護用の酸化膜１０３を
形成し、図示しないホトレジストマスクを介して活性ベ
ース層となるｐ形層６また外部ベース層となるｐ”　Ｎ
５を、イオン注入法によって、コレクタ領域となるｎ−
型エピタキシャル層３の表面部の一部に、−側面が分離
領域１０２に接するように形成する。また、外部ベース
を形成するためのイオン注入時に同時にもしくは独自に
上記パターニングされた第１のポリシリコン膜にイオン
注入を行って抵抗層６０１を形成する。そして抵抗及び
外部ベース層のイオン注入後つづいてアニーリングを行
うかあるいは活性ベース層のイオン注入後に一括してア
ニーリングを行い、次いで酸化膜４０２を被着する。こ
の酸化膜４０２には不純物を入れないか、もしくは、パ
ッシベーション効果を少しでも保持するため１〜２％モ
ル濃度のリン（Ｐ）を入れる。

次いで第１図（ｂ）に示す様に、エミッタ部、ベース及
びコレクタ電極取り出し部に開ロア０，５０゜８０を同
時に形成して、第２のポリシリコン膜６０２を被着させ
、レジスト膜３０２をマスクにしてｎ°形不純物を液膜
６０２に高濃度にイオン注入する。そしてｎ゛形不純物
が第２のポリシリコン膜６０２内で均一になる程度、若
干のアニーリングを行った後、エミッタ部とコレクタ取
り出し部を覆う様にポリシリコンロ０２を残すバターニ
ングを行う。なお、ポリシリコン膜や非結晶シリコン膜
中の不純物拡散係数は大きいため、比較的低温（９００
℃程度）の短時間アニールでシリコン基体界面までほぼ
同一濃度になる。これは後工程の金属シリサイド形成時
に取り込まれる不純物を最小限度にするためである。ま
たレジスト膜なしで全面ｎ゛不純物イオン注入しバター
ニング後にアニールする方法も有効である。

次いで第１図（Ｃ１に示す様に、抵抗Ｊ１ｉ６０１の酸
化膜４０２をパターニング除去した後に金属シリサイド
膜５０１を形成する。ここで抵抗部上の窓開けによって
、残った酸化膜４０２の部分が抵抗として働くのでこの
バターニングで抵抗の長さが決められる。つまり周知の
様にＴｉ５ｉｔやＷＳｉｚなどの金属シリサイド膜は数
Ω／口と低抵抗であるので後工程のコンタクトにかかわ
る金属シリサイド膜が形成される窓開けて抵抗値がほぼ
決まる。また金属シリサイド膜は、周知の様にＴｉやＷ
などの金属を被着した後、低温（３００〜６００℃）の
７二−ルによって形成される。

次に第１図（ｄ）で示す様にパッシベーション膜４０１
を被着した後、液膜４０１のシンタリングとだらし及び
エミッタ層へのポリシリコン膜からの不純物拡散をかね
てアニーリングを行った後、従来通りコンタクトの窓開
けを行い低抵抗金属電極を形成する。ここでパッシベー
ション膜４０１として、プラズマ及びスパッタ酸化膜さ
らには窒化膜を使用することもできる。

次に作用効果について説明する。

この実施例では以上述べた様にポリシリコン膜６０２か
らエミッタ領域へ不純物拡散を行うので浅い接合形成が
できトランジスタの高周波特性の向上が図られる。また
第２図に示す様にエミッタ・ベース間隔Ｄ２は、低抵抗
配ｖＡｌＯ，１２に関係なく開口５０．７０によって決
まり非常に小さくなって、ベース抵抗が大幅に低下する
。ここで低抵抗配線の写真製版精度から決まるコンタク
ト９３．９５の位置は、エミッタ・ベース領域からそれ
ぞれの低抵抗配線まで低抵抗の金属シリサイド膜で配線
されるので上記開口５０．７０と関係なく決めることが
できる。

さらにこの実施例においては、第１のポリシリコン膜か
らなる抵抗６０１は第３図に示す様にフィールド酸化膜
１０２上に形成されているので、その容量の増大はない
。また、従来の第８図に相当する第４図に見られる様に
、抵抗９の上を配線１６．１７が通りかつ抵抗９の抵抗
値を低くする場合であっても、抵抗値を決める窓４１か
らコンタクト部９１まで金属シリサイド配線を行ってい
るため抵抗の幅を広げる必要がなく、第１のポリシリコ
ン膜（抵抗層）とトランジスタ領域との分離が不要なの
と合わせてさらに集積度が向上する。

また第１のポリシリコン膜を抵抗部としてでなく全面窓
開けして、金属シリサイド膜を形成し、ポリサイド膜と
して配線に使用しているため設計の自由度を向上できる
。

〔発明の効果〕

以上のように本発明によれば、酸化膜上に抵抗として第
１のシリコン膜を形成し、またエミッタ領域上に該領域
に不純物注入を行なうための第２のポリシリコン膜を形
成し、さらに第１．第２のシリコン膜上に金属シリサイ
ド膜を形成したので、高周波特性に優れ、集積度及び設
計の自由度が高い半導体集積回路装置及びその製造方法
を得ることができる効果がある。

【図面の簡単な説明】 第１図はこの発明の一実施例による製造方法の主要工程
段階における状態を示す断面図、第２図は本発明の実施
例の方法で製造されたトランジスタの平面パターン図、
第３図は上記実施例の方法で製造された抵抗の断面図、
第４図はその平面パターン図、第５図は本発明及び従来
のトランジスタと抵抗が接続された回路図、第６図は従
来の製造方法の主要工程段階における状態を示す断面図
、第７図は従来方法で製造されたトランジスタの平面パ
ターン図、第８図は従来方法で製造された抵抗の平面パ
ターン図、第９図は従来方法で製造された抵抗の断面図
である。 図において、１はｐ−形シリコン基板、３はｎ−形エピ
タキシャルＮ（第１伝導形層）、６はベース領域、７は
エミッタ領域、８はコレクタ電極取り出し層、９はベー
ス電極、１０はエミッタ１掻、１１はコレクタ電極、１
０２は分離酸化膜、１０１．１０３．４０２はシリコン
酸化膜、２０１は窒化膜、３０２はレジスト膜、４０１
はＰＳＧ膜（保護膜）、５０１は金属シリサイド膜、６
０１゜６０２は第１．第２のポリシリコン膜である。 なお図中同一符号は同−又は相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）半導体基板上にバイポーラ形トランジスタ及び抵
   抗を有する半導体集積回路装置において、上記基板上の
   厚い絶縁物上に形成された第１のシリコン膜からなる上
   記抵抗と、上記基板上のエミッタ領域上に形成され該領
   域に不純物導入を行うための第２のシリコン膜と、該第
   ２のシリコン膜表面及び上記第１のシリコン膜表面の電
   極取り出し部上に形成された金属シリサイド膜とを備え
   たことを特徴とする半導体集積回路装置。
2. （２）上記トランジスタは同時に開けられたエミッタ不
   純物導入窓及びベース電極窓を有するものであり、上記
   第１のシリコン膜抵抗はエミッタ形成後に開けられた金
   属シリサイド膜形成窓を有するものであることを特徴と
   する特許請求の範囲第１項記載の半導体集積回路装置。
3. （３）バイポーラ形トランジスタおよび抵抗を有する半
   導体集積回路装置の製造方法において、半導体基板上に
   電気的に独立したコレクタ層となるシリコン基体部及び
   厚い絶縁膜を形成する第１の工程と、 上記厚い絶縁膜上に所定の大きさの第１のシリコン膜を
   形成する第２の工程と、 上記シリコン基体部のベース形成領域および該第１のシ
   リコン膜に所定の不純物を導入し、その表面部に絶縁膜
   を形成する第３の工程と、 エミッタ形成領域とベース電極取り出し領域の該絶縁膜
   を除去して窓開けする第４の工程と、全面に第２のシリ
   コン膜を形成し、その後上記エミッタ形成領域上の該第
   ２のシリコン膜に第２の不純物を導入する第５の工程と
   、 該第２のシリコン膜に導入された不純物が該シリコン膜
   とシリコン基体部との界面までほぼ同一濃度となるよう
   熱処理を行ない、第２エミッタ領域上以外の第２のシリ
   コン膜を除去する第６の工程と、 上記第１のシリコン膜上の絶縁物を、所要の抵抗値に応
   じて決まる所要の領域を残して除去する第７の工程と、 上記エミッタ領域上の第２のシリコン膜の表面、窓開け
   されたベース電極取り出し領域の表面及び絶縁物が除去
   された第１のシリコン膜の表面に金属シリサイド膜を形
   成する第８の工程と、 その後全面にパッシベーション用の絶縁物を形成し、該
   絶縁物に電極用窓を開け、低抵抗金属配線を行う第９の
   工程とを含むことを特徴とする半導体集積回路装置の製
   造方法。