JPS61206243A - 高融点金属電極・配線膜を用いた半導体装置 - Google Patents
高融点金属電極・配線膜を用いた半導体装置Info
- Publication number
- JPS61206243A JPS61206243A JP60047031A JP4703185A JPS61206243A JP S61206243 A JPS61206243 A JP S61206243A JP 60047031 A JP60047031 A JP 60047031A JP 4703185 A JP4703185 A JP 4703185A JP S61206243 A JPS61206243 A JP S61206243A
- Authority
- JP
- Japan
- Prior art keywords
- film
- high melting
- silicide
- semiconductor device
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 40
- 239000002184 metal Substances 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims description 22
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 42
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 34
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 28
- 239000000126 substance Substances 0.000 claims abstract description 21
- 230000007797 corrosion Effects 0.000 claims abstract description 17
- 238000005260 corrosion Methods 0.000 claims abstract description 17
- 238000002844 melting Methods 0.000 claims description 23
- 230000008018 melting Effects 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 229910052715 tantalum Inorganic materials 0.000 claims description 14
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 12
- 229910002058 ternary alloy Inorganic materials 0.000 claims description 10
- 239000003870 refractory metal Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 239000010955 niobium Substances 0.000 claims description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 13
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 8
- 229910021344 molybdenum silicide Inorganic materials 0.000 abstract description 6
- RSNKHMHUYALIHE-UHFFFAOYSA-N [Mo].[Si].[Ti] Chemical compound [Mo].[Si].[Ti] RSNKHMHUYALIHE-UHFFFAOYSA-N 0.000 abstract description 5
- 229910045601 alloy Inorganic materials 0.000 abstract description 5
- 239000000956 alloy Substances 0.000 abstract description 5
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 abstract description 5
- 238000011282 treatment Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 27
- 238000005530 etching Methods 0.000 description 23
- 239000012535 impurity Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 241001465754 Metazoa Species 0.000 description 1
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は高融点金属電極・配線膜を用いた半導体装置
、特に、超大規模集積回路装置における金属配線および
電極の構造に関する。
、特に、超大規模集積回路装置における金属配線および
電極の構造に関する。
[従来の技vIi]
第3八図ないし第3E図は、従来の高融点金属電極・配
線膜を用いた半導体装置の主要製造工程を示す断面図で
ある。以下、第3八図ないし第3E図を参照して従来の
半導体装置の製造方法について説明する。
線膜を用いた半導体装置の主要製造工程を示す断面図で
ある。以下、第3八図ないし第3E図を参照して従来の
半導体装置の製造方法について説明する。
第3A図において、シリコン半導体基板1の主面上に素
子分離領域となる厚い酸化1112a、2bが熱酸化法
等を用いて選択的に形成される。次に、薄いゲート酸化
II3が熱酸化法により形成され、その後、MO8I−
ランジスタのしきい値電圧制御用のボロン、燐、砒素等
の不純物4がゲート酸化113を介してイオン注入され
る。
子分離領域となる厚い酸化1112a、2bが熱酸化法
等を用いて選択的に形成される。次に、薄いゲート酸化
II3が熱酸化法により形成され、その後、MO8I−
ランジスタのしきい値電圧制御用のボロン、燐、砒素等
の不純物4がゲート酸化113を介してイオン注入され
る。
i@3B図について説明する。酸化膜2a、2bおよび
3上にCVD法等により多結晶シリコン膜5が形成され
、さらにその上にチタンシリサイドまたはタンタルシリ
サイド族である高融点金属シリサイド膜6がスパッタリ
ング法、真空Nll法。
3上にCVD法等により多結晶シリコン膜5が形成され
、さらにその上にチタンシリサイドまたはタンタルシリ
サイド族である高融点金属シリサイド膜6がスパッタリ
ング法、真空Nll法。
CVD法等を用いて形成される。最後に多結晶シリコン
5および金属シリサイド1116のパターン加工を行な
うために予め定められた位置にレジスト8が写真製版法
を用いて選択的に配置される。
5および金属シリサイド1116のパターン加工を行な
うために予め定められた位置にレジスト8が写真製版法
を用いて選択的に配置される。
第3C図について説明する。多結晶シリコン5および高
融点金属シリサイド膜6はレジスト8をマスクとしてエ
ツチングされて、予め定められた領域にのみ残される。
融点金属シリサイド膜6はレジスト8をマスクとしてエ
ツチングされて、予め定められた領域にのみ残される。
次に、MOSトランジスタのソース・ドレイン層となる
不純物拡散119a 。
不純物拡散119a 。
9bへ不純物をイオン注入法、熱拡散法等により注入し
てソース・ドレイン層を形成する。
てソース・ドレイン層を形成する。
第3D図について説明する。レジスト8を除去した後、
電極配線間の電気的絶縁のためにシリコン酸化11!1
0a、10b、10CがCVO法、スパッタリング法等
を用いて形成される。最後に、電極配線を形成するため
のコンタクト孔11a。
電極配線間の電気的絶縁のためにシリコン酸化11!1
0a、10b、10CがCVO法、スパッタリング法等
を用いて形成される。最後に、電極配線を形成するため
のコンタクト孔11a。
11bが予め定められた領域に写真製版およびエツチン
グ法を用いて形成される。次にコンタクト抵抗低減など
を目的として、コンタクト孔11a。
グ法を用いて形成される。次にコンタクト抵抗低減など
を目的として、コンタクト孔11a。
11bを介して自己整合的に燐等の不純物を熱拡散法、
イオン注入法などを等を用いて導入する。
イオン注入法などを等を用いて導入する。
第3E図について説明する。電極配線となるアルミニウ
ム合金1112a、12bを、スパッタリング法、真空
蒸着法、CVO法等を用いて露出する全表面上にわたっ
て形成した後、写真側1エツチング法を用いて予め定め
られた領域にのみアルミニウム合金膜12a、12bを
残して電極配線を形成する。
ム合金1112a、12bを、スパッタリング法、真空
蒸着法、CVO法等を用いて露出する全表面上にわたっ
て形成した後、写真側1エツチング法を用いて予め定め
られた領域にのみアルミニウム合金膜12a、12bを
残して電極配線を形成する。
以上のようにして、従来の高融点金属電極・配線膜を有
する半導体装置は製造されていた。
する半導体装置は製造されていた。
[発明が解決しようとする問題点]
集積回路装置の高密度、高集積化が進むに従って、素子
の配線抵抗に起因する信号のRC遅延(R:抵抗、C:
寄生容量)が原因となり、素子の動作速度の低下を生じ
るという問題点が発生してきた。そこで、この問題を解
決するため、ゲート電極・配線材料として、従来がら広
く用いられてきた多結晶シリコンに変わり、固有抵抗が
低い高融点金属シリサイド(高融点金属とシリコンとの
合金)を使用する動きが盛んになっている。高融点金属
シリサイドの中でもモリブデンまたはタングステンのシ
リサイドはフッ酸に対し耐蝕性がある点において優れて
いるが、一方、高融点金属シリサイドの中では比較的そ
の固有抵抗が高いという欠点がある。そこで、より抵抗
の低いチタンまたはタンタルのシリサイドを用いて電極
・配線膜の抵抗低減を実現しようとする動きがある。し
かし、LSI(大規模集積回路装置)のウェハプロセス
工程中には、様々な化学処理工程があり、il極・配S
躾は特にフッ酸系薬品に対する耐蝕性が優れていること
が重要である。たとえば、第3E図に示される工程にお
いて、アルミニウム合金1112a、12bを形成する
前に、フッ酸系薬品を用いて軽いエツチングを行なう工
程がある。この軽いエツチングは、不純物層9a 、9
b表面に形成される自然酸化膜および燐等の不純物を熱
拡散した場合等に形成される薄いシリコンガラス膜(た
とえば燐ガラス)を完全に除去して、アルミニウム合金
11128,12bと不純物層9bおよびゲート電極配
線膜〈多結晶ポリシリコン5と高融点金属シリサイド6
とによる膜)とのコンタクトを確実に形成して、コンタ
クト抵抗を低減化することを目的として行なわれる。し
かし、このとき下地のゲート電極配線膜がエツチングさ
れないように注意する必要がある。なぜなら、コンタク
ト抵抗は、高融点金属シリサイド6とアルミニウム合金
112aの接触抵抗とコンタクト孔における金属シリサ
イド層6における電RW1度の増大に伴う抵抗増加とが
その成分となる。したがって、エツチング工程において
、コンタクト孔における金属シリサイド層6の膜厚が薄
くなると、厚い場合に比べ金属シリサイド層6における
電流密度が非常に上昇し、結果的に、電流が流れに(く
なりコンタクト抵抗の増加が現われる。
の配線抵抗に起因する信号のRC遅延(R:抵抗、C:
寄生容量)が原因となり、素子の動作速度の低下を生じ
るという問題点が発生してきた。そこで、この問題を解
決するため、ゲート電極・配線材料として、従来がら広
く用いられてきた多結晶シリコンに変わり、固有抵抗が
低い高融点金属シリサイド(高融点金属とシリコンとの
合金)を使用する動きが盛んになっている。高融点金属
シリサイドの中でもモリブデンまたはタングステンのシ
リサイドはフッ酸に対し耐蝕性がある点において優れて
いるが、一方、高融点金属シリサイドの中では比較的そ
の固有抵抗が高いという欠点がある。そこで、より抵抗
の低いチタンまたはタンタルのシリサイドを用いて電極
・配線膜の抵抗低減を実現しようとする動きがある。し
かし、LSI(大規模集積回路装置)のウェハプロセス
工程中には、様々な化学処理工程があり、il極・配S
躾は特にフッ酸系薬品に対する耐蝕性が優れていること
が重要である。たとえば、第3E図に示される工程にお
いて、アルミニウム合金1112a、12bを形成する
前に、フッ酸系薬品を用いて軽いエツチングを行なう工
程がある。この軽いエツチングは、不純物層9a 、9
b表面に形成される自然酸化膜および燐等の不純物を熱
拡散した場合等に形成される薄いシリコンガラス膜(た
とえば燐ガラス)を完全に除去して、アルミニウム合金
11128,12bと不純物層9bおよびゲート電極配
線膜〈多結晶ポリシリコン5と高融点金属シリサイド6
とによる膜)とのコンタクトを確実に形成して、コンタ
クト抵抗を低減化することを目的として行なわれる。し
かし、このとき下地のゲート電極配線膜がエツチングさ
れないように注意する必要がある。なぜなら、コンタク
ト抵抗は、高融点金属シリサイド6とアルミニウム合金
112aの接触抵抗とコンタクト孔における金属シリサ
イド層6における電RW1度の増大に伴う抵抗増加とが
その成分となる。したがって、エツチング工程において
、コンタクト孔における金属シリサイド層6の膜厚が薄
くなると、厚い場合に比べ金属シリサイド層6における
電流密度が非常に上昇し、結果的に、電流が流れに(く
なりコンタクト抵抗の増加が現われる。
第4A図および第4B図はゲート電極配ml躾における
軽いエツチング工程を示す図である。以下、第4A図お
よび第48図について説明する。
軽いエツチング工程を示す図である。以下、第4A図お
よび第48図について説明する。
第4A図において、高融点金属シリサイド116上に形
成されるシリコン酸化膜(シリコンガラスおよび自然酸
化膜)13をフッ酸系の薬品を用いてエツチング除去す
る。酸化膜13の下地であるチタンシリサイドまたはタ
ンタルシリサイドで構成される高融点金属シリサイド!
116はフッ酸系の薬品に対する耐蝕性は劣る。
成されるシリコン酸化膜(シリコンガラスおよび自然酸
化膜)13をフッ酸系の薬品を用いてエツチング除去す
る。酸化膜13の下地であるチタンシリサイドまたはタ
ンタルシリサイドで構成される高融点金属シリサイド!
116はフッ酸系の薬品に対する耐蝕性は劣る。
第4B図において、フッ酸系薬品の酸化膜13とチタン
シリサイド膜またはタンタルシリサイド膜とに対する選
択性が十分でないので、下地のチタンシリサイドまたは
タンタルシリサイドで構成される高融点金属シリサイド
膜6も必要以上にエツチングされる。この結果、金属シ
リサイド1116の膜厚が薄くなって、膜のシー1−抵
抗、コンタクト抵抗が上屏するというような問題点があ
る。
シリサイド膜またはタンタルシリサイド膜とに対する選
択性が十分でないので、下地のチタンシリサイドまたは
タンタルシリサイドで構成される高融点金属シリサイド
膜6も必要以上にエツチングされる。この結果、金属シ
リサイド1116の膜厚が薄くなって、膜のシー1−抵
抗、コンタクト抵抗が上屏するというような問題点があ
る。
一方、モリブデンシリサイド、タングステンシリサイド
はフッ酸系薬品に対する耐蝕性は優れているが、Tl5
iz、Ta5l□の比抵抗値がそれぞれ15μΩce、
30μΩCIlであるのに対し、WS i 2 、 M
o S i 2 (1)比抵抗fliがソtLソtL7
0μΩC雪、100μΩC1というふうに、その比抵抗
値がチタンシリサイド、タンタルシリサイドに比べ高い
という欠点がある。
はフッ酸系薬品に対する耐蝕性は優れているが、Tl5
iz、Ta5l□の比抵抗値がそれぞれ15μΩce、
30μΩCIlであるのに対し、WS i 2 、 M
o S i 2 (1)比抵抗fliがソtLソtL7
0μΩC雪、100μΩC1というふうに、その比抵抗
値がチタンシリサイド、タンタルシリサイドに比べ高い
という欠点がある。
それゆえ、この発明の目的は、フッ酸系の薬品に対する
耐蝕性に優れ、かつ低抵抗な金属配線・電極を有する半
導体装置を提供することである。
耐蝕性に優れ、かつ低抵抗な金属配線・電極を有する半
導体装置を提供することである。
[tIR題点照点決するための手段]
この発明においては、チタンシリサイドまたはタンタル
シリサイドで構成される高融点金属シリサイド膜上にチ
タン−高融点金属−シリコンまたはタンタル−高融点金
属−シリコンの3元系合金製を形成した多層構造の金属
膜配線・電極を形成する。
シリサイドで構成される高融点金属シリサイド膜上にチ
タン−高融点金属−シリコンまたはタンタル−高融点金
属−シリコンの3元系合金製を形成した多層構造の金属
膜配線・電極を形成する。
特定的には、高融点金属はモリブデン、タングステン、
ニオブ、バナジウム、タンタルのいずれかである。
ニオブ、バナジウム、タンタルのいずれかである。
[作用]
上述の構造の金属膜配線・電極においては、下層のチタ
ンシリサイドまたはタンタルシリサイド族が低抵抗化に
寄与し、一方上層のチタン−高融点金属−シリサイドま
たはタンタル−高融点金属−シリサイドの3元系合金膜
がフッ酸系の薬品による腐蝕から下層のチタンシリサイ
ドまたはタンタルシリサイド膜を保護する。
ンシリサイドまたはタンタルシリサイド族が低抵抗化に
寄与し、一方上層のチタン−高融点金属−シリサイドま
たはタンタル−高融点金属−シリサイドの3元系合金膜
がフッ酸系の薬品による腐蝕から下層のチタンシリサイ
ドまたはタンタルシリサイド膜を保護する。
[発明の実施例]
以下、この発明を、MOSトランジスタのゲート電極配
41!膜に適用した場合について説明する。
41!膜に適用した場合について説明する。
第1八図ないし第1E図はこの発明の一実施例である半
導体装置の主要製造工程における断面図である。以下、
第1八図ないし第1E図を参照して説明する。
導体装置の主要製造工程における断面図である。以下、
第1八図ないし第1E図を参照して説明する。
第1A図においては、従来と同様、シリコン半導体基板
1上に選択的に形成されるべき素子分離用の厚い酸化1
12a 、2bと、シリコン基板1表面上に熱酸化法を
用いて形成される薄いゲート酸化lll3と、MOSト
ランジスタのしきい値電圧を決定するためにイオン注入
法を用いて導入されるポロン、*または砒素等の不純物
層4とが形成される。
1上に選択的に形成されるべき素子分離用の厚い酸化1
12a 、2bと、シリコン基板1表面上に熱酸化法を
用いて形成される薄いゲート酸化lll3と、MOSト
ランジスタのしきい値電圧を決定するためにイオン注入
法を用いて導入されるポロン、*または砒素等の不純物
層4とが形成される。
第1B図において説明する。lIt膜2a、2b。
3上に多結晶シリコンM5がCVD法等を用いて形成さ
れる。この多結晶シリコン躾5上にチタンシリサイド膜
6がスパッタリング法、真空蒸着法。
れる。この多結晶シリコン躾5上にチタンシリサイド膜
6がスパッタリング法、真空蒸着法。
CVD法等を用いて形成される。次にこの発明の特徴と
して、チタン−モリブデン−シリコン3元系合金膜7が
スパッタリング法、真空蒸着法、CVD法等を用いて形
成される。最後に、電極配線のバターニングを行なうた
め、写真製版法を用いてエツチングマスクとなるレジス
ト8が予め定められた領域に形成される。
して、チタン−モリブデン−シリコン3元系合金膜7が
スパッタリング法、真空蒸着法、CVD法等を用いて形
成される。最後に、電極配線のバターニングを行なうた
め、写真製版法を用いてエツチングマスクとなるレジス
ト8が予め定められた領域に形成される。
第1C図につい説明する。レジスト8をエツチングマス
クとして、チタン−モリブデン−シリコン(Ti x
Mo Y St z ) 7.チタンシリサイド(TI
SiX)6、多結晶シリコン膜5の順でエツチングを行
なう。次に、ソース・ドレイン層を形成するために、砒
素、燐、ボロン等の不純物をイオン注入法用いて基板1
表面に注入し、不純物拡散層9a 、9bを形成する。
クとして、チタン−モリブデン−シリコン(Ti x
Mo Y St z ) 7.チタンシリサイド(TI
SiX)6、多結晶シリコン膜5の順でエツチングを行
なう。次に、ソース・ドレイン層を形成するために、砒
素、燐、ボロン等の不純物をイオン注入法用いて基板1
表面に注入し、不純物拡散層9a 、9bを形成する。
この後、レジスト8を除去し、場合によっては、不純物
導入等による欠陥を除去するために600〜1200℃
程度の濃度で熱処理を行なう。
導入等による欠陥を除去するために600〜1200℃
程度の濃度で熱処理を行なう。
第1D図について説明する。II、ボロン、砒素等の不
純物を場合によっては含んだシリコン酸化膜10a、1
0b、10cがCVD法、スパッタリング法2w1布法
等を用いて全表面に形成される。
純物を場合によっては含んだシリコン酸化膜10a、1
0b、10cがCVD法、スパッタリング法2w1布法
等を用いて全表面に形成される。
次に、電極配線形成のために、写真製版・エツチング法
を用いて、予め定められた領域にコンタクト孔11a、
11bが形成される。ここで、不純物拡散FJQa上に
もコンタクト孔が形成されるが、図面の簡略化のために
省略されている。その後、コンタクト孔11a、11b
を介して自己整合的に燐等の不純物を熱拡散法、イオン
注入法等を用いて基板1と、チタン−モリブデン−シリ
コン膜7、チタンシリサイド膜6および多結晶シリコン
5からなるゲート電極配線へ注入・拡散して、コンタク
ト抵抗の低減化を図る。
を用いて、予め定められた領域にコンタクト孔11a、
11bが形成される。ここで、不純物拡散FJQa上に
もコンタクト孔が形成されるが、図面の簡略化のために
省略されている。その後、コンタクト孔11a、11b
を介して自己整合的に燐等の不純物を熱拡散法、イオン
注入法等を用いて基板1と、チタン−モリブデン−シリ
コン膜7、チタンシリサイド膜6および多結晶シリコン
5からなるゲート電極配線へ注入・拡散して、コンタク
ト抵抗の低減化を図る。
第1ε図において、アルミニウム合金11112a 。
12tlをスパッタリング法、真空蒸着法、CVD法等
を用いて形成した後、写真製版・エツチング法を用いて
アルミニウム合金膜12a、12bのバターニングを行
なう。
を用いて形成した後、写真製版・エツチング法を用いて
アルミニウム合金膜12a、12bのバターニングを行
なう。
ゲート電極配線のバターニングが終わった後(第1C図
)、アルミニウム合金11112a、12bを形成する
まで(第1D図)の間に何回かの化学薬品を用いた処理
および熱処理が行なわれる。
)、アルミニウム合金11112a、12bを形成する
まで(第1D図)の間に何回かの化学薬品を用いた処理
および熱処理が行なわれる。
チタンシリサイド族6にとって最も厳しいのは、コンタ
クト孔11a、11bを介して自己整合的に燐等の不純
物を基板1およびゲート電極配線表面に注入・拡散し、
コンタクト孔1ib下に確実に拡散層が形成されるよう
にし、その優、コンタクト孔11a、111)の底面付
近に形成された酸化膜を除去し、オーミックコンタクト
を形成するためにフッ酸系の薬品を用いて化学処理を行
なう工程である。このとき、従来の装獣においては、チ
タンシリサイドllll6の表面が露出した時点でエツ
チングが止まらず、チタンシリサイド族6までもがエツ
チングされてしまっていた。しかし、この発明において
は、チタンシリサイド膜6上にチタンシリサイドとモリ
ブデンシリサイドとの両者の利点、すなわち、前者の低
抵抗および優者のフッ酸に対する耐蝕性を兼ね備えたT
i x MOY 5VzWA6を形成しているので、チ
タンシリサイド膜6がエツチングされることはない。し
かしながら、この効果を高めるには、その組成比(X、
Y。
クト孔11a、11bを介して自己整合的に燐等の不純
物を基板1およびゲート電極配線表面に注入・拡散し、
コンタクト孔1ib下に確実に拡散層が形成されるよう
にし、その優、コンタクト孔11a、111)の底面付
近に形成された酸化膜を除去し、オーミックコンタクト
を形成するためにフッ酸系の薬品を用いて化学処理を行
なう工程である。このとき、従来の装獣においては、チ
タンシリサイドllll6の表面が露出した時点でエツ
チングが止まらず、チタンシリサイド族6までもがエツ
チングされてしまっていた。しかし、この発明において
は、チタンシリサイド膜6上にチタンシリサイドとモリ
ブデンシリサイドとの両者の利点、すなわち、前者の低
抵抗および優者のフッ酸に対する耐蝕性を兼ね備えたT
i x MOY 5VzWA6を形成しているので、チ
タンシリサイド膜6がエツチングされることはない。し
かしながら、この効果を高めるには、その組成比(X、
Y。
2)を適当に制御しなければならない。すなわち、Ti
xMOySizllの表面付近は、フッ酸に対する耐蝕
性を持たせるため、O<X/Y<1程度とし、チタンシ
リサイド族5との界面近傍は1〈X/Y<Goとするこ
とによりTi x MOy SV z裏全体として高耐
蝕性低抵抗を実現することができる。
xMOySizllの表面付近は、フッ酸に対する耐蝕
性を持たせるため、O<X/Y<1程度とし、チタンシ
リサイド族5との界面近傍は1〈X/Y<Goとするこ
とによりTi x MOy SV z裏全体として高耐
蝕性低抵抗を実現することができる。
一例として、Ti3i2を1700A形成し、その上に
Tl x MOY Si z膜を1000A形成する。
Tl x MOY Si z膜を1000A形成する。
このとき、TlxMOySfz膜の表面付近の組成をT
io、+MOo、5Si2とし、T13i 2躾との界
面付近の組成をTfo、5M0o、+sl□とする。深
さ方向の組成はTi X MOySi□ (X+Y−1
)とし、XとYがともにほぼ深さ方向に対し一次的に変
化するように形成する。また、比較として、Tl5iz
llを同様の製造方法を用いて270OA形成する。3
元系合金膜を用いた多層膜とチタンシリサイド単一膜を
窒素雰囲気中で950℃、60分間熱処理を行なった後
、それらのシート抵抗を測定した。このとき、270O
AのTi5iz単一層の抵抗が0゜4〜035Ω/口で
あるのに対し、2層膜の抵抗は0.5〜0.60/口で
あり、その抵抗値はほぼ等しい。
io、+MOo、5Si2とし、T13i 2躾との界
面付近の組成をTfo、5M0o、+sl□とする。深
さ方向の組成はTi X MOySi□ (X+Y−1
)とし、XとYがともにほぼ深さ方向に対し一次的に変
化するように形成する。また、比較として、Tl5iz
llを同様の製造方法を用いて270OA形成する。3
元系合金膜を用いた多層膜とチタンシリサイド単一膜を
窒素雰囲気中で950℃、60分間熱処理を行なった後
、それらのシート抵抗を測定した。このとき、270O
AのTi5iz単一層の抵抗が0゜4〜035Ω/口で
あるのに対し、2層膜の抵抗は0.5〜0.60/口で
あり、その抵抗値はほぼ等しい。
また、この2層I!(トータル膜厚2700A)と、同
じ膜厚のTi3i□躾のそれぞれの希釈フッ酸(HF:
H20−1:50)に対するエツチング時間を測定した
。2層膜の場合、Ti5iz単一層と比べて、その裏全
体がエツチングされるのに要する時間が約3倍程度必要
であり、本発明による2層膜はフッ酸に対する耐蝕性が
従来の単一膜より優れている。
じ膜厚のTi3i□躾のそれぞれの希釈フッ酸(HF:
H20−1:50)に対するエツチング時間を測定した
。2層膜の場合、Ti5iz単一層と比べて、その裏全
体がエツチングされるのに要する時間が約3倍程度必要
であり、本発明による2層膜はフッ酸に対する耐蝕性が
従来の単一膜より優れている。
また、この21!膜とチタンシリサイド単一層膜とをN
H,F:HF−50:1のバッファ液を用いてエツチン
グした場合のエツチング時間とそのシート抵抗比とを比
較した図を第2図に示す。第2図において、横軸はエツ
チング時間であり、縦軸はエツチング前のシート抵抗と
エツチング後の抵抗との比を示す。また、実線は単一膜
のシート抵抗比を、破線は2層膜のシート抵抗比をそれ
ぞれ示す。第2図から見られるように、この発明による
3元系合金躾を用いた2層膜は、チタンシリサイド単一
膜に比べてエツチング速度が極めて小さく、躾のエツチ
ングによる抵抗の上昇はなかなか生じない。
H,F:HF−50:1のバッファ液を用いてエツチン
グした場合のエツチング時間とそのシート抵抗比とを比
較した図を第2図に示す。第2図において、横軸はエツ
チング時間であり、縦軸はエツチング前のシート抵抗と
エツチング後の抵抗との比を示す。また、実線は単一膜
のシート抵抗比を、破線は2層膜のシート抵抗比をそれ
ぞれ示す。第2図から見られるように、この発明による
3元系合金躾を用いた2層膜は、チタンシリサイド単一
膜に比べてエツチング速度が極めて小さく、躾のエツチ
ングによる抵抗の上昇はなかなか生じない。
なお上記実施例においては、高融点金属シリサイドとし
てチタンシリサイドを用い、3元系台金膜としてチタン
−モリブデン−シリコン3元系合金膜を用いているが、
この発明は、これに限定されず、チタンをタンタルに変
えた場合、またモリブデンをタングステン、ニオブ、バ
ナジウム、タンタル等の遷移金属と置き換えても同様の
効果が得られる。
てチタンシリサイドを用い、3元系台金膜としてチタン
−モリブデン−シリコン3元系合金膜を用いているが、
この発明は、これに限定されず、チタンをタンタルに変
えた場合、またモリブデンをタングステン、ニオブ、バ
ナジウム、タンタル等の遷移金属と置き換えても同様の
効果が得られる。
また上記実111Hにおいて、MOSトランジスタのゲ
ート電極配線について説明しているが、他の多層配線膜
に用いても同様の効果を得ることができる。
ート電極配線について説明しているが、他の多層配線膜
に用いても同様の効果を得ることができる。
[発明の効果]
以上のように、この発明によれば、低抵抗な金属シリサ
イド謹上にフッ酸系薬品に対する耐蝕性があり、かつモ
リブデンシリサイド等に比べて低抵抗な3元系の合金膜
を形成している。したがって、低抵抗でかつフッ酸系薬
品に対する耐蝕性の優れた金属起重11!極を備えた半
導体装置を得ることができる。
イド謹上にフッ酸系薬品に対する耐蝕性があり、かつモ
リブデンシリサイド等に比べて低抵抗な3元系の合金膜
を形成している。したがって、低抵抗でかつフッ酸系薬
品に対する耐蝕性の優れた金属起重11!極を備えた半
導体装置を得ることができる。
第1八図ないし第1E図はこの発明の一実施例である半
導体装置の主要製造工程における断面図である。第2図
はこの発明の一実應例である3元系合金躾を形成した多
層膜とチタンシリサイド単一層膜とのフッ酸系薬品に対
するエツチング時間とシート抵抗比との関係を示す図で
ある。第3八図ないし第3E図は従来の半導体装置の主
要製造工程における断面図である。第4A図および第4
B図は従来の半導体装置におけるフッ酸系薬品を用いた
エツチング工程におけるゲート電極配l1aIIIの拡
大断面図である。 図において、5は多結晶シリコン躾、6は高融点金属シ
リサイド膜、7はフッ酸系薬品に対し耐蝕性のある低抵
抗な3元系合金躾である。 なお、回申、同一符号は同一または相当部を示す。 代 理 人 大 岩 増 雄夷1A
l¥’ +: 、7.+z、itLも1D
図 第2図 第3E図 第4A図 菊4B図 手続補正書(自発)゛ 1召和 6% 9月 98 1、事件の表示 特願昭60−47031号2、発
明の名称 高融点金属電極・配線膜を用いた半導体装置3、補正を
する者 5、補正の対象 明細書の発明の詳細な説明の欄2図面の第1D図および
第1E図 6、補正の内容 (1) 明細書第6頁第15行ないし第16行の[シリ
コンガラスIII(たとえば燐ガラス)」を[I!化膿
(シリコン酸化膜、リンガラスなど)」に訂正する。 (2) 明細書第7頁第12行の「現われる。」を下記
のとおり訂正する。 記 現われる。まして低抵抗な金属シリサイド層が完全に除
去され、下地のシリコン層が露出している場合には、コ
ンタクト抵抗の上昇は著しい。 (3) 明細書第7頁第17行ないし第18行の「シリ
コン酸化膜(シリコンガラスおよび自然酸化11)Jを
「酸化膜(シリコン酸化膜、リンガラスなど」に訂正す
る。 (4) 明細書第8頁第9行の「膜厚が薄くなって、」
を[lI厚が薄くなるか、ひいては下、地シリコン層が
露出することにより、Jに訂正する。 (5) 明1111第11頁第12行の「イオン注入法
用いて」を「イオン注入法などを用いて」に訂正する。 (6) 図面の第1D図を別紙のとおり訂正する。 (7) 図面の第1E図を別紙のとおり訂正する。 以上 心1D図 婚LE図
導体装置の主要製造工程における断面図である。第2図
はこの発明の一実應例である3元系合金躾を形成した多
層膜とチタンシリサイド単一層膜とのフッ酸系薬品に対
するエツチング時間とシート抵抗比との関係を示す図で
ある。第3八図ないし第3E図は従来の半導体装置の主
要製造工程における断面図である。第4A図および第4
B図は従来の半導体装置におけるフッ酸系薬品を用いた
エツチング工程におけるゲート電極配l1aIIIの拡
大断面図である。 図において、5は多結晶シリコン躾、6は高融点金属シ
リサイド膜、7はフッ酸系薬品に対し耐蝕性のある低抵
抗な3元系合金躾である。 なお、回申、同一符号は同一または相当部を示す。 代 理 人 大 岩 増 雄夷1A
l¥’ +: 、7.+z、itLも1D
図 第2図 第3E図 第4A図 菊4B図 手続補正書(自発)゛ 1召和 6% 9月 98 1、事件の表示 特願昭60−47031号2、発
明の名称 高融点金属電極・配線膜を用いた半導体装置3、補正を
する者 5、補正の対象 明細書の発明の詳細な説明の欄2図面の第1D図および
第1E図 6、補正の内容 (1) 明細書第6頁第15行ないし第16行の[シリ
コンガラスIII(たとえば燐ガラス)」を[I!化膿
(シリコン酸化膜、リンガラスなど)」に訂正する。 (2) 明細書第7頁第12行の「現われる。」を下記
のとおり訂正する。 記 現われる。まして低抵抗な金属シリサイド層が完全に除
去され、下地のシリコン層が露出している場合には、コ
ンタクト抵抗の上昇は著しい。 (3) 明細書第7頁第17行ないし第18行の「シリ
コン酸化膜(シリコンガラスおよび自然酸化11)Jを
「酸化膜(シリコン酸化膜、リンガラスなど」に訂正す
る。 (4) 明細書第8頁第9行の「膜厚が薄くなって、」
を[lI厚が薄くなるか、ひいては下、地シリコン層が
露出することにより、Jに訂正する。 (5) 明1111第11頁第12行の「イオン注入法
用いて」を「イオン注入法などを用いて」に訂正する。 (6) 図面の第1D図を別紙のとおり訂正する。 (7) 図面の第1E図を別紙のとおり訂正する。 以上 心1D図 婚LE図
Claims (6)
- (1)半導体基板上に形成される多層構造の高融点金属
電極・配線膜を用いた半導体装置であって、 前記高融点金属・配線膜は少なくとも第1の導電層と前
記第1導電層上に形成される第2導電層とを備え、 前記第1導電層は低抵抗の金属シリサイドから形成され
、 前記第2導電層はフッ酸系薬品に対し耐蝕性があり、か
つ高融点・低抵抗の3元系合金を用いて形成される、高
融点電極・配線膜を用いた半導体装置。 - (2)前記低抵抗金属シリサイドはチタンシリサイドで
ある、特許請求の範囲第1項記載の高融点金属電極・配
線膜を用いた半導体装置。 - (3)前記低抵抗金属シリサイドはタンタルシリサイド
である、特許請求の範囲第1項記載の高融点金属電極・
配線膜を用いた半導体装置。 - (4)前記3元系合金は、チタン−高融点金属−シリコ
ンである、特許請求の範囲第1項ないし第3項のいずれ
かに記載の高融点金属電極・配線膜を用いた半導体装置
。 - (5)前記3元系合金は、タンタル−高融点金属−シリ
コンである、特許請求の範囲第1項ないし第3項のいず
れかに記載の高融点金属電極・配線膜を用いた半導体装
置。 - (6)前記高融点金属は、モリブデン、タングステン、
ニオブ、バナジウムおよびタンタルのいずれかである、
特許請求の範囲第4項または第5項記載の高融点金属電
極・配線膜を用いた半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60047031A JPS61206243A (ja) | 1985-03-08 | 1985-03-08 | 高融点金属電極・配線膜を用いた半導体装置 |
US06/830,129 US4707723A (en) | 1985-03-08 | 1986-02-18 | Semiconductor device using a refractory metal as an electrode and interconnection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60047031A JPS61206243A (ja) | 1985-03-08 | 1985-03-08 | 高融点金属電極・配線膜を用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61206243A true JPS61206243A (ja) | 1986-09-12 |
Family
ID=12763811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60047031A Pending JPS61206243A (ja) | 1985-03-08 | 1985-03-08 | 高融点金属電極・配線膜を用いた半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4707723A (ja) |
JP (1) | JPS61206243A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63296242A (ja) * | 1987-05-27 | 1988-12-02 | Nec Corp | 半導体装置の製造方法 |
JPS6459954A (en) * | 1987-08-31 | 1989-03-07 | Nec Corp | Semiconductor integrated circuit |
WO2022034826A1 (ja) * | 2020-08-13 | 2022-02-17 | 東京エレクトロン株式会社 | 半導体装置の電極部及びその製造方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5170244A (en) * | 1986-03-06 | 1992-12-08 | Kabushiki Kaisha Toshiba | Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device |
DE3689843T2 (de) * | 1986-03-06 | 1994-09-01 | Toshiba Kawasaki Kk | Steuerschaltung einer Flüssigkristallanzeige. |
JPH0654795B2 (ja) * | 1986-04-07 | 1994-07-20 | 三菱電機株式会社 | 半導体集積回路装置及びその製造方法 |
JPH065752B2 (ja) * | 1986-06-25 | 1994-01-19 | 株式会社東芝 | 電界効果トランジスタ |
US5436496A (en) * | 1986-08-29 | 1995-07-25 | National Semiconductor Corporation | Vertical fuse device |
CN1017110B (zh) * | 1987-08-13 | 1992-06-17 | 株式会社半导体能源研究所 | 一种超导器件 |
EP0704883A3 (en) * | 1988-02-11 | 1997-07-09 | Sgs Thomson Microelectronics | Refractory metal silicide cap, to protect multi-layer polycide structures |
JPH01321656A (ja) * | 1988-06-23 | 1989-12-27 | Fujitsu Ltd | 半導体装置 |
US5060029A (en) * | 1989-02-28 | 1991-10-22 | Small Power Communication Systems Research Laboratories Co., Ltd. | Step cut type insulated gate SIT having low-resistance electrode and method of manufacturing the same |
EP0400877A3 (en) * | 1989-05-31 | 1991-10-23 | AT&T Corp. | Contact metallization of semiconductor integrated circuit devices |
JP2695014B2 (ja) * | 1989-09-06 | 1997-12-24 | 株式会社東芝 | Mos型半導体装置 |
US5264728A (en) * | 1989-11-30 | 1993-11-23 | Kabushiki Kaisha Toshiba | Line material, electronic device using the line material and liquid crystal display |
US5828131A (en) * | 1993-10-29 | 1998-10-27 | International Business Machines Corporation | Low temperature formation of low resistivity titanium silicide |
KR0161379B1 (ko) * | 1994-12-23 | 1999-02-01 | 윤종용 | 반도체 소자의 다층배선 및 그 제조방법 |
US6576069B1 (en) | 1998-05-22 | 2003-06-10 | Cabot Corporation | Tantalum-silicon alloys and products containing the same and processes of making the same |
US8277274B2 (en) * | 2002-11-07 | 2012-10-02 | Advanced Lighting Technologies, Inc. | Apparatus and methods for use of refractory abhesives in protection of metallic foils and leads |
US7125815B2 (en) * | 2003-07-07 | 2006-10-24 | Micron Technology, Inc. | Methods of forming a phosphorous doped silicon dioxide comprising layer |
US7510966B2 (en) * | 2005-03-07 | 2009-03-31 | Micron Technology, Inc. | Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines |
CN101981648B (zh) * | 2008-04-28 | 2014-07-09 | 现代照明技术有限公司 | 使用难熔防粘剂防护金属箔和引线的设备和方法 |
WO2009155043A1 (en) * | 2008-05-28 | 2009-12-23 | University Of Pittsburgh - Of The Commonwealth System Of Higher Education | Ternary metal transition metal non-oxide nano-particles, methods and applications thereof |
US9171801B2 (en) | 2013-05-09 | 2015-10-27 | Globalfoundries U.S. 2 Llc | E-fuse with hybrid metallization |
US9536830B2 (en) | 2013-05-09 | 2017-01-03 | Globalfoundries Inc. | High performance refractory metal / copper interconnects to eliminate electromigration |
US9305879B2 (en) | 2013-05-09 | 2016-04-05 | Globalfoundries Inc. | E-fuse with hybrid metallization |
US10515969B2 (en) | 2016-11-17 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3855612A (en) * | 1972-01-03 | 1974-12-17 | Signetics Corp | Schottky barrier diode semiconductor structure and method |
JPS57113289A (en) * | 1980-12-30 | 1982-07-14 | Fujitsu Ltd | Semiconductor device and its manufacture |
US4507851A (en) * | 1982-04-30 | 1985-04-02 | Texas Instruments Incorporated | Process for forming an electrical interconnection system on a semiconductor |
-
1985
- 1985-03-08 JP JP60047031A patent/JPS61206243A/ja active Pending
-
1986
- 1986-02-18 US US06/830,129 patent/US4707723A/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63296242A (ja) * | 1987-05-27 | 1988-12-02 | Nec Corp | 半導体装置の製造方法 |
JPS6459954A (en) * | 1987-08-31 | 1989-03-07 | Nec Corp | Semiconductor integrated circuit |
WO2022034826A1 (ja) * | 2020-08-13 | 2022-02-17 | 東京エレクトロン株式会社 | 半導体装置の電極部及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US4707723A (en) | 1987-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61206243A (ja) | 高融点金属電極・配線膜を用いた半導体装置 | |
US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
KR900008277B1 (ko) | 전계효과 트랜지스터의 제조방법 | |
JPS61226959A (ja) | 半導体装置およびその製造方法 | |
JPS6213819B2 (ja) | ||
JP2762473B2 (ja) | 半導体装置の製造方法 | |
JPS60193333A (ja) | 半導体装置の製造方法 | |
JP3196241B2 (ja) | 半導体装置の製造方法 | |
JPH0283920A (ja) | 半導体装置の製造方法 | |
JPS59112641A (ja) | 半導体装置及びその製造方法 | |
JPS58202553A (ja) | 半導体装置 | |
JPS63284857A (ja) | 半導体装置及びその製造方法 | |
JPS5856459A (ja) | 半導体装置の製造方法 | |
JPH0564469B2 (ja) | ||
JPS6151941A (ja) | 電極・配線膜の製造方法 | |
JPH0322562A (ja) | 半導体装置の製造方法 | |
JPH0247871A (ja) | 半導体装置の製造方法 | |
JPH02194653A (ja) | Mis形トランジスタ | |
JPH0235773A (ja) | 半導体装置 | |
JPS5843574A (ja) | 電界効果トランジスタ | |
JPS6182479A (ja) | 半導体装置の製造方法 | |
JPS62200747A (ja) | 半導体装置の製造方法 | |
JPS60192371A (ja) | 半導体装置及びその製造方法 | |
JPS603156A (ja) | 半導体装置の製造方法 | |
JPH0247870A (ja) | 半導体装置の製造方法 |