JPS5856459A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法、より詳しくは同一の半
導体基板または層に、順方向電圧（ＶＦ　）の異なる２
種類のショットキ・バリア・ダイオード（８ＢＤ　）を
形成する方法に関する。

８ＢＤは、トランジスタのスイッチング速度の向上のた
めに該トランジスタの例えばペース−コレクタ間のり２
ング用として用いられている。トランジスタ拳トラｙゾ
スタ・ロジック（ＴＴＬ　）の如き論理回路においては
、速度向上の喪め８ＢＤが用いられるが、そのための８
１Ｄはｌ′ｓ類のもので足りる。

とζろで、最近注目されるようになったシ璽ットギ・ト
ランジスタ・ロジ、り（ＳＴＬ）においては、ＳＢＤ　
ｆ）　ＶＦＯ差を論理振幅に利用する。第１図にＳＴＬ
の回路が示されるが、一方の８ＢＤ　１をフラングする
ＳＢＤ　２が図示の如く配置され、ＥＰは回路に低電流
を供給する低電流源、Ｂは入力端でここに信号が加えら
れる。　ＳＲＤ　Ｉと８ＢＤ　２の順方向電圧をｖ、１
およびｖｌ２とすると、図示回路の論理振幅はＶＦＩ−
ＶＦ！で表わされる。従って、論理振幅を大にとるには
順方向電圧の差の大なる８ＢＤを２種類作る必要がある
。

そのためには、一方のＳＢＤをシリコン半導体層と白金
シリサイド（ＰｔＳｉ）との接触により形成してＶ、を
大とし、他方の８８Ｄをシリコン半導体層とチタン・タ
ングステンとの接触により形成してｖｌを小とすること
がなされ、最近は論理振幅が２００（ｍＶ）のものが作
られている。しかし、通常の場合同一基板上に２種類の
８ＢＤを同時に作る工程は複雑である。

他方、半導体装置の製造において開発された半導体基板
上に多結晶シリコン（／リシリコン）の薄膜を形成する
技術について、第２図を参照して簡単に説明する。最近
の集積回路製造技術によると、集積度を高めるため例え
ばエン、り領域は狭く浅く形成される傾向にある。同図
（ａ）の如く、−導電型半導体基板ｌに形成された反対
導電型ベース領域２にはエン、り領域３が形成され、例
えばアルミニウム（ムｌ）の電極４が接続形成されてい
る。

なお５はシリコン酸化膜である。このようにアルミニウ
ム電極４と半導体基板１が直接に接触していると、アル
ミニウム材料からス／ヤイク６が成長する例が多く、工
之、タ領域３が浅いと、スノｆイク６の先端部分が工＜
、夕領域３を突抜けてベース領域２に食入り、エミッタ
ーペース間の短絡を生ずることがある。

かかる問題を解決する目的で、同図（ｂ）に示される如
くエン、り領域３の上に多結晶（Ｉす）シリコンｊ［７
を形成することが提案されている。かかる構成によれは
アルミニウム電極４は４リシリコン膜７と接触するため
、アルミニウム電極４下に発生するス／苧イク６は、ア
ルミニウム電極４と直接接触しているポリシリコン膜７
によって吸収され、エン、り領域３はアルミニウム電極
４の影響を受けることがない、上記した技術紘高密化さ
れた半導体装置に好都合で多用されている。

かかる技術を用い、且つ半導体基板上に白金シリサイド
を用いたＳＢＤとチタン・タングステンを用いたＳＢＤ
を作るには、従来先ず白金シリサイドを用い九ＳＢＤを
作る部分の窓＃ＪＩｌｔ１をなし、白金膜をスパッタリ
ングで形成し、シンタリングをなし、白金を王水で除去
し、次にチタン・タングステンを用いたＳＢＤを作る部
分の窓開きをなし、チタンとタングステンのスパッタリ
ングを順次行なって２種類のＳＢＤを形成する。かかる
製法は、工程数が多く複雑である。

本発明の目的は、半導体装置の集積度の高密化に有益な
一すシリコン膜形成技術を利用しつつ、順方向電圧の異
なる２種類の８ＢＤを同一半導体基板または層上に形成
するにおいて、従来技術における複雑な工程を簡略化す
るにあシ、そのためにベース領域が形成された半導体基
板または層に２種類の異なったＳＢＤを形成する方法に
おいて、前記半導体基板また□は層上に、表面多結晶シ
リコン層が配設されたエン、夕領域形成用窓および絶縁
物の肉薄部をもって構成された第１および第２のＳＢＤ
形成用窓を有する絶縁膜を形成し、次いで前記ぼりシリ
コンを通して前記ペース領域内に不純物を導入してエミ
ッタ領域を形成し、次いで前記絶縁膜上に少なくとも第
１のＳＢＤ形成部を表出し、かつ、第２の８ＢＤ形成部
を覆うマスク層を形成し、次すで前記第１の８ＢＤ形成
部に第１の金属層を被着し、次いで前記マスク層を除去
した後熱処理し前′記第１の金属層と前記半導体基板ま
たは層を合金化し、次いで前記第２のＳＢＤ形成部の絶
縁膜を除去し、次いで、前記第２の８ＢＤ形成部に第２
の金属層を被着する工程を有する半導体装置の製造方法
を提供する。

以下一本発明の方法の実施例を添付図面を参照して説明
する。

第３図には、本発明の方法を実施する工程における半導
体装置の要部が断面で示される。同図（ａ）にはエミッ
タ領域が形成され終った後の当該要部が示される。すな
わち、コレクタ領域を構成するＮ型シリコン基板または
層１１ＫＰ盤ベース領域２０を通常の技術で形成する６
次いで、シリコン基板１１の表面を覆う厚さ４０００　
（１）のシリコン酸化膜（Ｓ量ｏ２）　ｔ　２に対して
、図にＳＲＤ　Ｉ’、　８ＢＤ　ｚ’で示すＳＢＤ形成
部に約５００〔又〕　の膜厚のシリコ／酸化膜１２’、
１２”を残す如く選択工、チングし、更にエミ、り領域
２１形成用の窓開きを行なう。

次いで、全面に１ｏ　ｏ　ｏ　（Ｘ）の膜厚にポリシリ
コンをｊ＃！、積してポリシリコン層１３を形成し、更
に該ポリシリコン層１３上にエミッタ拡散用の燐シリケ
ートプラス層（図示せず）を形成し、５ＢＤＩ’。

ＳＢＤ　２’の燐シリケートガラスを除去した後熱処理
を施して前記燐シリケートガラス層に含まれる燐をポリ
シリコン層１３を通して前記ペース領域２０内に拡散し
てＮ型エミッタ領域２１を形成する。

次に、第３図（１）に示される如く、８ＢＤ　Ｉ’　、
ＢＢＤ２’の部分のポリシリコン層１３を選択的に除去
する。

引続き、全面にレジスト層１４を約１　（ｔｔｍ　）の
膜厚に塗布した後選択的に露光現儂処理を行なって、同
図（ｂ）に示される如＜　、ＳＢＤ　１’　（前述した
如く白金シリサイドを用いた１９ＢＤ形成部分）に開口
を形成する０次いで、該レジスト層１４をマスクとして
酸化Ｍ１２′をエツチング除去し、しかる後厚さｌ　０
００　（１）の白金層１５をスノダ、タリングで被着形
成する。

次いで、リフトオフによってレジスト１１４および該レ
ジスト層１４上の白金を除去する。次いで、加熱処理（
シンタリング）によって白金層１５とシリコン牛導体層
を反応させ、該白金層をシリサイド化し、白金シリサイ
ド層１５′を形成する。かかる構成において、Ｎ型シリ
コン半導体基板または層１１と白金シリサイド層ｌダと
の間にはショトキ・／４リア・ダイオードが形成さｎ１
Ｐ型ベース領域２０と白金シリサイド層１５’との間に
は抵抗性接触（オーオック接触）が形成される。

または、かかる工程に代えて、他に窒化シリコンまたは
二酸化シリコン々どを用いて窓開きし１、白金層をスバ
、タリングで被着形成し、シンタリングを行ない、王水
でシリサイド化していない白金層を除去してもよい。

次いで、再び全面にレジスト層を形成し、５ＢＤ２’の
部分だけを窓開きし、酸化膜１２＃を工、チング除去す
る０次いで、５ＢＤ２’の部分にチタンおよびタングス
テンを厚さ１　ｏ　ｏ　ｏ　（Ｘ）　８度にスノダ、タ
リングにより被着形成し、更にす７トオ７処理を行なっ
て、レジスト層および該レジスト層上のチタン・タング
ステン層を除去し、ＳＢＤ　２’部分に電極１６（図に
白地で示す）を形成する。＃電極１６と半導体基板また
は層１１との間に杜第２の８ＢＤが形成される。更に％
８ＢＤ　１　、工２．タ領域２１および８ＢＤ　２の電
極１７，１８．１９を例えばアルミニウムの蒸着で形成
する（第３図（Ｃ））。

上記の実施例におけるリフトオフ処理は、白金シリサイ
ドを用いるＳＢＤ形成部分を除く部分に塗布されたレジ
スト膜をリフトオフするもので、チタン・タングステン
を用いるＥＩＢＤ　２の寸法が大なる場合または該ＳＢ
Ｄ　２と白金シリサイドを用いるＳＢＤ　Ｉとの間の間
隔が大であるときＫは、リフトオフすべき面積が犬にな
りすぎることもあり得る。

また、８ＢＤ２が形成されるべき部分に５００〔久〕程
度の厚さの酸化膜１１を残して窓開きすることが難しい
場合もあり得る。

本発明の他の実施例においては、上述の実施例について
前記の点を改善する。第４図を参照すると（なお同図に
おいて、第３図に示した部分と同じ部分は同一符号で示
す）、その（ａ）に示される如く、コレクタ領域を構成
するＮｆｉシリコン基板または層１１に、前記実施例と
同様にＰｆｉベース領域２０を形成した後に、白金シリ
サイドを用いる５ＢＤＩ、エミ、り領域２１および８Ｂ
Ｄ　２のための窓開きを同時になしてシリコン基板表面
を露出し、しかる後に全面にポリシリコン層１３を形成
する。

なお図において、１２は第３図の場合と同様にシリコン
酸化膜を、８ＢＤ　１’と８ＢＤ　２’の領域は白金シ
リサイドを用いるＳＢＤ　Ｉとチタン・タングステンを
用いるＳＢＤ　２が形成されるべき領域を示す。

次に、ＳＢＤを形成すべき部分に選択酸化により酸化膜
を形成するために、全面に窒化シリコン膜（図示せず）
を形成し、そ牡を７４ターニングしてＳＲＤ　Ｉ’と８
ＢＤ　２’の部分の窒化シリコン膜を除去し、前記ぼり
シリコン層１３を選択的に熱酸化して第４図（ｂ）に示
す如く酸化膜１２’、１２’を形成する。

続いて、エミ、り領域２１を形成する九めにレジスト層
（図示せず）を形成し、それをΔターニングした後肢レ
ジスト層をマスクとしてぼりシリコン層１３を通してイ
オン注入ｔた紘固相−固相拡散法によってＷ工２ツタ領
域２１を形成する（第４図（＋！）参照）。

次いで、白金シリサイドを用いない８ＢＤ　２が形成さ
れる領域のみを覆ってレジスト層１４を形成する（第４
図（Ｃ））・この方法は、前記した実施例の場合とは逆
になっている。かくして、レジスト層１４のリフトオフ
処理はきわめて容易になし得る。引続き、８ＢＤ　Ｉ’
の部分の酸化膜１２’を工、チング除去する。

次いで、全面に白金層１５をスパッタリングで被着形成
した後、レジスト層１４および該レジスト層１４上の白
金層をリフトオフ処理して除去する。次いで、熱処理（
シンタリンダ）を行なってＳＲＤ　Ｉ’の部分の白金層
１５をシリサイド化する。

かかるシンタリングの際、ポリシリコン層１３はエミッ
タ領域２１上の部分にのみ残存し、８ＢＤ　２’の上に
は酸化膜が存在するから、白金をスパッタリングで被着
しても、８ＢＤ　ｌ’以外の部分がシリサイド化するこ
とはない０次いで、５ＢＤ２’の部分の酸化膜１２’を
工、チング除去し、一方白金層１５の不要部を王水で除
去する（第４図（ｄ））。

次いで、８ＢＤ　２’の部分に連続スパッタリングでチ
タンとタングステンからなる電極１６を形成する０次い
で、例えばアルミニウムのスパッタリングで８８ＤＩ、
エミッタ領域２１および８ＢＤ　２の電極１７，１８．
ｔ９を形成する。

かかる実施例においては、リフトオフ処理するレジスト
層の面積が小であるので、リフトオフ処理は容易になさ
れ得る。また、電極窓の窓開きはシリコン基板表面が露
出するまで同時になされるから、作業性が改善される。

方法を利用しつつ、順方向電圧（ＶＦ　）の異なる８Ｂ
Ｄを同一半導体基板または層上に形成することが可能に
なる。

なお、上記においては、白金、チタン、タングステンを
例にと９で説明したが、本発明の適用範囲はその場合に
限定されるものでなく、その他の金属を用いる場合にも
及ぶ。

【図面の簡単な説明】

第１図はＳＴＬの回路図、第２図は従来技術でポリシリ
コン層を用いる場合のエンツタ領域を示す断面図、第３
図と第４図線本発明の方法を実施する工程における半導
体装置の要部Ｏ断面図である。 １１・・・シリコン基板、１２．１２’、１ｆ−・・酸
化膜（Ｓ蓋０２１０．１３・・・ポリシリコン層、１４
−レジスト層、ｌ　５−・・白金層、１６．１７．１８
．１９−電極、２０・・・ペース領域、２１−・・エミ
ッタ領域。 第１図 （ａ）　　　　　　　　　　　　（ｂ）第２図 第３ｒＩ！Ｊ

Claims (1)

【特許請求の範囲】
1. ベース領域が形成された半導体基板または層に２種類の
   異なったショットキ・バリア・ダイオードを形成する方
   法において、前記半導体基板または層上に、表面に多結
   晶シリコン層が配設されたエミ、り領域形成用窓および
   絶縁物の肉薄部をもって構成され九第１および第２のシ
   ョットキ・バリア・ダイオード形成用窓を有する絶縁膜
   を形成し、次いで、前記多結晶シリコンを通して前記ペ
   ース領域内に不純物を導入して工き、夕領域を形成し、
   次いで前記絶縁膜上に少なくとも第１のショットキ・バ
   リア・ダイオード形成部を表出し、かつ、第２のシ１．
   トキΦバリア・ダイオード形成部を覆うマスク層を形成
   し、次いで前記第１のショットキ・バリア・ダイオード
   形成部に第１の金属層を被着し、次いで前記マスク層を
   除去した後熱処理し前記第１の金属層と前記半導体基板
   または層と合金化し、次いで前記第２のショットキ・バ
   リア・ダイオード形成部の絶縁膜を除去し、次いで、前
   記第２のショットキ・バリア・ダイオード形成部に第２
   の金属層を被着する工程を有することを特徴とする半導
   体装置の製造方法。