JPS59161060A - 半導体デバイスの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は半導体製造方法に関し、特にＩＣを製造する際
に適用して好適なものである。

（背景技術） 従来一段と小型、高速度で全体として適応性の大きいＩ
Ｃを得るために、マイクロ電子デバイス・について２つ
の傾向が表われている。第１の傾向は変更ができろよう
にアレーを内部接続する技術で、この場合例えば複数の
ケートが可溶性のリンクを通じて電気的に内部接続し、
またアレーは可溶性リンクのうちの選択されたものの回
路を開くことによって買手が手を加えることによって所
望の構造にするようになされている。第２の技術はしば
しば「マスタスライスを用途に応じて組立てる」と称さ
れているものである。この第２の技術においては、接続
されていない論理ゲートアレーがまず製造され、次にア
レーのゲートが最終的な金属化工程ｒおいて選択的に内
部接続される。この組立処理は変更型ゲートアレーのパ
ーソナリゼイ／ヨンと呼ばれている。

また従来変更型ゲートアレーを製造する際に必要とされ
るマスクステップ数を低減させて製造ステップを省略す
ることによってコストの節約を図っており、また電気的
デバイスの生産量が増加しても、当該新たなステップに
よって生産量が増え−た分のマイナス効果を誘導しない
ので上述の結果を増進させる。さらにゲートのスインチ
ング時間を相対的に減少させる必要が生じる。旧来、こ
れらの接合への金属化接触の際の侵透は比較的低い密度
のアレーを許容できるような比較的ゆるやかな設計条４
件であったので厳しい問題ではあり得なかった。しかし
近年になって、浅いコンタクトを有するマイクロ電子デ
バイスに対する要求は、デバイスの半導体材料（通常は
シリコン）に対しても良好な制御をしながら反応させる
ことが必要不方法によって大きな範囲にわたって有効に
制御される。・・イポーラ構造の場合エミッタ及びベー
ス領域は金属化接触及びソリコン間の反応にもつとも大
きく影響される。金属化接触およびシリコンの′反応は
ショットキ接触が形成される時に特に重大である。

バイポーラ半導体デバイスを製造する場合に考えられる
１つの技術は、第１に半導体基板上に形成されたシリコ
ンエピタキシャル層内にベース拡散を形成させることで
ある。次に酸化ケイ素層がエピタキシャル層の表面に形
成される。マスク処理が用いられてベース拡散領域の部
分を覆うように付着された酸化ケイ素（酸化シリコン）
の部分を通して窓を形成し、当該ベース拡散領域の部分
にエミッタ領域が形成される。適宜なドーパントか窓を
通じてベース拡散領域に拡散されてエミッタ領域を形成
１−る。ショットキ接触金属化がなされるべきエピタキ
シャル層の領域を覆う酸化ケイ素層に第２の窓が形成さ
れる。酸化ケイ素第２層か予め形成された重化ケイ素層
及び窓によって露ｆｌれたエピタキシャル層の領域上に
＋１矯される。

次にチノ化ケイ素層が第２の酸化ケイ素層上に付着され
る。次に第３の酸化ケイ素層かチソ化ケイ素層上に刺着
される。次に第３の酸化ケイ素層を通じ−（窓を形成し
、酸化ケイ素層及び第１及び第２の酸化ケイ素層が大き
いホトレ／ストマスクを用いて／ヨットキ接触が形成さ
れるべき領域を露出させる。例えば白金のような金属が
構造体の表面上及びこの後に形成された窓を辿じてエピ
タキシャル層の露出された部分に付着される。次に構造
体は加熱されて化学的に除去された白金の残る部分と共
にケイ化白金ショットキ接触を形成する。

次にエミッタ接触領域上の窓を有する第２の大きなマス
クが用いられて第３の酸化ケイ素層、チソ化ケイ素層及
び第１及び第２の酸化ケイ素層を除去してエミッタ接触
領域を露出させる。ここで注意すべきはケイ化白金ショ
ットキ接触を形成する前の処理と共に、鹸化ケイ素層か
ケイ化白金ショットキ接触か形成されるべきシリコンエ
ピタキシャル層の部分上に付着されることである。シリ
コンの熱膨張係数は酸化ケイ素とは異るので、ケイ化白
金ショットキ嶺触か形成されるべきケイ素領域内の結晶
の移動か生じてこれか、続いて付着される白金かシリコ
ン内に欠陥線を成長させてケイ素の領域中にケイ化白金
接触を形成させた後にショットキ接触のブレークダウン
′電圧を低下させるような大きな反転バイアスフィール
ドが生じ、この効果はランダムで予め断定できないので
デバイスの動作上の信頼性が悪化することになる。また
注意すべきは、この処理はエミッタ接触領域を露出させ
る際にチツ化ケイ素層の選択された部分を除去するため
に用いられるエッチャント（エツチング剤）が予め形成
されたケイ化白金７ヨソトキに接触することである。用
いられたエッチャントは高温なリン酸でありまたかかる
エッチャントを用℃・ることによって予め形成されたケ
イ化白金を溶かす付随的な効果を持つ。

（発明の概要） 本発明によれば、シリコン層の表面に付着された第１の
酸化ケイ素層に第１の窓が形成されてシリコン層の第１
の部分を露出させるよう外生導体製造方法が用いられる
。ドープされた領域はこの第１の窓によって露出された
ノリコン層の第１の部分に形成される。第２酸化ケイ素
層は第１の予め形成された酸化ケイ素層、の表面及び第
１の窓によって露出されたシリコン層の第１の部分−ヒ
ＶＣ付着される。第２の窓が第１及び第２の酸化ケイ素
層を通じて形成されてシリコン層の表面の第２の異る部
分を露出させる。チツ化ケイ素層が第２の酸化ケイ素層
上に第２番目に形成された窓によって露出されたシリコ
ン層の部分上に第２番目に形成された窓を通じて付着さ
れる。次に構造体の表面がマスクに形成された窓かシリ
コン層の第１及び第２番目ｒ予め露出された部分を覆う
ようにマスクされろ。エッチャントがマスクに形成され
た窓によって露出されたチツ化ケイ素層の部分と接触す
るように持ち来たされてこの窓によって露出されたチツ
化ケイ素層の部分を選択的に除去し、これによりシリコ
ン層の第１番目に露出された部分及びシリコン層の第２
香目Ｉ／Ｃ露出された部分上に付着された第２酸化ケイ
素層の部分を露出する。

ブヨ？トキ接触金属は構造体の表面上１／（／ＩＪコア
層の纂２査目は露出された部分上に付着峨ｔてショット
キ接触領域を形成する。・７９３７層の第１番目に露出
された部分上に付着された第２酸化ケイ素層の部分は次
に化学的エッチャントニよって選択的に除去されて予め
形成されたトープ領域の部分を露出させる。

かかる工程によって、上述の従来のプロセスと組合され
て用いられていた厳密なマスクステノフ。

が不必要となされ、ショットキ接触領域が形成されるべ
きシリコン層の部分が、付着されたチッ化ケイ素層によ
って保護され、このチッ化ケイ素層が下層に横たわるシ
リコンに対して酸化ケイ素より一段と密接ｖｒ−整合し
得る熱膨張係数を有し、これπよりそれ以前のプロセス
πおいて組合されたショットキ半導体接合領域に位置ず
れを生じさせるようなストレスを低減させ、チッ化ケイ
素層を除去１７これにより７ヨツトキ接触領域を露出さ
せるために用も・られるエッチャントが付着された酸化
ケイ素層が当眩拡散領域を覆うことによって拡散領域を
化学的に侵すことを無くさせる。

（実施例の説明） 上述の本発明の特徴及び本発明それ自身は以下図面と共
に詳細に説明１−るところから元弁に理解されるであろ
う。

第１Ａ図において、゛基板１０が示され、基板１０はＰ
形シリコンでなり、（１００）結晶面に表面を有し、且
つ１０〜４０〔Ω−ｃ１ｒｔ　）の抵抗率を有する。

酸化ケイ素層１２が基板１００表面上に熱成長される。

この層１２は通常の方法によってホトレジスト層（図示
せず）によってマスクされて酸化ケイ素層１２の選択さ
れた部分にアパーチャ１４を形成してサブコレクタ領域
を形成す、べきウェファ１００表面部分を露出させる。

特にホトレジスタ層が除去された後適当なＮ形ドーパン
トが窓１４を通じてウェファ１０の上部に拡散されて図
示のようにＮ＋サブコレクタ領域１６を形成させる。サ
ブコレクタ領域１６を形成した後に、酸化ケイ素層１２
が化学的エッチャントによって除去される。

酸化ケイ素層１２が除去された後Ｎ形導型彫式ヲモつシ
リコンのエピタキシャル層２０　（第１　Ｂ図）が通常
の方法でウェファ′１０の表面上に成長され、ここで注
意すべきはサブコレクタ領域１６の部分が第１Ｂ図に示
すように良く知られた方法でエピタキシャル層２０内に
下方に拡散することである。ここでエピタキシャル層の
厚さは２７〜３．３Ｃμｍ）程度でありまた０、２５〜
０．３５　［Ω−０７２〕の抵抗率を有する。エピタキ
シャル層２０を形成した後、酸化ケイ素層２２が第１Ｂ
図に示すようにエピタキシャル層２００表面上に成長さ
れる。

ホトレジスト層２１が酸化ケイ素層２２上（／Ｃ）ζタ
ーン化されて形成され、適当ｒ（処理されることＶ（よ
り′一対の窓２４が第１Ｂ図に示すよつＶＣ酸化ケイ素
層２２の選択された領域を通じて形成される。

次にホトレジスト層２１が除去され、アイソレーション
領域２６が窓２４を通じてエピタキシャル層２０の露出
された部分子（適当なＰ形１・−パットを拡散すること
によってエピタキシャル層２０内に形成され、これによ
りエピタキシャル層２６の上表面からエピタキシャル層
２０を通じてＰ形導電形式を有する基板Ｌｏｌｌ？：延
長するよりなＰ　　４型彫式のアイソレーション領域２
６を形成スる。

次にホトレジスト層２３が基板表面上（ｌこ形成され。

パターン化されて酸化ケイ素層２２０部分を露出させる
窓２５を提供する。次に適当な酸化ケイ素エツチャノト
が酸化ケイ素層２２の露出された部分と接触するように
持ち来たされて第１Ｃ図に示すように酸化ケイ素層２３
を通じる窓３０を形成する。

ホトレジスト層２３を除去した後に、適当なＰ形導電形
式のドーパントが窓３０によって露出されたシリコンエ
ピタキシャル層２００部分ニ拡散されて第１Ｃ図に示す
ように前もって刺着されたベース領域３２を形成１〜る
。領域３２を形成した後に、酸化ケイ素層２２が通常の
方法によって化学的に除去される。次１／Ｃ構造イ２・
は加熱されて領域３２内のドーパントをさらにエピタキ
シャル層２０内に駆動して第１　ＩＪ函に示すようｖＣ
４００［Ω、Ａ＋１の抵抗率を有するベース領域３２′
を作る。この加熱処理ＶＣＳいて、酸化ケイ素層４０（
第１Ｄ図）か図示のようにエピタキシャル層２００表面
上に形成される。次（（ホトレジスト層５５が酸化ケイ
素層４０上に形成され、一対の窓５７によって適当にパ
ターン化され、これにより窓あけされたホトレジスト層
５５と接触するように通常の酸化ケイ素エッチャントが
持ち来たされた時、これが酸化ケイ素層４０に一対の窓
４２．４４を形成してシリコンエピタキシャル層２００
表面の部分ヲ露出する。ホトレジスト層５５が除去され
た後適当なＮ形ドーパントが窓４２．４４を通じてエビ
タキシャル層２０の露出された部分に拡散されてＮ＋形
領領域４６び４８を形成し、領域４６が後述するように
コレクタ接触領域を提供し、また領域４８がバイポーラ
ショットキクランプ形トランジスタのベース領域３２′
内にエミッタ領域を形成する。

次に、ＩＩＥ図について、ｓｏｏ［Ａ：］の厚さの酸化
ケイ素層５０が酸化ケイ素層４０上に付着され、シリコ
ンエピタキノヤル７Ｗ２０の露出された部分（図示のよ
うにコレクタ接触領域４６及びエミッタ領域４８を覆っ
ている）が通常の低圧化学蒸着処理を用いる。第１　、
Ｐ’、　ｌ　Ｋ示すように、ホトレジスト層５２が層５
０上に付着され、その中に通常の写真化学エツチング技
術を用℃・て窓５４が形成される。次に適当な酸化ケイ
素エッチャントが窓５４によって露出された酸化ケイ素
層４０．５０の部分に接触するように持ち来たされてシ
リコンエピタキシャル層２０の表面の部分を露出させる
。

ここで注意すべきはＰ形導電形式のベース領域３２′及
びＮ形導電形式のエピタキシャル層２０間の接合は第１
Ｆｌ［！ｌに示すように酸化ケイ素層４０　、５０の除
去された部分によって露出されたエピタキシャル層２０
０表面部分５９にまで延長していることである。

第１Ｆ図に示すホトレジスト層５２は次に通常の方法で
除去される。次にチン化ケイ素層５６（第１Ｇ図）は酸
化ケイ素層５０の表面及び酸化ケイ素層４０．５０が除
去されることによって露出されたエピタキシャル層２０
０表面部分５６上に形成される。ここで低圧化学的蒸着
処理が曽いられてチン化ケイ素層５６を形成し、ここで
層５６がｘｓＯＯ（Ａ）］の厚さで形成される。次に酸
化ケイ素層５８がチン化ケイ素層５６上に形成され、こ
こで低圧化学的蒸着処理を用いて酸化ケイ素層５８によ
って７００〔人〕の厚さに形成される。

次に第１Ｈ図について、ホトレジスト層６０が酸化ケイ
素層５８の表面・上に付着される。次にホトレジスト層
６０がパターン化されて図示のようにその中に窓６２．
６４．６６を形成する。次に適当な酸化ケイ素エチャ／
トが酸化ケイ素層５８の露出された部分に接触するよう
に持ち来たされて酸化ケイ素層５８の露出された部分を
除去する。

次にホトレジスト層６０か除去され企。次にエツチング
された酸化ケイ素層５８がエソテレ／スタンドマスクと
して用℃・られ、適当なチン化ケイ素エッチャント（こ
の場合加熱されたリン酸）が第１■図に示すように酸化
ケイ素層５８の除去された部分πよって露出されたチン
化ケイ素層５６０部分に接触するよ５＆ｔ”持ち来たさ
れる。ここて注意すべきは高温リン酸エツチング処理は
酸化ケイ素層５０によって妨げられ、これによりコレク
タ接触及びエミッタ領域４６及び４８上Ｖ（＋’ｉ　５
８７された酸化ケイ素層のエツチングを妨けるようにな
されていることである。しかしながら注意すべきは、高
温リン酸はエピタキシャル層２０の部分５９上に付着さ
れたチン化ケイ素層５６の部分を除去し、かくして第１
Ｉ図に示すようにエピタキシャル層２００部分５９を露
出させることである。金属層（この場合白金（図示せず
））は構造体の表面従って酸化ケイ素層５０，５８、さ
らにシリコンエピタキシャル層２０の部分５９上を覆う
ように付着されている。次に構造体は加熱され、これに
刺着された白金がエピタキシャル層２０の表面部分５９
のシリコンと反応してケイ化白金のンヨットキ接触層７
０を形成する。ここで注意すべきは層７０は第１１図に
示すようにラテラル方向にベース拡散領域３２′及びシ
リコンエピタキシャル層２０内に延長していることであ
る。反応しなかった白金層は次に通常の方法で王水によ
って除去される。

次ｆ第１Ｊ図について、適当な接触金属層７２が構造体
の表面上（Ｃ付着される。接触金属層７２は次に第１Ｊ
図に示すようにコレクタ接触電極４４、エミッタ電極接
触７６及びベース電極接触７８にパターン化される。上
述したように、ケイ化白金領域７０はベース領域３２′
及びシリコンエピタキシャル層２０間のショットキ接触
を形成し、かくして第１Ｋ図ｒ（路線的に示すようなシ
ョットキクランプ形バイポーラトランジスタを形成し、
このトランジスタはケイ化白金領域７０とベース電極７
８及びコレクタ電極７４間にショットキダイオート８０
を形成するベース接触電極７８を有する。

次に第２Ａ図ないし第２Ｆ図について、第２Ｇ図に路線
的に示す集積型ショットキ論理ゲートの製造方法を示し
ており、このゲートは論文ｒＩｓＬ。

ＡＦａｓｔ　ａｎｄ　Ｄｅｎｓｅ　Ｌｏｗ−Ｐｏｗｅｒ
　Ｌ７Ｉｇｉｃ、Ｍａｄｅｉｎ　ａ　５ｔａｎｄａｒｄ
　５ｃｈｏｔｔｋｙ　ＰｒｏｃｅｓｓｅｓＪ　（Ｊａｎ
Ｌｏｈｓｔｒｏｈ著、「ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏ
ｆ　５ｏｌｉｄＳｔａｔｅ　Ｃ１ｒｃｕｉｔｓＪ　第５
８５頁〜第５９０頁、１９７９年６月発行、Ｖｏｌ、５
Ｃ−１４、扁３）に開示されている。第１Ｂ図に示すよ
５に埋設されたサフコレクタ領域１６及びアイソレーシ
ョン領域２６を有するンリコン基板ｌｏ上に形成された
エピタキシャル層２ｏは第１Ａ図及び第１Ｂ図ｒ（つい
て上述したと同様に形成されている。しかしながらこの
場合はＰ形拡散領域３２′に加えて第２のＰ形拡散領域
３２”が第１ｃ図及び第１Ｄ図について上述したと同様
の方法で同時に作られる。ここで注意すべきはＰ形拡散
領域３２“は上述の引用文献において開示されているよ
うにアイソレーション領域２６及びモピタキ７ヤル層２
ｏの両方【延長していることである。Ｎ形導電形式のエ
ミッタ領域４８は第１Ｂ図について上述したよ５［ベー
ス拡散領域３２′内に拡散されている。かくしてエミッ
タ領域４８が形成された後、酸化ケイ素層５０が第１Ｅ
図について上述したと同様に酸化ケイ素層４０の層上に
付着されて第２Ａ図に示す構造体を得る。

第２Ａ図に示すように構造体を形成した後、ホトレジス
ト層５２′（第２Ｂ図）が酸化ケイ累層５０の表面上に
用意され、その中に形成された一対の窓５４’＋５４’
を有して層５０の表向部分を露出させる。適当な酸化ケ
イ素エッチャントが窓５４′。

５４”によって露出された酸化ケイ素層５０の部分に接
触するように持ち来たされて層５０の露出された部分及
び酸化ケイ素層４０のその後に露出された部分を化学的
にエツチング除去して、酸化ケイ素層４０，５０の当該
露出された部分を除去し、これによりエピタキシャル層
２０の露出された表面部分５０．５９”を除去する。次
にチン化ケイ素層５６′が低圧処理によって酸化ケイ素
層５０の表面及びエピタキシャル層２００表面の露出さ
れた部分５９’、５９”土に付着される。次ｖｒｍ化ケ
イ素層５８′が低圧処理によって第２ｃ図に示すように
チン化ケイ素層り６′上に化学的に蒸着される。

次に第２Ｄ図について、ホトレジスト層６ｏが第２Ｃ図
に示すように構造体の表面上に付着され、このホトレジ
スト層ｑｏが第２Ｄ図ｒ（示すように窓６１によって示
されるようなパターンにパターン化される。適当な酸化
ケイ素エッチャントが窓６１によって露出された【電化
ケイ素層５８′の部分に接触するように持ち来たされて
、酸化ケイ素層５８′の当該露出された部分を除去する
。次ＩＩ（ポットレノスト層６０が除去され、その後マ
スクとしてパターン化された酸化ケイ素層５８′を用（
・て適当なチン化ケイ素化学的エッチャント（この場合
高温リン酸）がパターン化された酸化ケイ素層５８によ
って露出されたチン化ケイ素層５６′の部分に接触する
ように持ち来たされて第２Ｅ図に示すように酸化ケイ素
層５６′の当該露出された部分を除去する。ここで注意
すべきはＰ形拡散領域３２′。

３２”及びエミッタ領域４８上の酸化ケイ素層５゜の部
分は高温リン酸から当該領域３２“、４８のシリコン表
面を保護することである。またしかしながらチン化ケイ
素層５６′を除去している高温リン酸は第２Ｅ図に示す
ようにシリコンエピタキシャル層２０の部分５９’、５
９”を露出さぜる。適当な金属（この場合白金）の層が
構造体の表面上に付着される。ここて注意すべきは白金
層（図示せず）の部分はエピタキシャル層２０の部分５
９’、５９″と接触していることである。構造体が加熱
された時シリコンエピタキシャル層２０の部分５９′、
５９”と接触している白金は、第２Ｅ図＋ｒ（示すよう
にケイ化白金領域７０’、７０”を形成する。白金の残
る部分は適当な溶液（この場合王水）を用いて除去され
る。それ自体公知のようにかかる溶液は白金層を除去す
るがケイ化白金領域７０’、７０”を残すことになる。

次に第２Ｆ図についてベース、エミッタ及び出力電極９
０．９２，９４Ａ、９４Ｂか通常の方法を用いて第２Ｇ
図に示すＩＳＬゲートを提供する。ここで注意すべきは
ベース接触電極９０はＩＳＬゲートに入力を与え、また
エミッタ接触９２は第２Ｇ図に示すように接地に結合す
るようになされてしることである。ショットキケイ化白
金領域７０′。

７０″は出力電極９４Ａ、９４Ｂと共に一対のショット
キダイオード８０’、８０″　を提供し、そのアノード
は図示するように出力′板極９４Ａ、９４Ｂに結合され
ている。

ここで注意すべきは第１Ｋ図に示し、第１Ａ図〜第１Ｇ
図について上述したバイポーラショットキトランジスタ
を製造するための半導体テハイスの処理をする間、及び
第２Ｇ図につ℃・て示しかつ第２Ａ図〜第２Ｆ図につい
て上述したＩＳＬゲートを製造する際に、それぞれ第１
Ｇ図及び第２ＣＩＡに示すチン化ケイ素層５６．５６’
はショットキ接触領域か形成される時シリコンエピタキ
シャル層の部分上に付着さ５ｎ、、これによりショット
キ領域における熱膨張係数の不整合を低減して金属エピ
タキシャル接合に偏位な誘起させるストレインの発生を
低減させ、またチン化ケイ素層５６．５６’の部分を除
去する場合に第１Ｈ図〜第１１図及び第２Ｄ図〜第２Ｅ
、・図に・示すようにショットキ接触領域を露出させる
際にエミッタ領域４８が酸化ケイ素層５００部分によっ
てチン化ケイ素化学的エッチャントから保護し、これに
よりパーソナリセイションエノチャ／トを７ヨツトキ接
触金属化部と接触させないよ’）　ｒｔｃ回避させる。

上述において本発明の好適な実施例を詳述したが、これ
等の精神を用いて組合・された他の実施例を適用し得る
ことは当業者であれば、明らかであろう。従って本発明
は上述の実施例に制限されるものでは無く、添伺した請
求の範囲の精神及び特徴によってのみ制限されるべきで
あると確信する。

【図面の簡単な説明】

第１Ａ図〜第１Ｇ図は本発明により製造されるバイポー
ラ形ショットキトランジスタを製造ステップについて示
す縦断面図、 第１Ｋ図は第１Ａ図〜第１Ｇ図に示すステ、プによって
製造されたンヨソトキトラン／スタを示す等価回路図、 第２Ａ図〜第２Ｆ図は本発明によって製造される集積型
ショットキ論理（Ｉ　ＳＬ）ゲートを各製造ステップに
つ℃・て示す縦断面図、 第２Ｇ図は第２Ａ図〜第２Ｆ図に示すステップによって
製造された集積型ショットキ論理ゲートを示す等価回路
図である。 １０・・基板　　　　１６・サブコレクタ領域２０・・
エピタキシャル層 ２６・・・アイル−ゾヨンｆＪｊ域　　３２・・ベース
領域４６・・ニジツタ領域　　　　４８・・ニジツタ領
域７０・　ショットキ接触）’４　　７２・・金属接触
層７４・・コレクタ接触電極 ７６・・・エミッタ接触電極 ７８・・ベース接触電極 １２．２２，４０，５０．５８・・酸化ケイ素層２４．
３０，４２，４４，５４，５７，６２，６４．６６・　
窓２］　、２３，５２，５５．６０・・ホトレジスト層
５６・・・チン化ケイ素層 ％　Ｍ’＋　出＋ｙＡ人　　レイセオン・カンパニーパ
−５．・、・・、、１． １．１１ノＮ、１ 代理人　弁理士湯浅恭三シ二゛」 ＦＩＧ　ＩＡ Ｆ／にＩＢ ＦＩＧ　ＩＣ Ｆ／ＧＩＤ ＦＩＧ、ｉＦ Ｆ／ＧｉＪ ＦＩ６　２Ｆ 手続補正書く方式） 半導体テバイスの製造方法 ３、補正をする者 事件との関係　　　出　願　人 住所 名１ｒ　　　（７８３）レイセオン・カンパニー４、代
理人 ６補正の対象

Claims (1)

1. 【特許請求の範囲】 １　、（ａ）　　半導体の表面上に絶縁材料でなる第１
   の層を形成し、当該第１の層の第１の部分は上記半導体
   の表面の第１の部分上に付着されてなるステップと、 ＜ｂ＞　　上記半導体の表面の第２の異る部分を露出す
   るアパーチャを上記第１の層の一部に形成するステップ
   と、 （Ｃ）上記第１の層上及び上記アパーチャを通じて上記
   半導体の表面の第２の部分上に第２の異る絶縁材料の第
   ２の層を形成するステップと、（ｄ）上記アパーチャ上
   ［（７着された上記第２の層の部分を選択的に除去して
   上記半導体の表面の第２の部分を露出させるステップと
   、 （ｅ）上記半導体の表面の露出された第２の部分にショ
   ットキ接触を形成するステップと、から構成される半導
   体デバイスの製造方法。 ２、上記半導体はシリコンでな′す、上記絶縁材料の第
   １の層は酸化ケイ素でなり、上記絶縁材料の第２の層は
   チン化ケイ素でなる特許請求の範囲第１項に記載の方法
   。 ３、（ａ）　　半導体層の表面上に付着された第１の酸
   化ケイ素層に窓を形成して上記シリコン層の第１の部分
   を露出させるステップと、 （ｂ）上記第１の窓によって露出されたシリコン層の第
   １の部分にドーパント領域を形成するステップと、 （Ｃ）上記第１の予め形成された酸化ケイ素層の表面上
   及び上記第１の窓によって露出された７リコ：７層の第
   １の部分上に第２の酸化ケイ素層を刺着するステップと
   、 （ｄ）上記第１及び第２の酸化ケイ素層を通じる第２の
   窓を形成して上記シリコン層の表面の第２の異る部分を
   露出させるステップと、 （ｅ）　　上記第２の酸化ケイ素層及び第２の窓を通じ
   て当該第２の窓によって露出された上記シリコン層の部
   分上にチン化ケイ素層を付着するステノプ（イ）上記チ
   ン化ケイ素層上に上記７９３７層の第１及び第２の予め
   露出された部分上に置かれた窓と一緒にマスクを形成す
   るステップと、（ｙ）　　上記マスクに形成された窓に
   よって露出された上記チン化ケイ素層の部分に接触する
   ようにエツチング剤を持ち来たして当該窓によって露出
   されたチン化ケイ素層の上記部分を選択的に除去して上
   記７９３７層の上記第１の露出部分上に付着された上記
   第２の酸化ケイ素層の部分を露出させ且つ上記ンリコン
   層の上記第２の露出部分を露出させるステップと、 （Ａ）　　上記７９３７層の第２の露出部分と共に７ヨ
   ソトキ接触を形成するステップと、 から構成される半導体デバイスの製造方法。 ４　上記ンヨソトキ接触は、 （ａ）上記エツチングされたチン化ケイ素層の表面上及
   び上記シリコン層の第２の露出部分上に金属を付着する
   ステップと、 （ｂ）当該構造体を処理してショットキ接触を形成させ
   るステップと、 から成る特許請求の範囲第３項に記載の方法。 ５、（α）上記ンリコン層の上記第１の露出部分上に付
   着された上記第２の酸化ケイ素層の部分を選択的に除去
   して上記予め形成されたトープ領域の部分を露出させる
   ステップと、 （Ａ）　　上記トープ領域に接触する電極を形成するス
   テップと、 を含んでなる特許請求の範囲第４項に記載の方法。