JPS60169169A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は半導体装置とその製造方法、特にバイポーラタ
イプ集積回路（ＩＣ）装置の電極構造に係る。

従来技術と問題点 従来、シリコン半導体基板を用いたバイポーラタイプＩ
Ｃでは、一般的に、シリコン半導体上に直接にアルミニ
ウム合金（銅やシリコンの合金）を接触させ、アニール
し、必要に応じてシリコン半導体にオーミックコンタク
トを補償するために不純物を拡散させることＫよって、
各種の電極を形成している。これに対して、シリコン半
導体上に多結晶シリコン層を介在させたアルミニウム合
金によるエミッタ電極が提案されている。多結晶シリコ
ン層が存在することＫよって、エミッタ領域の形成に多
結晶シリコン層を通したイオン打ち込みを利用すること
が可能になシ、その結果、浅いエミッタ領域を形成する
ことが容易になり、イオン打ち込みに伴なうエミッタ領
域の結晶欠陥が減少シ、かつエミッタ領域を浅くしても
ポールの拡散長が短いので大きな増幅率を保ちゃすいな
どの利点がある。

しかし、多結晶シリコンはアルミニウム合金中へ拡散し
てそこに「ポリ華」と呼ばれるシリコンの塊を生じ、そ
のために配線層の導電抵抗を増加するという問題がある
。このポリ華の発生を回避するためには、多結晶シリコ
ンとアルミニウム合金の間にチタン、モリブデン、タン
グステン等の金属やそのシリサイド、炭化物、窒化物を
バリヤメタル層として挿入しなければならない。しかし
、これらのバリヤメタルはｎ形シリコンとは良好なオー
ミックコンタクトを形成するが、ｐ形シリコンとは良好
なオーミックコンタクトを形成しＫくい。そこで、ｐ形
シリコン領域の電極窓内圧多結晶シリコン層およびバリ
ヤメタル層が存在しないようにするために、これらの層
を・リーニングしてからアルミニウム合金層を形成する
と、工程数が多く１．シかも位置合わせ余裕が必要にな
る。

また、′ショットキー／４リヤダイオード（ＳＢＤ）・
パイポー２・ランダムアクセスメモリー（ＲＡＭ）など
では障壁電位（バリヤーハイド）が高いＳＢＤが必要で
あるが、白金シリサイドや・母うソウムシリサイドとシ
リコンの接合による８ＢＤは障壁電位が高くかつ安定し
ていることが知られている。しかし、エミッタ領域上の
多結晶シリコン層の存在と、高障壁電位の８ＢＤとを有
利に組み合わせたバイポーラタイプＩＣはまだ提供され
ていない・発明の目的 本発明は、以上の如き従来技術ｌ１ｃｌ！Ｍみ、エミッ
タ領域上に多結晶シリコン層を有し、かつ高障壁電位の
８８Ｄを有する実用的なバイポーラタイプＩＣを提供す
ることを目的とする。

発明の構成 上記目的を達成するために１本発明によるＩＣは、シリ
コン半導体基板内のエミッタ領域上に多結晶シリコン層
を有し、かつ該多結晶シリコンはバリヤメタル層を介し
てアルミニウムまたはアルミニウム合金による配線層と
接続されると共に、８ＢＤ電極、ならびにｐ形シリコン
領域とオーミックコンタクトを形成する電極は、シリコ
ン領域上に順に存在する白金シリサイドまたは・やラジ
ウムシリサイド層、そしてアルミニウムまたはアルミニ
ウム合金層からなる電極構造を有する。

このＩＣがエミッタ領域上に多結晶シリコン層を有し、
かつ白金シリサイドまたは・９ラジウムシリサイドを用
いた高障壁電位の８８Ｄを有することは明らかである。

また、ｐ形シリコン領域に対しては白金シリサイドまた
は・ぐラジウムシリサイドでコンタクトを取っているの
で、そのコンタクトは低抵抗かつ安定な（良好な）オー
ミックコンタクトが提供される。しかも、上記電極構造
であれば、多結晶シリコン層とアルミニウムまたはアル
ミニラム合金層のパターニングが１度で済み、工程数が
減るばかシでなく、２度の／ｆター二／グの上記電極構
造にすれば・母ターニングの工程数が減る理由は、もう
１つの発明をなす上記ＩＣの製造方法を説明する以下の
実施例から自ずと明らかＫなるであろう。

発明の実施列 図面は、本発明の実施例のパイポーラタイグＩＣのト２
ンゾスタと８ＢＤの部分を製造する工程を示す。第１図
を参照すると、ｐ形シリコン半導体基板１に層形埋込層
２を形成後、エピタキシャル成長してｎ形シリコン層（
リンドーグ）３を厚さ２μｍ程度に形成し、次いでｐ＋
形アイソレーション領域４を形成している。ｎ形エピタ
キシャル層３の表面に二酸化シリコン（ｓｉｏ２）膜５
を熱酸化法テ厚さ１００ＯＸ程度形成し、レノスト・母
ターン６をマスクとしてホウ素イオンを加速電圧４゜ｋ
ｅＶでドーズ量１０１４ｚ−２程度選択的に打ち込み、
９００℃で３０分間アニールして、ｐ形ペース領域７を
形成する。

第２図を参照すると、レジスト６を除去し、５１０２層
５上Ｋ　ＣＶＤ法テ５Ｉ０２膜を厚さ３ｏｏｏＸ程度追
加して合計約４０００＾厚のＳｔＯ，、膜８を形成する
。ＳｔＯ□膜８にエミッタ電極窓を開孔する。

このとき、コレクタ電極やＳＢＤのオーミック側電極等
のための窓開けも同時に行なうことができる。

窓開は後、全面に厚さ１００ＯＸ程度のノンドープ多結
晶シリコン層９を形成する。この後、直ちにエミッタ拡
散を行なってもよいが、その前に多結晶シリコン層９上
にキャップ層１ｏとして例えば５ＩＯ２膜を厚さ５００
Ｘ程度形成する。このキャップ層１０は、後工程で、白
金またはパラジウム層を形成するときそれが多結晶シリ
コン層９上に直接接触すると、アニールによってシリサ
イド化して、シリサイドの存在によジノやターニングが
困難になるのを防止するために、多結晶シリコン層９上
に形成するものである。エミッタ拡散よシ前にキャップ
層１０を形成すると、エミッタ拡散の際不純物が空中を
通って多結晶シリコン層９の不所望な位置へ侵入するの
を防止することができるので好ましい。キャップ層は上
記のような目的で使用するものであるから、白金または
パラジウムと多結晶シリコンの反応（シリサイド化）を
阻止できるものであればよく、絶縁物のほか金属であっ
てもよい。

キヤ、プ層１０ｔ−形成後、レジストパターン１１をマ
スクとしてヒ素イオンを加速電圧４０ｋｅＶでドース量
５×１０１５ｍ−２程度打ち込み、レジスト１１を除去
後９８０℃で３０分間アニールする。このエミッタ拡散
によって深さａｏｏｏｌ程度の層形エミッタ領域１２が
形成される。この多結晶シリコン層１２１に通したイオ
ン打ち込みが・浅いエミッタ領域を形成し易い、エミッ
タ領域に結晶欠陥が入りにくい、等の優れた面を有して
いることは前述の通シである。またこのイオン打ち込み
では、エミッタ領域の形成のみならず、必要な層形領域
の形成、ｎ影領域に対する電極のオーミックコンタクト
ラ補償するための拡散を同時に行なうことができる。例
えば、゛コレクタ電極および８ＢＤのオーミック側電極
のオーミックコンタクトを補償する拡散を兼ねることが
できるｃ図の層形領域１３および１４）。

第３図を参照すると、キャップ層１０、多結晶シリコン
層９および５ｉ０２膜８をパターニングして、ｐ影領域
とのオーミックコンタクト電極およびＳＢＤのショット
キー接合側電極のｆｃめの窓を開孔する。このツクター
ニングは反応性イオンエツチング装置に供給する反応ガ
スの種類’ｉ　ＣＨＦ３１　ＣＦ４゜ＣＨＦ３の順で変
えることによって１工程で行なうことができる。なお、
このとき多結晶シリコン層９のエツチングを過剰に行な
って、多結晶シリコン層９の端面がキャップ層１０の端
面よシも奥まるようにすることが好ましい。それによっ
て、後工程で、多結晶シリコン層９の端面に白金または
パラジウムが付着して、それがシリサイド化され、後で
配線のパターニングと同時に多結晶シリコン層９をパタ
ーニングする際、そのシリサイド化部分がエツチングさ
れずに残ることを防止するためである。

第４図を参照すると、白金（またはパラジウム、以下同
じ）をスパッタリングして厚さ２００Ｘ程度の白金層１
５を全面に形成すると、コレクタ電極窓、ＳＢＤのショ
ットキー接合側電極窓等の内部にも白金層が形成される
。次いで、４５０℃で１時間アニールすると、白金とシ
リコンが反応して上記窓内に白金シリサイド層１６およ
び１７が形成される。白金シリサイドはシリコンと高障
壁電位の接合を形成し、かつｐ形シリコン領域と良好な
オーミックコンタクトｉ形成する。ペース電極の白金シ
リサイド１６はｐ形ペース領域７と良好なオーミックコ
ンタクトラ形成し、ＳＢＤのショットキー接合側電極の
白金シリサイド１７はｎ形エピタキシャル層３と高障壁
電位の接合を形成する。

次いで、６０℃の王水中で１５５分間ボイル、シリサイ
ド化しなかった白金層１５を除去する（このとき白金シ
リサイド層１６．１７はエツチングされない）。

第５図を参照すると、ＣＨＦ、　全反応ガスとする反応
性スパッタリングでキャップ層１０を除去する。

第６図を参照すると、連続スパッタリング法でチタン層
１８、窒化チタン（バリヤメタル）層１９およびアルミ
ニウム合金（シリコン１次は銅１％）層２０をこの順序
で形成する。最初チタンターゲットを用いて、アルゴン
ガスを供給してチタン層１８を厚さ１００Ｘ程度形成し
てから、供給ガスを窒素ガス５０チ、アルゴンガス５０
％の混合ガスに変えて窒化チタン層１９を厚さ１０００
λ程度形成し、次いで供給ガスを再びアルゴンガスに変
えるとともにターグラトラアルミニウム合金に変えてア
ルミニウム合金層２０を厚さ７０００λ程度形成する。

バリヤメタルは、上記に限らず、モリブデン、タングス
テン、ニッケル、クロム、コバルト、バナジウム、ハフ
ニウム等の高融点金属およびそのシリサイド、窒化物、
炭化物を単独でまたは適宜組み合わせて用いてもよい。

第７図に見られるように、配線のｉ＋ターニングを行な
う。このパターニングはｆｔＪｔばＢＣＬ３トＣＣＬ４
の混合ガスを反応性ガスとして反応性イオンエツチング
で行なうことによって、アルミニウム合金層２０、窒化
チタン層１９、チタン層１８、および多結晶シリコン層
９ｔ−一括してエツチングすることができる。

以上の工程において、多結晶シリコン層９についてのパ
ターニング（エツチング）は電極窓開は工程と配線パタ
ーニング工程において同時になされるだけであり、それ
らの工程とは別に多結晶シリコン層（およびバリヤメタ
ル層）をパターニングする工程が特別に存在するわけで
はない０また、バリアメタル層をエミッタ電極のみなら
ずペース、コレクタ電極罠も使用したのはバリアメタル
層による耐熱性向上のメリッ）を生かすためである。

こうして作成し７’ＣＩＣでは、ＳＢＤの障壁電位が従
来のアルミニウム８ＢＤに較べて０．１５ｅＶ〜０．２
ｅｖ程度高くなる。’ｔｆｃ、従来のアルミニウムのｐ
形シリコン半導体とのコンタクト抵抗は１０−４−２程
度以下であるのに対し、チタン、窒化チタンなどのバリ
ヤメタルのｐ形シリコン半導体とのコンタクト抵抗は、
４５０℃以下の熱処理ではオーミックコンタクトになら
ないし、５００℃以上の熱処理でオーミックコンタクト
に近くはなるが数Ω副２のオーダーのコンタクト抵抗で
ある。それが、本発明によシ、白金シリサイドまたはノ
ぞラジウムシリサイドによってｐ形シリコン半導体とコ
ンタクトを取ることができるので、バリヤメタルを使用
しながらなおかつ１０−４０儒程度以下のコンタクト抵
抗が達成される。

発明の効果 以上の説明から明らかなように、本発明により、浅くか
つ結晶状態の優れたエミッタ領域を有し、高障壁電位の
ＳＢＤ　ｉ含む、高品質のバイポーラタイ７’ＩＣおよ
びその有利な製造方法が提供される。

【図面の簡単な説明】

第１図〜第７図は本発明の詳細な説明するためのバイポ
ーラタイプＩＣの製造工程順の断面図である。 ３・・・コレクタ領域、７・・・ペース領域、８・・・
Ｓｌｏ２膜、９・・・多結晶シリコン層、１０・・・キ
ャップ層、１２・・・エミッタ領域、１３・・・コレク
タコンタクト領域、１４・・・コンタクト領域、１５・
・・白金層、１６．１７・・・白金シリサイド層、１８
・・・チタン層、１９・・・窒化チタン層、２０・・・
アルミニウム配線。 特許出願人 富士通株式会社 特許出願代理人 弁理士青水　朗 弁理士西舘和之 弁理士内田幸男 弁理士　山　口　昭　之 第１図 第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 １、　シリコン半導体基板を用いた集積回路装置におい
   て、該７リコン半導体基板内のエミッタ拡散領域上に順
   に形成された多結晶シリコン層、ノ々リヤメタル層、お
   よびアルミニウムまたはアルミニウム合金層からなるエ
   ミッタ電極と、前記シリコン半導体基板内のｐ導電影領
   域上に順に形成された白金シリサイドまたはノぞラジウ
   ムシリサイド層、およびアルミニウムまたはアルミニウ
   ム合金層からなるオーミックコンタクト電極と、前記シ
   リコン半導体基板上に順に形成された白金シリサイドま
   たは／やラジウムシリサイド層、およびアルミニウムま
   たはアルミニウム合金層からなるショットキー接合電極
   とを有することを特徴とする半導体装置。 ２、シリコン半導体基板を用いて集積回路装置を製造す
   るに当り、ペース拡散を行なったシリコン半導体基板表
   面に絶縁層を形成する工程、該絶縁膜にエミッタ電極窓
   を開孔する工程、該エミッタ電極窓内を含む素子形成領
   域上に多結晶シリコン層、次にキャップ層を形成する工
   程、該多結晶シリコン層を形成後かつ該キャップ層を形
   成前に該多結晶シリコン層を通して、あるいは該キャッ
   プ層を形成後に該キャップ層および該多結晶シリコン層
   を通して、イオン打ち込みしてエミッタ拡散を行なう工
   程、該キャップ層、該多結晶シリコン層および該絶縁層
   を貫通するｐ導電形素子領域電極窓およびショットキー
   バリヤダイオード形成窓を開孔する工程、該ｐ導電形素
   子領域電極窓および該ショットキーバリヤダイオード形
   成窓内および該キャップ層上に白金または・母ラジウム
   層を形成する工程、熱処理して該ｐ導電形素子領域電極
   窓および該ショットキーバリヤダイオード形成窓内の該
   白金または・母うゾウム層を選択的にシリサイド化する
   工程、シリサイドされずに残った前記キャップ層上の該
   白金または・９ラジウム層を除去する工程、該キャップ
   層を除去する工程、露出した多結晶シリコシ層および白
   金またはパラジウムシリサイド層上にノぐリアメタル層
   とアルミニウムまたはアルミニウム合金層を形成する工
   程、該アルミニウムまたはアルミニウム合金層、バリア
   メタル層および前記多結晶シリコン層を・やターニング
   して配線層を形成する工程とを含むことを特徴とする半
   導体装置の製造方法。