JPH0727880B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0727880B2 JPH0727880B2 JP1293491A JP29349189A JPH0727880B2 JP H0727880 B2 JPH0727880 B2 JP H0727880B2 JP 1293491 A JP1293491 A JP 1293491A JP 29349189 A JP29349189 A JP 29349189A JP H0727880 B2 JPH0727880 B2 JP H0727880B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- refractory metal
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 17
- 239000003870 refractory metal Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910016006 MoSi Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- -1 silicon ions Chemical class 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置の製造方法に関するもので、得に浅
い接合を有する半導体装置に使用されるものである。
い接合を有する半導体装置に使用されるものである。
（従来の技術） 従来、半導体基板中に浅い接合（0.2〜0.3μｍ程度の深
さの接合）を有する半導体装置を形成する場合には、一
般に以下に示すような方法が用いられている。
さの接合）を有する半導体装置を形成する場合には、一
般に以下に示すような方法が用いられている。
即ち、まず、半導体基板上に酸化膜等の絶縁膜を形成す
る。また、前記絶縁膜上にレジストパターンを形成した
後、その絶縁膜を所望のパターンに加工する。さらに、
As（ヒ素）等の不純物のイオン注入を行った後、保護膜
等を形成して熱処理を施し、前記不純物を電気的に活性
化する。この後、半導体基板と直接コンタクトを形成す
るようにして、Al系の合金により浅い接合に電気的に接
続する電極を形成するというものである。
る。また、前記絶縁膜上にレジストパターンを形成した
後、その絶縁膜を所望のパターンに加工する。さらに、
As（ヒ素）等の不純物のイオン注入を行った後、保護膜
等を形成して熱処理を施し、前記不純物を電気的に活性
化する。この後、半導体基板と直接コンタクトを形成す
るようにして、Al系の合金により浅い接合に電気的に接
続する電極を形成するというものである。
しかしながら、半導体基板中に直接イオン注入を行った
後、熱処理により不純物の活性化を行うと、イオン注入
損傷の回復過程において生じる残留欠陥により、注入原
子の局部的な異常拡散が発生し、このため接合リーク等
を引き起こす欠点がある。
後、熱処理により不純物の活性化を行うと、イオン注入
損傷の回復過程において生じる残留欠陥により、注入原
子の局部的な異常拡散が発生し、このため接合リーク等
を引き起こす欠点がある。
また、Asのような蒸気圧の高い元素をイオン注入し、こ
れを熱処理により活性化すると、As原子の外方向拡散が
生じることにより、不純物濃度の均質性に欠けるという
欠点がある。
れを熱処理により活性化すると、As原子の外方向拡散が
生じることにより、不純物濃度の均質性に欠けるという
欠点がある。
さらに、高濃度の不純物をイオン注入した場合には、半
導体基板の表面に注入原子が析出することがあり、この
注入原子の析出は、浅い接合領域の電極形成時における
半導体基板とAl系の合金とのオーミック・コンタクトを
阻害するという欠点がある。
導体基板の表面に注入原子が析出することがあり、この
注入原子の析出は、浅い接合領域の電極形成時における
半導体基板とAl系の合金とのオーミック・コンタクトを
阻害するという欠点がある。
（発明が解決しようとする課題） このように、従来は、イオン注入後の熱処理に伴う接合
リーク、原子の外方向拡散による不純物濃度の不均質
性、注入原子の析出に起因する半導体基板とAl系の合金
とのオーミック・コンタクトの阻害という欠点があっ
た。
リーク、原子の外方向拡散による不純物濃度の不均質
性、注入原子の析出に起因する半導体基板とAl系の合金
とのオーミック・コンタクトの阻害という欠点があっ
た。
そこで、本発明は、イオン注入領域の電気的活性化を均
質に行うことができると共に、コンタクト部の界面形状
の安定性に優れ、かつ、良好なオーミック・コンタクト
を得ることが可能な半導体装置の製造方法を提供するこ
とを目的とする。
質に行うことができると共に、コンタクト部の界面形状
の安定性に優れ、かつ、良好なオーミック・コンタクト
を得ることが可能な半導体装置の製造方法を提供するこ
とを目的とする。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明の半導体装置の製造
方法は、まず、半導体基板中の所定の領域に導電性を生
じる不純物をイオン注入する。また、前記領域にさらに
シリコン（硅素）をイオン注入した後、前記領域上に高
融点金属を形成する。この後、熱処理を施すことによ
り、前記不純物を電気的に活性化するというものであ
る。
方法は、まず、半導体基板中の所定の領域に導電性を生
じる不純物をイオン注入する。また、前記領域にさらに
シリコン（硅素）をイオン注入した後、前記領域上に高
融点金属を形成する。この後、熱処理を施すことによ
り、前記不純物を電気的に活性化するというものであ
る。
（作用） このような製造方法によれば、不純物がイオン注入され
た所定の領域に、さらにシリコン（硅素）がイオン注入
されている。このため、半導体基板内の所定領域におけ
るシリコンは過飽和状態となる。よって、その後の熱処
理では、高融点金属とシリコンとのシリサイド化を進め
ながら、前記不純物の活性化を行うことができ、イオン
注入領域の均質化、界面形状の安定性、良好なオーミッ
ク・コンタクトを達成できる。
た所定の領域に、さらにシリコン（硅素）がイオン注入
されている。このため、半導体基板内の所定領域におけ
るシリコンは過飽和状態となる。よって、その後の熱処
理では、高融点金属とシリコンとのシリサイド化を進め
ながら、前記不純物の活性化を行うことができ、イオン
注入領域の均質化、界面形状の安定性、良好なオーミッ
ク・コンタクトを達成できる。
（実施例） 以下、図面を参照しながら本発明の一実施例について詳
細に説明する。
細に説明する。
第１図（ａ）乃至（ｃ）は、本発明の位実施例に係わる
半導体装置の製造方法を示すものである。
半導体装置の製造方法を示すものである。
まず、同図（ａ）に示すように、Ｐ型シリコン基板11上
に酸化膜12を形成する。また、酸化膜12上にレジストパ
ターン13を形成する。この後、レジストパターン13をマ
スクにして酸化膜12に所望の開口14を形成する。さら
に、高濃度不純物として、例えばAs（ヒ素）イオンを約
50kV、５×1015atoms/cm2の条件で基板11中にイオン注
入する。また、同一のマスクを用いてSi（シリコン）イ
オンを約30kV、７×1015atoms/cm2の条件で基板11中に
イオン注入し、その注入部におけるSi原子を過飽和状態
にする。
に酸化膜12を形成する。また、酸化膜12上にレジストパ
ターン13を形成する。この後、レジストパターン13をマ
スクにして酸化膜12に所望の開口14を形成する。さら
に、高濃度不純物として、例えばAs（ヒ素）イオンを約
50kV、５×1015atoms/cm2の条件で基板11中にイオン注
入する。また、同一のマスクを用いてSi（シリコン）イ
オンを約30kV、７×1015atoms/cm2の条件で基板11中に
イオン注入し、その注入部におけるSi原子を過飽和状態
にする。
次に、同図（ｂ）に示すように、レジストパターン13を
除去した後、開口13部を含む基板11上に、表面保護膜と
して高融点金属（例えばTiW膜）15をスパッタ法により1
00nm程度形成する。
除去した後、開口13部を含む基板11上に、表面保護膜と
して高融点金属（例えばTiW膜）15をスパッタ法により1
00nm程度形成する。
この後、同図（ｃ）に示すように、N2（窒素ガス）雰囲
気中で約950℃、60分程度の熱処理（アニール）を施す
ことにより、高融点金属15とSi原子とのシリサシド化を
進めながらAs原子を電気的に活性化し、As拡散層16を形
成する。この時、高融点金属15とAs拡散層16との界面に
は、シリサイド膜17が形成される。この後、高融点金属
15のパターニングを行い、電極を形成する。
気中で約950℃、60分程度の熱処理（アニール）を施す
ことにより、高融点金属15とSi原子とのシリサシド化を
進めながらAs原子を電気的に活性化し、As拡散層16を形
成する。この時、高融点金属15とAs拡散層16との界面に
は、シリサイド膜17が形成される。この後、高融点金属
15のパターニングを行い、電極を形成する。
このような製造方法によれば、As原子の活性化時に、高
融点金属15とAs拡散層16との介面ではシリサイド反応及
び注入されたSi原子の自己拡散が生じるため、均質化さ
れた高濃度の浅いAs拡散層16が形成できる。また、Si原
子は過飽和状態となっており、基板Siの消費を極力抑え
ることができるため、シリサイド層17の界面形状を安定
化させることが可能である。さらに、As原子の析出につ
いても、析出には至らずシリサイド層17中に固溶される
ため、電気的に不活性な析出が発生せずオーミック、コ
ンタクトが得やすくなる。また、電極構造としても、開
口14部において高融点金属15がそのまま電極となるた
め、セルフアライン方式による電極形成となり、微細化
にも貢献できる。
融点金属15とAs拡散層16との介面ではシリサイド反応及
び注入されたSi原子の自己拡散が生じるため、均質化さ
れた高濃度の浅いAs拡散層16が形成できる。また、Si原
子は過飽和状態となっており、基板Siの消費を極力抑え
ることができるため、シリサイド層17の界面形状を安定
化させることが可能である。さらに、As原子の析出につ
いても、析出には至らずシリサイド層17中に固溶される
ため、電気的に不活性な析出が発生せずオーミック、コ
ンタクトが得やすくなる。また、電極構造としても、開
口14部において高融点金属15がそのまま電極となるた
め、セルフアライン方式による電極形成となり、微細化
にも貢献できる。
ところで、本発明をバイポーラ型NPNトランジスタに適
用し、As拡散層16を高濃度エミッタ領域にあてはめた場
合のトランジスタの生成確率を調べてみた。その結果、
エミッタ・サイズが６×６μｍのトランジスタの生成確
率は、本発明の製造方法において99.991％が得られた。
また、従来の製造方法では99.98％であり、これと比較
しても改善の効果が見受けられる。
用し、As拡散層16を高濃度エミッタ領域にあてはめた場
合のトランジスタの生成確率を調べてみた。その結果、
エミッタ・サイズが６×６μｍのトランジスタの生成確
率は、本発明の製造方法において99.991％が得られた。
また、従来の製造方法では99.98％であり、これと比較
しても改善の効果が見受けられる。
また、前記実施例では拡散層を形成するための不純物と
してAs原子を用いたが、これに限られず、例えば２種以
上の不純物をイオン注入し、異なる不純物の接合を形成
することも可能である。また、事前に拡散層を形成した
不純物領域中に本発明を適用することにより、２重拡
散、３重拡散領域を得ることもできる。さらに、高融点
金属としては、TiW以外にも、Ti、Ｗ、Mo、MoSi、WSi、
TiSi、TiNとTiとの積層組合わせ等の材料、即ち後工程
の熱処理に耐えうることができる材料が使用可能であ
る。
してAs原子を用いたが、これに限られず、例えば２種以
上の不純物をイオン注入し、異なる不純物の接合を形成
することも可能である。また、事前に拡散層を形成した
不純物領域中に本発明を適用することにより、２重拡
散、３重拡散領域を得ることもできる。さらに、高融点
金属としては、TiW以外にも、Ti、Ｗ、Mo、MoSi、WSi、
TiSi、TiNとTiとの積層組合わせ等の材料、即ち後工程
の熱処理に耐えうることができる材料が使用可能であ
る。
なお、前記実施例では、Ｎ型の拡散層を有する半導体装
置について述べたが、本発明がＰ型の拡散層を有する半
導体装置に適用できることは言うまでもない。
置について述べたが、本発明がＰ型の拡散層を有する半
導体装置に適用できることは言うまでもない。
［発明の効果］ 以上、説明したように、本発明の半導体装置の製造方法
によれば、次のような効果を奏する。
によれば、次のような効果を奏する。
導電性不純物がイオン注入された所定の領域に、さらに
シリコン（硅素）がイオン注入されている。このため、
前記領域におけるシリコンは過飽和状態となる。よっ
て、その後の熱処理では、高融点金属とシリコンとのシ
リサイド化を進めながら、前記不純物の活性化を行うこ
とができる。よって、イオン注入領域の電気的活性化を
均質に行うことができると共に、コンタクト部の界面形
状の安定性に優れ、かつ、良好なオーミック・コンタク
トを得ることが可能となる。
シリコン（硅素）がイオン注入されている。このため、
前記領域におけるシリコンは過飽和状態となる。よっ
て、その後の熱処理では、高融点金属とシリコンとのシ
リサイド化を進めながら、前記不純物の活性化を行うこ
とができる。よって、イオン注入領域の電気的活性化を
均質に行うことができると共に、コンタクト部の界面形
状の安定性に優れ、かつ、良好なオーミック・コンタク
トを得ることが可能となる。
第１図（ａ）乃至（ｃ）は、本発明の一実施例に係わる
半導体装置の製造方法を示す断面図である。 11……Ｐ型シリコン基板、12……酸化膜、13……レジス
トパターン、14……開口、15……高融点金属、16……As
拡散層、17……シリサイド層。
半導体装置の製造方法を示す断面図である。 11……Ｐ型シリコン基板、12……酸化膜、13……レジス
トパターン、14……開口、15……高融点金属、16……As
拡散層、17……シリサイド層。
フロントページの続き (72)発明者 成瀬 宏 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (56)参考文献 特開 昭64−82620（ＪＰ，Ａ) 特開 昭63−262840（ＪＰ，Ａ) 特開 平１−179415（ＪＰ，Ａ)
Claims (4)
- 【請求項１】シリコン基板上に絶縁膜を形成する工程
と、 前記絶縁膜上にレジスト膜を形成する工程と、 前記レジスト膜をパターニングする工程と、 前記レジスト膜をマスクにして前記絶縁膜をエッチング
し、前記絶縁膜にコンタクトホールを形成する工程と、 前記レジスト膜をマスクにして前記シリコン基板中に導
電性イオンを注入し、かつ、前記レジスト膜をマスクに
して前記シリコン基板中にシリコンイオンを注入する工
程と、 前記レジスト膜を除去する工程と、 前記シリコン基板上に露出した表面上に高融点金属膜を
形成する工程と、 アニールを行うことにより、前記導電性イオンを活性化
させて拡散層を形成し、かつ、前記シリコン基板と前記
高融点金属膜の間にシリサイド層を形成する工程とを具
備することを特徴とする半導体装置の製造方法。 - 【請求項２】請求項１に記載の半導体装置の製造方法に
おいて、 前記高融点金属膜をパターニングし、電極を形成する工
程をさらに具備することを特徴とする半導体装置の製造
方法。 - 【請求項３】請求項１に記載の半導体装置の製造方法に
おいて、 前記シリコンイオンは、１×1015atoms/cm2以上注入さ
れることを特徴とする半導体装置の製造方法。 - 【請求項４】請求項１に記載の半導体装置の製造方法に
おいて、 前記高融点金属膜は、TiW、Ti、Ｗ、Wo、MoSi、WSi、Ti
Si、TiN、または、TiNとTiとの積層から構成されている
半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293491A JPH0727880B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
| US07/610,216 US5102826A (en) | 1989-11-10 | 1990-11-09 | Method of manufacturing a semiconductor device having a silicide layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293491A JPH0727880B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03154333A JPH03154333A (ja) | 1991-07-02 |
| JPH0727880B2 true JPH0727880B2 (ja) | 1995-03-29 |
Family
ID=17795426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1293491A Expired - Fee Related JPH0727880B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5102826A (ja) |
| JP (1) | JPH0727880B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11527478B2 (en) | 2020-03-19 | 2022-12-13 | Kioxia Corporation | Semiconductor device, semiconductor memory device, and semiconductor device manufacturing method |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5250467A (en) * | 1991-03-29 | 1993-10-05 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
| US5834368A (en) * | 1992-02-13 | 1998-11-10 | Nec Corporation | Integrated circuit with a metal silicide film uniformly formed |
| US5828131A (en) * | 1993-10-29 | 1998-10-27 | International Business Machines Corporation | Low temperature formation of low resistivity titanium silicide |
| US5510295A (en) * | 1993-10-29 | 1996-04-23 | International Business Machines Corporation | Method for lowering the phase transformation temperature of a metal silicide |
| US5654210A (en) * | 1994-09-13 | 1997-08-05 | Lsi Logic Corporation | Process for making group IV semiconductor substrate treated with one or more group IV elements to form one or more barrier regions capable of inhibiting migration of dopant materials in substrate |
| US5858864A (en) * | 1994-09-13 | 1999-01-12 | Lsi Logic Corporation | Process for making group IV semiconductor substrate treated with one or more group IV elements to form barrier region capable of inhibiting migration of dopant materials in substrate |
| KR0137978B1 (ko) * | 1994-10-12 | 1998-06-15 | 김주용 | 반도체 소자 제조방법 |
| JP2692617B2 (ja) * | 1994-12-06 | 1997-12-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3070420B2 (ja) * | 1994-12-21 | 2000-07-31 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6077781A (en) | 1995-11-21 | 2000-06-20 | Applied Materials, Inc. | Single step process for blanket-selective CVD aluminum deposition |
| US5877087A (en) | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| US6726776B1 (en) | 1995-11-21 | 2004-04-27 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| SG46751A1 (en) * | 1996-01-11 | 1998-02-20 | Taiwan Semiconductor Mfg | A modified tungsten-plug contact process |
| US5702957A (en) * | 1996-09-20 | 1997-12-30 | Lsi Logic Corporation | Method of making buried metallization structure |
| US6139697A (en) * | 1997-01-31 | 2000-10-31 | Applied Materials, Inc. | Low temperature integrated via and trench fill process and apparatus |
| US5770517A (en) * | 1997-03-21 | 1998-06-23 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing copper plug formation within a contact area |
| US5940726A (en) * | 1997-11-06 | 1999-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming an electrical contact for embedded memory |
| US6605531B1 (en) | 1997-11-26 | 2003-08-12 | Applied Materials, Inc. | Hole-filling technique using CVD aluminum and PVD aluminum integration |
| US5998294A (en) * | 1998-04-29 | 1999-12-07 | The United States Of America As Represented By The Secretary Of The Navy | Method for forming improved electrical contacts on non-planar structures |
| US6207558B1 (en) * | 1999-10-21 | 2001-03-27 | Applied Materials, Inc. | Barrier applications for aluminum planarization |
| US7582537B2 (en) * | 2004-12-15 | 2009-09-01 | Lg Electronics Inc. | Zener diode and methods for fabricating and packaging same |
| US9040398B2 (en) * | 2006-05-16 | 2015-05-26 | Cree, Inc. | Method of fabricating seminconductor devices including self aligned refractory contacts |
| US20080116494A1 (en) * | 2006-11-20 | 2008-05-22 | Matthias Goldbach | Method for manufacturing a semiconductor device |
| JP2009277994A (ja) * | 2008-05-16 | 2009-11-26 | Tohoku Univ | コンタクト形成方法、半導体装置の製造方法および半導体装置 |
| JP5282747B2 (ja) | 2010-03-05 | 2013-09-04 | 株式会社リコー | インクジェット記録用インクセット、インクジェット記録方法及び記録物 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4622735A (en) * | 1980-12-12 | 1986-11-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device utilizing self-aligned silicide regions |
| US4558507A (en) * | 1982-11-12 | 1985-12-17 | Nec Corporation | Method of manufacturing semiconductor device |
| CA1216962A (en) * | 1985-06-28 | 1987-01-20 | Hussein M. Naguib | Mos device processing |
| JPS63262840A (ja) * | 1987-04-21 | 1988-10-31 | Nec Corp | チタンシリサイド接合形成法 |
| JPS6482620A (en) * | 1987-09-25 | 1989-03-28 | Toshiba Corp | Manufacture of semiconductor device |
| JPH01179415A (ja) * | 1988-01-07 | 1989-07-17 | Kawasaki Steel Corp | 金属シリサイド層の形成方法 |
-
1989
- 1989-11-10 JP JP1293491A patent/JPH0727880B2/ja not_active Expired - Fee Related
-
1990
- 1990-11-09 US US07/610,216 patent/US5102826A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11527478B2 (en) | 2020-03-19 | 2022-12-13 | Kioxia Corporation | Semiconductor device, semiconductor memory device, and semiconductor device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| US5102826A (en) | 1992-04-07 |
| JPH03154333A (ja) | 1991-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0727880B2 (ja) | 半導体装置の製造方法 | |
| JP2921889B2 (ja) | 半導体装置の製造方法 | |
| US4528744A (en) | Method of manufacturing a semiconductor device | |
| US4551908A (en) | Process of forming electrodes and interconnections on silicon semiconductor devices | |
| JPH0613403A (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| EP0325328A1 (en) | A method of manufacturing a semiconductor device using sputter etching | |
| KR930003558B1 (ko) | 반도체장치의 제조방법 | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0766926B2 (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JP2001185507A (ja) | 半導体装置及びその製造方法 | |
| JPS60169169A (ja) | 半導体装置の製造方法 | |
| JP3420104B2 (ja) | 抵抗素子の製造方法 | |
| EP0259616A1 (en) | Silicon semiconductor device structure and process for forming same | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPS6138858B2 (ja) | ||
| JPH06196693A (ja) | 半導体装置の製造方法 | |
| JPS59177926A (ja) | 半導体装置の製造方法 | |
| JPS63227018A (ja) | 半導体装置の製造方法 | |
| JP2001203346A (ja) | 半導体装置の製造方法 | |
| JP3292154B2 (ja) | 半導体装置の製造方法 | |
| JPH0578181B2 (ja) | ||
| JP2504733B2 (ja) | 集積回路およびその製造方法 | |
| JPS63299377A (ja) | 半導体装置の製造方法 | |
| JPH04219928A (ja) | 半導体装置の製造方法 | |
| KR940010909B1 (ko) | 가열처리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |