JP2001185507A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001185507A JP2001185507A JP36653399A JP36653399A JP2001185507A JP 2001185507 A JP2001185507 A JP 2001185507A JP 36653399 A JP36653399 A JP 36653399A JP 36653399 A JP36653399 A JP 36653399A JP 2001185507 A JP2001185507 A JP 2001185507A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon carbide
- metal
- impurity
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
オーミック電極あるいはショットキー電極を形成する。 【解決手段】 シリコンカーバイド基板上に、不純物が
添加された金属シリサイド層を含む金属電極を備える。
この金属シリサイド層は、不純物を添加したシリコン膜
上に金属膜を形成した後、加熱処理することによって形
成する。
Description
その製造方法に関し、特にシリコンカーバイド基板に安
定で高性能なショットキー電極あるいはオーミック電極
を備えた半導体装置およびその製造方法に関する。
ス、大電力デバイス、あるいは耐放射線デバイスなど、
厳しい環境下で動作させようとする半導体装置の材料と
して期待されている。
定なショットキー電極を形成する場合は、n型結晶に対
しては金(Au)、白金(Pt)、チタン(Ti)など
を、p型結晶に対しては、金(Au)、白金(Pt)な
どをシリコンカーバイド基板上に直接被着した後、熱処
理を行っていた。
結晶に対しては、ニッケル(Ni)、チタン(Ti)、
モリブデン(Mo)、クロム(Cr)、タングステン
(W)などを、p型結晶に対しては、アルミニウム(A
l)、アルミニウムシリサイド(AlSi)などをシリ
コンカーバイド基板上に直接被着した後、熱処理を行っ
ていた。
直接金属膜を形成し、その後熱処理を行う方法では、金
属とシリコンカーバイド中のシリコンとが反応し、金属
シリサイド層が形成される。この金属シリサイド層は、
シリコンカーバイド基板中に金属原子が侵入して形成さ
れるが、この金属原子の侵入は、シリコンカーバイド結
晶の表面状態の影響を受け、均一にならない。具体的に
は、表面が炭素で覆われている部分では、金属シリサイ
ド層が形成されない。
が接触する部分と金属シリサイドが接触する部分が混在
する構造となり、障壁の高さがばらつくというデバイス
設計の不確定要素を含むため、好ましくない。
加されていないため、シリコンカーバイド結晶に添加さ
れている不純物を金属シリサイド層が吸収し、シリコン
カーバイド基板と金属シリサイド層との界面近傍の不純
物濃度が下がり、高抵抗層が形成されてしまったり、障
壁の高さが変化してしまうという問題点があった。
純物を添加しないシリコン膜と金属膜を積層形成した
後、比較的低温(900℃)で熱処理し、均一な金属シ
リサイド層を形成する方法が提案されている。この方法
では、シリコンカーバイド基板と均一な金属シリサイド
層が接触するため、障壁の高さがばらつくという問題点
は解消される。しかしながら、金属シリサイド層に不純
物が添加されていないため、シリコンカーバイド基板に
添加されている不純物が、金属シリサイド層中に拡散し
てしまう。その結果、シリコンカーバイド基板と金属シ
リサイド層との界面近傍の不純物濃度が下がり、高抵抗
層が形成されてしまったり、障壁の高さが変化してしま
うという問題点を解消するものではなかった。
ーミック電極あるいはショットキー電極の製造方法で
は、均一に金属シリサイドが形成されなかったり、不純
物が金属シリサイド層中に拡散してしまい、特性劣化の
原因となるという問題点があった。本発明は上記問題点
を解消し、特性劣化のない電極構造及びその製造方法を
提供することを目的とする。
するため、請求項1に係る発明は、シリコンカーバイド
基板上に、金属電極を備えた半導体装置において、該金
属電極は、不純物が添加された金属シリサイド層を含む
ことを特徴とするものである。
導体装置において、前記シリコンカーバイド基板表面に
該基板と同一あるいは逆導電型の不純物添加領域を備
え、該不純物添加領域上に前記金属シリサイド層を備え
たことを特徴とするものである。
ド基板表面に、不純物を添加したシリコン膜を形成する
工程と、該シリコン膜上に金属膜を形成する工程と、加
熱処理を行い、前記不純物が添加された金属シリサイド
層を形成する工程とを含むことを特徴とするものであ
る。
導体装置の製造方法において、前記シリコンカーバイド
基板表面に、前記シリコンカーバイド基板と同一あるい
は逆導電型の不純物添加領域を形成する工程を含むこと
を特徴とするものである。
ずれか記載の半導体装置の製造方法において、前記金属
膜上に高融点金属、高融点金属の窒化物、高融点金属の
炭化物のいずれかを含む膜を形成した後、加熱処理を行
うことを特徴とするものである。
について、n型シリコンカーバイド基板上にショットキ
ー電極を形成する場合を例にとり、製造工程に従い説明
する。n型のシリコンカーバイド基板1上に、二酸化シ
リコン等の絶縁膜2を全面に形成する。絶縁膜2上にホ
トレジスト3を形成し、電極形成領域が開口するように
パターニングし、ホトレジスト3をマスクとして使用
し、絶縁膜2をエッチングし、シリコンカーバイド基板
1を露出させる(図1)。
てリンあるいはアルミニウム(シリコンカーバイド結晶
に添加された際、n型あるいはp型の導電性を示す不純
物)を1018atom/cm3以上(上限は固溶度)添
加したシリコン膜4と、シリコン膜4上にニッケル膜5
を全面に形成し、電極形成領域以外のシリコン膜4及び
ニッケル膜5を除去するため、ホトレジスト6をパター
ニングする(図2)。この際、シリコン膜4中に添加さ
れる不純物濃度は、シリコンカーバイド基板1の不純物
濃度と同等かそれより大きく設定しておく。また、シリ
コン膜4とニッケル膜5の厚さは、後工程でニッケルシ
リサイド(Ni2Si)を形成するため、その厚さの比
率をシリコン膜厚:ニッケル膜厚=1:2となるように
設定する。なお、不純物を添加したシリコン膜の形成
は、蒸着法、スパッタ法、CVD法等で不純物が添加さ
れた状態で被覆する方法であっても、不純物を添加しな
いシリコン膜を形成した後、イオン注入法により不純物
を添加する方法であっても良い。イオン注入法で不純物
を添加する方法は、不純物濃度のピークを、シリコンカ
ーバイド基板との界面近傍に設定することができ、効果
が大きい。
ッケル膜5及びシリコン膜4の一部をエッチング除去
し、電極形成領域上にニッケル膜5及びシリコン膜4を
残す(図3)。
いはアルゴン雰囲気中で800℃以上の加熱処理を行
い、ニッケルシリサイド膜7を形成する(図4)。
膜7は、シリコンカーバイド基板1表面からシリコンが
金属中に拡散することがないので、シリコンカーバイド
基板表面の組成を変化させることがない。
シリコンカーバイド基板1中の不純物濃度と同程度かそ
れより大きく設定されているので、シリコンカーバイド
基板から不純物が、ニッケルシリサイド膜中に吸い込ま
れるのを防止し、シリコンカーバイド基板とニッケルシ
リサイド膜との界面に高抵抗層が形成されることもな
い。
純物も、シリコンカーバイド単結晶基板中に拡散するた
め、ショットキー接続する電極を形成する場合は、所望
のバリアハイトの電極を得るため、シリコン膜中に添加
される不純物の導電型、添加量等を適宜設定する必要が
ある。
晶基板である場合、バリアハイトを下げたい場合は、リ
ンを添加し、逆にバリアハイトを上げたい場合には、ア
ルミニウムを添加する。不純物濃度は、オーミック接触
するほど高濃度とはしないように設定され、シリコンカ
ーバイド単結晶基板の不純物濃度に応じて、設定され
る。
反応のシリコン膜、ニッケル膜のいずれか、あるいは両
方が残る構造であっても良いことは言うまでもない。
タル膜等の高融点金属膜、窒化タングステン膜、窒化タ
ンタル膜等の高融点金属の窒化物膜、炭化タングステン
膜、炭化タンタル膜等の高融点金属の炭化物膜のいずれ
かを形成した後、加熱処理してニッケルシリサイド膜を
形成しても良い。この場合、ニッケルシリサイドが比較
的低温(1300℃)で軟化するため、軟化点以上の温
度で熱処理する場合、上記膜がキャップ層を形成し、安
定なニッケルシリサイドを形成することができる。同時
に、ニッケルシリサイド膜中の不純物の蒸発を防止でき
る。
ることもなく、シリコンと反応し、金属シリサイドを形
成する金属であればよい。例えば、タングステン
(W)、チタン(Ti)、タンタル(Ta)、白金(P
t)であっても良い。
金属膜を形成した後、熱処理を行い形成する他、不純物
を含む金属シリサイドを直接被着させる構成であって
も、シリコンカーバイド単結晶基板表面の組成を変化さ
せたり、表面の不純物濃度が減少することもなく、加熱
処理して形成した膜と同様の効果を得ることができる。
ーミック電極を形成する場合を例にとり、本発明の第2
の実施の形態について説明する。第1の実施の形態同
様、n型のシリコンカーバイド基板1上に、二酸化シリ
コン等の絶縁膜2を全面に形成する。絶縁膜2上にホト
レジスト3を形成し、電極形成領域が開口するようにパ
ターニングし、ホトレジスト3をマスクとして使用し、
絶縁膜2をエッチングし、シリコンカーバイド基板1を
露出させる。その後、露出したシリコンカーバイド単結
晶基板1中に、n型不純物をイオン注入し、高濃度の不
純物領域8を形成する(図5)。
てシリコンカーバイド基板と同一の導電型となるリンを
1020atom/cm3以上(上限は固溶度)添加した
シリコン膜4とニッケル膜5を全面に形成し、電極形成
領域以外のシリコン膜4及びニッケル膜5を除去する。
シリコン膜4とニッケル膜5の厚さは、後工程でニッケ
ルシリサイド(Ni2Si)を形成するため、その厚さ
の比率をシリコン膜厚:ニッケル膜厚=1:2となるよ
うに設定する。なお、先に形成した不純物領域8は、シ
リコン膜とニッケル膜を形成した後、シリコンカーバイ
ド基板1中にイオン注入し、形成しても良い。
行い、ニッケルシリサイド膜7を形成する(図6)。同
時に、この加熱処理によって、不純物領域8にイオン注
入された不純物を活性化することができる。なお、活性
化のための加熱処理を行った後、シリコン膜とニッケル
膜を形成し、ニッケルシリサイド膜を形成するための加
熱処理を行っても良い。
膜7は、シリコンカーバイド基板1表面からシリコンが
金属中に拡散することがないので、シリコンカーバイド
基板表面の組成を変化させることがない。
度は、シリコンカーバイド基板中の不純物濃度と同程度
かそれより大きく設定されているので、シリコンカーバ
イド単結晶基板から不純物が、ニッケルシリサイド膜中
に吸い込まれるのを防止する。
ック接続する電極を形成する場合は、シリコン膜中に添
加される不純物は、シリコンカーバイド基板と同一の導
電型を示す不純物であれば、種々変更可能である。例え
ば、n型シリコンカーバイド単結晶基板である場合、リ
ン、砒素、窒素を添加し、p型シリコンカーバイド単結
晶基板である場合には、アルミニウム、ホウ素、ガリウ
ムを添加することができる。
反応のシリコン膜、ニッケル膜のいずれか、あるいは両
方が残る構造であっても良いことは言うまでもない。
タル膜等の高融点金属膜、窒化タングステン膜、窒化タ
ンタル膜等の高融点金属の窒化物膜、炭化タングステン
膜、炭化タンタル膜等の高融点金属の炭化物膜のいずれ
かを形成した後、加熱処理してニッケルシリサイド膜を
形成しても良い。この場合、ニッケルシリサイドが比較
的低温(1300℃)で軟化するため、軟化点以上の温
度で熱処理する場合、上記膜がキャップ層を形成し、安
定なニッケルシリサイドを形成することができる。同時
に、ニッケルシリサイド膜中の不純物の蒸発を防止でき
る。
ることもなく、シリコンと反応し、金属シリサイドを形
成する膜であればよい。例えば、タングステン(W)、
チタン(Ti)、タンタル(Ta)、白金(Pt)であ
っても良い。
金属膜を形成した後、熱処理を行い形成する他、金属シ
リサイドを直接被着させる構成であっても、シリコンカ
ーバイド単結晶基板表面の組成を変化させたり、表面の
不純物濃度が減少することもない。
る前に、シリコンカーバイド単結晶基板中に、n型不純
物をイオン注入し、高濃度のn型不純物領域8を形成す
る場合について説明したが、不純物を添加したシリコン
膜と金属膜とを熱処理し、金属シリサイド膜を形成する
加熱処理の際、シリコン膜に添加された不純物が、シリ
コンカーバイド単結晶中に拡散し、n型拡散領域を形成
する構成であっても良い。
に、ショットキー電極及びオーミック電極を形成する場
合について説明を行ったが、p型シリコンカーバイド単
結晶基板についても、同様にショットキー電極及びオー
ミック電極を形成することができる。p型シリコンカー
バイド単結晶基板の場合も、ショットキー電極を形成す
る場合は、p型あるいはn型の不純物が添加された金属
シリサイドを形成し、オーミック電極を形成する場合
は、p型の不純物が添加された金属シリサイドを、少な
くとも表面がp型の導電型のシリコンカーバイド単結晶
基板上に形成するように構成すればよい。
リコンカーバイド基板表面からシリコンが電極金属中に
拡散することがないので、シリコンカーバイド基板表面
の組成を変化させることがない。
は、シリコンカーバイド基板中の不純物濃度と同程度か
それより大きく設定されているので、シリコンカーバイ
ド基板から不純物が、金属シリサイド膜中に吸い込まれ
るのを防止する。
する本発明の製造方法は、非常に簡便で、歩留まり良く
半導体装置を形成することができる。
リサイド膜を形成する加熱処理において、同時にシリコ
ン膜に含まれる不純物をシリコンカーバイド基板中に拡
散させ、高濃度の拡散領域を形成することができ、高濃
度の拡散領域を形成するための工程を必要としない。
る。
る。
る。
る。
る。
る。
Claims (5)
- 【請求項1】 シリコンカーバイド基板上に、金属電極
を備えた半導体装置において、該金属電極は、不純物が
添加された金属シリサイド層を含むことを特徴とする半
導体装置。 - 【請求項2】 請求項1記載の半導体装置において、前
記シリコンカーバイド基板表面に該基板と同一あるいは
逆導電型の不純物添加領域を備え、該不純物添加領域上
に前記金属シリサイド層を備えたことを特徴とする半導
体装置。 - 【請求項3】 シリコンカーバイド基板表面に、不純物
を添加したシリコン膜を形成する工程と、 該シリコン膜上に金属膜を形成する工程と、 加熱処理を行い、前記不純物が添加された金属シリサイ
ド層を形成する工程とを含むことを特徴とする半導体装
置の製造方法。 - 【請求項4】 請求項3記載の半導体装置の製造方法に
おいて、前記シリコンカーバイド基板表面に、前記シリ
コンカーバイド基板と同一あるいは逆導電型の不純物添
加領域を形成する工程を含むことを特徴とする半導体装
置の製造方法。 - 【請求項5】 請求項3又は4いずれか記載の半導体装
置の製造方法において、前記金属膜上に高融点金属、高
融点金属の窒化物、高融点金属の炭化物のいずれかを含
む膜を形成した後、加熱処理を行うことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36653399A JP3953696B2 (ja) | 1999-12-24 | 1999-12-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36653399A JP3953696B2 (ja) | 1999-12-24 | 1999-12-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001185507A true JP2001185507A (ja) | 2001-07-06 |
JP3953696B2 JP3953696B2 (ja) | 2007-08-08 |
Family
ID=18487032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36653399A Expired - Fee Related JP3953696B2 (ja) | 1999-12-24 | 1999-12-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3953696B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289555A (ja) * | 2001-03-27 | 2002-10-04 | Ngk Spark Plug Co Ltd | 炭化珪素半導体用電極及びそれを備える炭化珪素半導体素子並びにそれらの製造方法 |
JP2007234925A (ja) * | 2006-03-02 | 2007-09-13 | National Institute Of Advanced Industrial & Technology | ショットキーダイオードを内蔵した炭化ケイ素mos電界効果トランジスタおよびその製造方法 |
JP2008205467A (ja) * | 2007-02-16 | 2008-09-04 | Cree Inc | 低減されたオン抵抗を有するダイオード、および関連する製造方法 |
JP2008306034A (ja) * | 2007-06-08 | 2008-12-18 | Nissan Motor Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2010086999A (ja) * | 2008-09-29 | 2010-04-15 | Sumitomo Electric Ind Ltd | 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法 |
JP2012186324A (ja) * | 2011-03-07 | 2012-09-27 | Toshiba Corp | 半導体装置 |
JP2013214657A (ja) * | 2012-04-03 | 2013-10-17 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
US9362370B2 (en) | 2012-10-30 | 2016-06-07 | Panasonic Intellectual Property Management Co., Ltd. | Silicon carbide semiconductor device having nitrogen-containing silicon alloy for ohmic contact to P-type impurity region |
WO2021010382A1 (ja) * | 2019-07-17 | 2021-01-21 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111834467B (zh) * | 2019-04-22 | 2021-12-03 | 复旦大学 | 一种与Si工艺兼容的NixSiy/Ga2O3肖特基二极管及其制备方法 |
-
1999
- 1999-12-24 JP JP36653399A patent/JP3953696B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002289555A (ja) * | 2001-03-27 | 2002-10-04 | Ngk Spark Plug Co Ltd | 炭化珪素半導体用電極及びそれを備える炭化珪素半導体素子並びにそれらの製造方法 |
JP4545975B2 (ja) * | 2001-03-27 | 2010-09-15 | 日本特殊陶業株式会社 | 炭化珪素半導体用電極の製造方法、及び炭化珪素半導体用電極を備える炭化珪素半導体素子の製造方法 |
JP2007234925A (ja) * | 2006-03-02 | 2007-09-13 | National Institute Of Advanced Industrial & Technology | ショットキーダイオードを内蔵した炭化ケイ素mos電界効果トランジスタおよびその製造方法 |
JP2008205467A (ja) * | 2007-02-16 | 2008-09-04 | Cree Inc | 低減されたオン抵抗を有するダイオード、および関連する製造方法 |
US8138583B2 (en) | 2007-02-16 | 2012-03-20 | Cree, Inc. | Diode having reduced on-resistance and associated method of manufacture |
JP2008306034A (ja) * | 2007-06-08 | 2008-12-18 | Nissan Motor Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2010086999A (ja) * | 2008-09-29 | 2010-04-15 | Sumitomo Electric Ind Ltd | 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法 |
JP2012186324A (ja) * | 2011-03-07 | 2012-09-27 | Toshiba Corp | 半導体装置 |
JP2013214657A (ja) * | 2012-04-03 | 2013-10-17 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
US9362370B2 (en) | 2012-10-30 | 2016-06-07 | Panasonic Intellectual Property Management Co., Ltd. | Silicon carbide semiconductor device having nitrogen-containing silicon alloy for ohmic contact to P-type impurity region |
WO2021010382A1 (ja) * | 2019-07-17 | 2021-01-21 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 |
JP7459875B2 (ja) | 2019-07-17 | 2024-04-02 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3953696B2 (ja) | 2007-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6797602B1 (en) | Method of manufacturing a semiconductor device with supersaturated source/drain extensions and metal silicide contacts | |
US6777275B1 (en) | Single anneal for dopant activation and silicide formation | |
US4141022A (en) | Refractory metal contacts for IGFETS | |
TWI255007B (en) | Method of fabricating a semiconductor device having reduced contact resistance | |
EP0219827B1 (en) | Improved process for forming low sheet resistance metal silicide layers on semiconductor substrates | |
US5739064A (en) | Second implanted matrix for agglomeration control and thermal stability | |
JPH0523055B2 (ja) | ||
KR20030044800A (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
JPH1187711A (ja) | トランジスタ製造方法 | |
JP3953696B2 (ja) | 半導体装置の製造方法 | |
JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
JPH0766926B2 (ja) | GaAs MESFETの製造方法 | |
US5382808A (en) | Metal boride ohmic contact on diamond and method for making same | |
JP3539417B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JPH0550129B2 (ja) | ||
JP2002525870A (ja) | オーミック接点の形成方法 | |
JP3970142B2 (ja) | 炭化けい素のオーミック電極構造および半導体装置 | |
JPS6226573B2 (ja) | ||
KR100369340B1 (ko) | 티타늄실리사이드의 형성 방법 | |
JPH0322694B2 (ja) | ||
JPS59177926A (ja) | 半導体装置の製造方法 | |
JPS63313818A (ja) | 半導体装置の製造方法 | |
JP2002261044A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2868040B2 (ja) | 半導体装置の製造方法 | |
JP2003197926A (ja) | 半導体素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |