JP2003197926A

JP2003197926A - 半導体素子およびその製造方法

Info

Publication number: JP2003197926A
Application number: JP2001400315A
Authority: JP
Inventors: Hisanaga Takano; 久永高野; Nobuyuki Ito; 信之伊藤
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2001-12-28
Filing date: 2001-12-28
Publication date: 2003-07-11
Anticipated expiration: 2021-12-28
Also published as: JP3823826B2

Abstract

(57)【要約】【課題】信頼性の高いショットキバリア電極を備えた
半導体素子およびその製造方法を提供する。【解決手段】半導体基板１２上にＴｉ層およびＰｄ層
を順に形成する。次いで、熱処理により、Ｔｉ層を介し
て半導体基板１２の表面領域にＰｄを拡散させ、Ｐｄシ
リサイドからなる第１金属層１９を形成する。このとき
同時に、半導体基板１２からのＳｉの拡散により、Ｔｉ
層はシリサイド化される。次いで、Ｔｉ層上にＡｌ層を
形成し、熱処理を施す。これにより、Ｔｉ層とＡｌ層と
の界面に、ＴｉとＡｌとＳｉとからなる第４の金属層２
２が形成される。このようにして、Ｐｄシリサイドから
なる第１金属層１９と、Ｔｉシリサイドからなる第２金
属層２０と、ＴｉとＡｌとＳｉとからなる第４金属層２
２と、Ａｌからなる第３金属層２１と、から構成された
ショットキバリア電極１３を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ショットキバリア
電極を備えた半導体素子およびその製造方法に関する。

【０００２】

【従来の技術】スイッチング素子等として、ショットキ
接合を用いるショットキバリアダイオードが広く使用さ
れている。ショットキバリアダイオードは、半導体基板
と、半導体基板の一面上に開口を有して形成されたシリ
コン系絶縁膜と、開口を介して半導体基板の一面に電気
的に接続されたアノード電極（ショットキバリア電極）
と、半導体基板の他面上に設けられて半導体基板にオー
ミック接触するカソード電極と、を備える。

【０００３】ショットキバリア電極は、半導体基板の一
面との界面に所定のバリアハイトを有するショットキ障
壁を形成する。ショットキ障壁のバリアハイトは、ショ
ットキバリア電極を構成する金属膜の材料によってその
大きさが決定される。従って、ショットキバリア電極を
構成する金属材料は、所望するバリアハイトの大きさに
応じて適宜選択される。

【０００４】ここで、所望のバリアハイトを有するショ
ットキ障壁を形成するため、例えば、パラジウム（Ｐ
ｄ）等のシリコン系絶縁膜との密着性が低い材料を用い
る場合がある。このような場合、図４に示すような、シ
ョットキバリア電極を複数の金属膜から構成する構造が
採用される。

【０００５】図４に示すショットキバリアダイオード１
００のショットキバリア電極１０１は、絶縁膜１０２の
コンタクト開口１０３内で半導体基板１０４に接する薄
膜の金属膜（バリア金属膜１０５）と、バリア金属膜１
０５の表面を含む半導体基板１０４の一面上に形成され
た金属膜（オーバーオキサイド膜１０６）と、オーバー
オキサイド膜１０６上に形成された金属膜（電極金属膜
１０７）と、から構成される。

【０００６】図４に示す構成では、オーバーオキサイド
膜１０６は、絶縁膜１０２（シリコン酸化膜）と密着性
が高い金属、例えば、チタン（Ｔｉ）から構成される。
また、電極金属膜１０７は、ワイヤボンディング等が良
好に行える金属、例えば、アルミニウム（Ａｌ）から構
成される。オーバーオキサイド膜１０６は、金属である
Ａｌとの密着性も高く、これにより、ショットキバリア
電極１０１全体として、絶縁膜に対する高い密着性が得
られる。

【０００７】

【発明が解決しようとする課題】ところで、上記構成の
ショットキバリア電極を備えた半導体素子に４００℃程
度の熱処理を施すと、例えばＴｉからなるオーバーオキ
サイド膜１０６と、例えばＡｌからなる電極金属膜１０
７との間に、Ａｌ_３Ｔｉのような金属間化合物が形成さ
れる。このような金属間化合物の生成は、２つの金属膜
同士の密着性を低下させ、素子の信頼性を低下させる。
このように、従来の、積層構造のショットキバリア電極
を備えた半導体素子には、熱処理により、金属層間の密
着性が低下し、素子の信頼性が低下するおそれがある、
という問題があった。

【０００８】上記事情を鑑みて、本発明は、信頼性の高
いショットキバリア電極を備えた半導体素子およびその
製造方法を提供することを目的とする。また、本発明
は、金属層間の良好な密着性が得られる、信頼性の高い
ショットキバリア電極を備えた半導体素子およびその製
造方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点に係る半導体素子は、シリコン
を含む半導体基板の一面と接触するように設けられ、前
記半導体基板の一面との間にショットキ障壁を形成する
ショットキバリア電極を備えた半導体素子であって、前
記半導体基板上に、開口を有して形成されたシリコン系
絶縁膜と、前記半導体基板の表面領域に形成され、第１
の金属を含む第１の金属層と、前記第１の金属層と前記
開口を介して接するように前記絶縁膜上に形成され、第
２の金属のシリサイドを含む第２の金属層と、前記第２
の金属層上に形成され、第３の金属を含み、外部電極に
接続される第３の金属層と、前記第２の金属層と、前記
第３の金属層と、の界面に形成され、前記第２の金属
と、前記第３の金属と、シリコンと、を含む第４の金属
層と、を備えることを特徴とする。

【００１０】上記構成の半導体素子においては、第２の
金属層（シリサイド）と第３の金属層との界面に、第２
の金属と、第３の金属と、シリコンと、を含む第４の金
属層を形成している。このような、第２の金属および第
３の金属の他にシリコンを含む第４の金属層を設けるこ
とにより、第２の金属層と第３の金属層との間に金属間
化合物が形成されることを防ぐことができる。２層間の
密着性を低下させる金属間化合物の発生を防ぐことによ
り、金属層間の密着性の高い、信頼性の高い半導体素子
が得られる。

【００１１】上記構成において、前記第２の金属は、例
えば、チタンから構成される。また、前記第３の金属
は、例えば、アルミニウムから構成される。

【００１２】上記目的を達成するため、本発明の第２の
観点に係る半導体素子の製造方法は、シリコンを含む半
導体基板の一面と接触するように設けられ、前記半導体
基板の一面との間にショットキ障壁を形成するショット
キバリア電極を備えた半導体素子の製造方法であって、
前記半導体基板の一面上に、開口を有するシリコン系絶
縁膜を形成する工程と、前記絶縁膜上に、第１の金属を
含む第１の金属層と、第２の金属を含む第２の金属層
と、を順に形成する工程と、前記第２の金属層に含まれ
る前記第２の金属を、前記第１の金属層を介して前記半
導体基板の表面領域に熱拡散させ、前記開口を介して前
記第１の金属層と接し、前記第２の金属のシリサイドを
含む第３の金属層を形成するとともに、前記半導体基板
に含まれるシリコンを前記第１の金属層へ熱拡散させる
工程と、熱処理後の前記半導体基板の一面上に、外部電
極に接続される、第３の金属を含む第４の金属層を形成
する工程と、熱処理により、前記第１の金属層と前記第
４の金属層との間に、前記第１の金属と、前記第３の金
属と、シリコンと、を含む第５の金属層を形成する熱処
理工程と、を備える、ことを特徴とする。

【００１３】上記構成の方法によって製造された半導体
素子においては、第１の金属層（シリサイド）と第４の
金属層との界面に、第１の金属と、第３の金属と、シリ
コンと、を含む第５の金属層を形成している。このよう
な、第１の金属および第３の金属の他にシリコンを含む
第５の金属層を設けることにより、第１の金属層と第４
の金属層との間に金属間化合物が形成されることを防ぐ
ことができる。２層間の密着性を低下させる金属間化合
物の発生を防ぐことにより、金属層間の密着性の高い、
信頼性の高い半導体素子が得られる。

【００１４】

【発明の実施の形態】本発明の実施の形態にかかる半導
体素子について、以下図面を参照して説明する。本実施
の形態では、本発明をショットキバリアダイオードに適
用した例について説明する。

【００１５】図１は、本実施の形態にかかる半導体素子
１１の断面図を示す。図１に示すように、半導体素子１
１は、半導体基板１２と、半導体基板１２の一面に設け
られ、アノード電極を構成するショットキバリア電極１
３と、半導体基板１２の他面に設けられたカソード電極
１４と、を備える。

【００１６】半導体基板１２は、例えば、略方形のシリ
コン単結晶基板から構成され、半導体基板１２の一面を
構成する相対的に不純物濃度の低いＮ型の第１半導体領
域１５と、半導体基板１２の他面を構成する相対的に不
純物濃度の高いＮ型の第２半導体領域１６と、から構成
されている。ここで、第２半導体領域１６は、シリコン
単結晶基板から構成される第１半導体領域１５上に、エ
ピタキシャル成長により形成しても良い。

【００１７】半導体基板１２の一面上には絶縁膜１７が
形成されている。絶縁膜１７はシリコン系膜から構成さ
れ、例えば、熱酸化等によって形成されたシリコン酸化
膜から構成される。絶縁膜１７は、半導体基板１２の略
中央に、その内側に第１半導体領域１５が露出するよう
に形成されたコンタクト開口１８を有する。

【００１８】ショットキバリア電極１３は、第１金属層
１９と、第２金属層２０と、第３金属層２１と、第４金
属層２２と、から構成される。

【００１９】第１金属層１９は、パラジウム（Ｐｄ）シ
リサイドを主成分として構成されている。第１金属層１
９は、コンタクト開口１８内に露出する第１半導体領域
１５上に接触するように形成されている。第１金属層１
９は、後述するように、シリコン半導体基板１２（第１
半導体領域１５）の表面領域へのＰｄの熱拡散によって
形成される。

【００２０】第１金属層１９は、半導体基板１２と電気
的に接続され、半導体基板１２表面との界面にショット
キ障壁を形成するバリア金属層として機能する。ショッ
トキ障壁のバリアハイトは、第１金属層１９の厚さを調
製することにより、所望の大きさとされる。第１金属層
１９は、例えば、２０μｍ程度の厚さで設けられてい
る。このように、第１金属層１９は極薄の膜であり、パ
ラジウムシリサイドを含む「拡散領域」ともよべるもの
である。

【００２１】第２金属層２０は、チタン（Ｔｉ）シリサ
イドを主成分として構成されている。第２金属層２０
は、絶縁膜１７の表面およびコンタクト開口１８内の第
１金属層１９の表面を含む、半導体基板１２の一面上に
設けられている。第２金属層２０はコンタクト開口１８
を介して第１金属層１９に接触し、電気的に接続されて
いる。

【００２２】第２金属層２０は、Ｐｄを含んで構成され
る第１金属層１９のシリコン系絶縁膜１７との低い密着
性を補完するために設けられている。Ｔｉを含む第２金
属層２０は、金属膜およびシリコン系膜と密着性が高
い。第２金属層２０は、第１金属層１９の表面と、少な
くとも第１金属層１９の周囲の絶縁膜の表面と、を被覆
し、双方に高い密着性で密着する。

【００２３】第２金属層２０は、後述するように、半導
体基板１２に含まれるシリコン（Ｓｉ）のＴｉ層への熱
拡散によって形成される。ここで、熱拡散は、第２金属
層２０のシリサイド化が、絶縁膜１７上のＴｉ層におい
ても可能な程度で行われる。

【００２４】第２金属層２０の形成（Ｔｉシリサイドの
形成）は、上述した第１金属層１９の形成（Ｐｄシリサ
イドの形成）と同一の熱処理（熱拡散）工程で行われ
る。具体的には、熱処理は、半導体基板１２の一面上に
形成されたＴｉ層上にＰｄ層を積層した後に行われる。
このとき、ＰｄはＴｉ層を通過して半導体基板１２に向
かい、一方、半導体基板１２のＳｉがＴｉ層へと向か
う。このようにして、Ｔｉ層におけるシリサイドの形成
（第２金属層２０の形成）と、半導体基板１２の表面領
域におけるＰｄシリサイド領域の形成（第１金属層１９
の形成）と、が同時に進行する。ここで、熱処理後、第
２金属層２０はＰｄをほとんど含んでいない。

【００２５】第３金属層２１はアルミニウムから構成さ
れている。第３金属層２１は、第２金属層２０上に真空
蒸着等により形成される。第３金属層２１は、第１金属
層１９および第２金属層２０を介して半導体基板１２に
電気的に接続される。

【００２６】第２金属層２０を構成するＴｉは、シリコ
ン系絶縁膜１７との密着性は高いものの、ワイヤボンデ
ィングに適する材料ではない。第３金属層２１は、これ
を補完するために設けられ、ワイヤボンディングに適し
た材料（アルミニウム）から形成されている。第３金属
層２１の表面には、ワイヤボンディング等により端子等
が接続される。ここで、Ｔｉシリサイドとして形成され
る第２金属層２０は、通常のＴｉ層よりも、シリコン系
膜に対する高い密着性を有する。

【００２７】第４金属層２２は、第２金属層２０と、第
３金属層２１と、の界面に形成されている。第４金属層
２２は、Ｔｉと、Ｓｉと、Ａｌと、を主成分とする合
金、例えば、Ｔｉ_７Ｓｉ_１２Ａｌ_５から構成されてい
る。

【００２８】第４金属層２２は、後述するように、第２
金属層２０を構成するＴｉシリサイド層と、これに積層
され、第３金属層２１を構成するＡｌ層と、を熱処理す
ることによって形成される。このため、第２金属層２０
と第４金属層２２との境界、および、第３金属層２１と
第４金属層２２との境界は、明確なものではなく、例え
ば、所定の検出手法によって検出可能な量のＴｉ、Ｓｉ
およびＡｌがそれぞれ含有される金属層として定義され
る。このような定義によれば、第２〜第４金属層２０〜
２２は、例えば、１００ｎｍ、１μｍ、５０ｎｍ程度の
厚さでそれぞれ形成される。

【００２９】第４金属層２２は、第２金属層２０と第３
金属層２１との界面の、ほぼ全体に存在するように形成
され、第４金属層２２は、第２金属層２０と第３金属層
２１との間の密着性を高く維持するために設けられてい
る。但し、第４金属層２２の内、絶縁膜１７の上面部分
のＳｉ含有量は、第１金属層１９の上面部分のＳｉ含有
量に比べて低くなっている。

【００３０】ここで、第２金属層２０と第３金属層２１
とが接する状態でショットキバリア電極２１を形成する
と、４００℃程度に加熱した場合に、第２金属層２０と
第３金属層２１との間にＡｌ_３Ｔｉ等の金属間化合物が
形成される。このような金属間化合物の生成は、２つの
金属層間の密着性を低下させ、半導体素子１１の信頼性
を低下させる。

【００３１】しかし、Ｓｉを含んで構成される第４金属
層２２が第２金属層２０と第３金属層２１との間に存在
することにより、このような金属間化合物の発生は防が
れ、２つの金属層間の密着性は高く維持される。従っ
て、熱処理にも安定な、信頼性の高い半導体素子１１が
得られる。

【００３２】カソード電極１４は、チタン、ニッケル、
パラジウムおよび銀を順次積層して構成される。カソー
ド電極１４は、第２半導体領域１６上に真空蒸着等によ
り形成される。カソード電極１４は、端子等にはんだ付
けされる。

【００３３】以下、本実施の形態の半導体素子１１の製
造方法について、図２（ａ）〜（ｄ）、図３（ｅ）〜
（ｇ）を参照して説明する。

【００３４】まず、一面に相対的に不純物濃度の低いＮ
型半導体領域１５と、他面に相対的に不純物濃度の高い
Ｎ型半導体領域１６と、を備えた半導体基板１２を用意
する。次いで、熱酸化等によって半導体基板１２の他面
にシリコン酸化膜からなる絶縁膜１７を形成する。絶縁
膜１７は、例えば、１μｍ程度の厚さで形成される。さ
らに、絶縁膜１７をパターニングして、図２（ａ）に示
すように、コンタクト開口１８を形成する。

【００３５】続いて、図２（ｂ）に示すように、真空蒸
着等により、絶縁膜１７を含む半導体基板１２の他面上
にＴｉ層２３を形成する。Ｔｉ層２３は、例えば、５０
ｎｍ〜５００ｎｍの厚さで形成する。次に、図２（ｃ）
に示すように、Ｔｉ層２３上にＰｄ層２４を真空蒸着等
により形成する。Ｐｄ層２４は、例えば、１０００ｎｍ
程度の厚さで設けられる。

【００３６】続いて、Ｔｉ層２３と、Ｐｄ層２４と、が
積層された半導体基板１２に、例えば、６００℃程度の
温度で、例えば、４０分程度の時間、熱処理を施す。こ
のとき、Ｔｉ層２３上のＰｄ層２４から、ＰｄがＴｉ層
２３を通って半導体基板１２の表面領域まで拡散する。
Ｐｄは、半導体基板１２の表面領域のシリコン（Ｓｉ）
と反応し、これにより、コンタクト開口１８内の、Ｔｉ
層２３と半導体基板１２表面との間にＰｄシリサイド層
（第１金属層１９）が形成される。また、これと同時
に、半導体基板１２中のＳｉがＴｉ層２３中に拡散し、
Ｔｉ層２３はＴｉシリサイド層に変化する。なお、絶縁
膜１７の端部の幅は、Ｔｉ層２３がその端部においても
シリサイド化されるように、十分に小さく設定されてい
る。但し、絶縁膜１７上のＴｉシリサイド層２０では、
Ｐｄシリサイド層１９上のＴｉシリサイド層２０に比べ
て、シリサイド化の程度が低い。

【００３７】ここで、熱処理は、Ｐｄ層２４のほぼ全体
が半導体基板１２側に拡散し、Ｔｉ層２３上のＰｄ層２
４が実質的に残存しないように行われる。熱処理の結
果、図２（ｄ）に示すように、Ｐｄ層２４は実質的に消
失し、半導体基板１２の他面上に、Ｐｄシリサイド層１
９と、Ｔｉシリサイド層２３と、が積層された状態が得
られる。なお、熱処理後に、Ｔｉシリサイド層２３上
に、Ｐｄ層２４が残存していてもよい。

【００３８】次いで、図３（ｅ）に示すように、Ｔｉシ
リサイド層２３の上にＡｌ層２５を真空蒸着等により形
成する。Ａｌ層２５は、例えば、１μｍ程度の厚さで設
けられる。さらに、この半導体基板１２に４００℃以上
の温度での熱処理を施す。これにより、図３（ｆ）に示
すように、第２金属層２０（Ｔｉシリサイド層２３）と
第３金属層２１（Ａｌ層２５）との間に、ＴｉとＳｉと
Ａｌとを主成分として構成される合金層（第４の金属層
２２）が形成される。ここで、熱処理は、合金層が、Ｔ
ｉシリサイド層２３とＡｌ層２５との界面のほぼ全体に
わたって形成され、例えば、５０μｍ程度の厚さで形成
されるような条件で行われる。

【００３９】以上のようにして、Ｐｄシリサイドを含む
第１金属層１９と、Ｔｉシリサイドを含む第２金属層２
０と、Ａｌを含む第３金属層２１と、が積層され、第２
金属層２０と第３金属層２１との間に、ＴｉとＳｉとＡ
ｌとを含む第４金属層２２が設けられたショットキバリ
ア電極１３が形成される。

【００４０】次に、半導体基板１２の他面上に、例え
ば、Ｔｉ、Ｎｉ、Ｐｄ、Ａｇを順次真空蒸着等により積
層して形成する。これにより、カソード電極１４が形成
される。なお、カソード電極１４の形成はショットキバ
リア電極１３の形成の前に行っても良い。以上で、製造
工程は終了し、図３（ｇ）に示す半導体素子１１が形成
される。

【００４１】以上説明したように、本実施の形態によれ
ば、複数の金属層が積層されたショットキバリア電極を
備えた半導体素子において、密着層としてのＴｉシリサ
イド層（第２金属層２０）と、外部接続層としてのＡｌ
層（第３金属層２１）と、の間に、ＴｉとＳｉとＡｌと
を主成分とする合金層２２を形成している。

【００４２】このように、Ｔｉシリサイド層とＡｌ層と
の間に、Ｓｉを含む金属層を形成することにより、熱処
理時にＴｉシリサイド層とＡｌ層との間にＡｌ_３Ｔｉ等
の、２層間の密着性を低下させる金属間化合物が形成さ
れることは防がれる。このため、上記のような複数の金
属層が積層されたショットキバリア電極１３に熱処理が
施された場合においても、金属層間の高い密着性が維持
され、信頼性の高い半導体素子１１の製造が可能とな
る。

【００４３】本発明は、上記実施の形態に限られず、種
々の変形、応用が可能である。以下、本発明に適用可能
な上記実施の形態の変形態様について、説明する。

【００４４】Ｎ型の第２半導体領域１６に、Ｐ型の半導
体領域によって構成される、いわゆるガードリングを設
けてもよい。これにより、逆方向電圧の印加時にＰＮ接
合から形成される空乏層により、高い逆方向耐圧が得ら
れる。

【００４５】上記実施の形態では、バリア金属層（第１
金属層１９）は、Ｐｄを含む、Ｐｄシリサイドとして構
成されるものとした。しかし、バリア金属層を構成する
金属材料は、これに限らず、白金、ニッケル、コバルト
等の他の金属材料であってもよい。

【００４６】上記実施の形態では、第２金属層２０はＴ
ｉシリサイドから構成され、第３金属層２１はＡｌから
構成され、結果として、第４金属層２２はＴｉとＳｉと
Ａｌとから構成されるものとした。しかし、これに限ら
ず、本発明は、積層された場合にその界面に金属化合物
が形成されやすい、いかなる金属の組み合わせにも適用
することができる。例えば、第２金属層２０を、バナジ
ウム、クロム、モリブデン、タンタル、タングステン等
のシリサイドから構成し、これに合わせて、第３金属層
２１をＡｌ、銅、ニッケル等から選択するようにしても
よい。

【００４７】上記実施の形態では、第１金属層１９を第
２金属層２０を介したＴｉの熱拡散により形成されたＴ
ｉシリサイドから構成するものとした。しかし、第１の
金属層１９を形成し、その後、第２金属層２０および第
３金属層２１を形成するようにしてもよい。また、この
場合、第１金属層１９は、金属シリサイドから構成せ
ず、金属膜（例えば、Ｐｄ膜）として構成してもよい。

【００４８】上記実施の形態では、Ｎ型の半導体基板を
用いる構成とした。しかし、これに限らず、Ｐ形の半導
体基板を用いる構成であってもよい。さらに、炭化シリ
コンや、シリコンを含有するゲルマニウム等の他の半導
体基板を用いることができる。

【００４９】また、上記実施の形態では、本発明をショ
ットキバリアダイオードに適用した例を示した。しか
し、上記例に限らず、電界効果トランジスタ等の素子
や、ＬＳＩ（大規模集積回路）やイメージセンサの構成
素子等として基板上にショットキバリアダイオードを形
成する場合に本発明を適用できることはいうまでもな
い。

【００５０】

【発明の効果】以上説明したように、本発明によれば、
簡便かつ信頼性の高い、ショットキバリア電極を備えた
半導体素子およびその製造方法が提供される。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかる半導体素子の断面
構成を示す図である。

【図２】図１に示す半導体素子の製造工程を示す図であ
る。

【図３】図１に示す半導体素子の製造工程を示す図であ
る。

【図４】従来のショットキバリア電極の構成を示す図で
ある。

【符号の説明】

１１半導体素子１２半導体基板１３ショットキバリア電極１４カソード電極１５第１半導体領域１６第２半導体領域１７絶縁膜１８コンタクト開口１９第１金属層２０第２金属層２１第３金属層２２第４金属層

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4M104 AA01 AA03 BB04 BB07 BB14 BB21 BB22 BB23 BB24 BB36 CC01 CC03 DD16 DD34 DD78 DD83 DD84 FF02 FF18 FF35 GG03 GG11 GG12 HH08 HH09

Claims

【特許請求の範囲】

【請求項１】シリコンを含む半導体基板の一面と接触す
るように設けられ、前記半導体基板の一面との間にショ
ットキ障壁を形成するショットキバリア電極を備えた半
導体素子であって、前記半導体基板上に、開口を有して形成されたシリコン
系絶縁膜と、前記半導体基板の表面領域に形成され、第１の金属を含
む第１の金属層と、前記第１の金属層と前記開口を介して接するように前記
絶縁膜上に形成され、第２の金属のシリサイドを含む第
２の金属層と、前記第２の金属層上に形成され、第３の金属を含み、外
部電極に接続される第３の金属層と、前記第２の金属層と、前記第３の金属層と、の界面に形
成され、前記第２の金属と、前記第３の金属と、シリコ
ンと、を含む第４の金属層と、を備えることを特徴とする半導体素子。
【請求項２】前記第２の金属はチタンから構成される、
ことを特徴とする請求項１に記載の半導体素子。
【請求項３】前記第３の金属はアルミニウムから構成さ
れる、ことを特徴とする請求項１または２に記載の半導
体素子。
【請求項４】シリコンを含む半導体基板の一面と接触す
るように設けられ、前記半導体基板の一面との間にショ
ットキ障壁を形成するショットキバリア電極を備えた半
導体素子の製造方法であって、前記半導体基板の一面上に、開口を有するシリコン系絶
縁膜を形成する工程と、前記絶縁膜上に、第１の金属を含む第１の金属層と、第
２の金属を含む第２の金属層と、を順に形成する工程
と、前記第２の金属層に含まれる前記第２の金属を、前記第
１の金属層を介して前記半導体基板の表面領域に熱拡散
させ、前記開口を介して前記第１の金属層と接し、前記
第２の金属のシリサイドを含む第３の金属層を形成する
とともに、前記半導体基板に含まれるシリコンを前記第
１の金属層へ熱拡散させる工程と、熱処理後の前記半導体基板の一面上に、外部電極に接続
される、第３の金属を含む第４の金属層を形成する工程
と、熱処理により、前記第１の金属層と前記第４の金属層と
の間に、前記第１の金属と、前記第３の金属と、シリコ
ンと、を含む第５の金属層を形成する熱処理工程と、を備える、ことを特徴とする半導体素子の製造方法。