JPS60176281A - ショットキ障壁ダイオードの製造方法 - Google Patents

ショットキ障壁ダイオードの製造方法

Info

Publication number
JPS60176281A
JPS60176281A JP60012340A JP1234085A JPS60176281A JP S60176281 A JPS60176281 A JP S60176281A JP 60012340 A JP60012340 A JP 60012340A JP 1234085 A JP1234085 A JP 1234085A JP S60176281 A JPS60176281 A JP S60176281A
Authority
JP
Japan
Prior art keywords
diode
silicide
schottky barrier
silicon
vanadium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60012340A
Other languages
English (en)
Other versions
JPH0573067B2 (ja
Inventor
ウラジミール・エフ・ドウロブニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JPS60176281A publication Critical patent/JPS60176281A/ja
Publication of JPH0573067B2 publication Critical patent/JPH0573067B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537Deposition of Schottky electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/019Contacts of silicides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/139Schottky barrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/147Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ショットキ障壁ダイオード、特に600℃ま
で安定な略理想的酸化物絶縁無ガードショントキ障壁ダ
イオードに関する。
〔従来の技術とその問題点〕
シリコン基板上に作られた従来の酸化物絶縁無ガードシ
ョットキ障壁ダイオードは、シリコン基板に密着した近
貴金属(パラジウム、白金またはニッケル)の珪化物を
有する。ダイオード動作は基板と珪化物との境界に形成
されたポテンシャルll@壁に依存する。第2図に従来
の無ガードショットキ障壁ダイオードの一例としてその
構造を不ず。
このダイオードは、開口を形成した5tO2の表面層(
4)を有するn形シリコンのウェハ(2)から成す、開
口内にPd2Siの珪化物(6)を有する。表面層(4
)及び珪化物(6)はTiWのような耐熱拡散障壁金属
の層(8)に被覆される。
この型のダイオードは特性が一定せず、同一のウェハ上
の個々のデバイスにより大きく変化することが判ってい
る。J’+’ik、ダイオードの品質係数nは、デバイ
スの大きさ、処理過程及び幾何学的形状によって1.1
乃至3 (1が理想的)間を変化する。また、ダイオー
ドの順方向電圧特性も大きく変化する。したがって2(
1m1以上のダイオードをうまくマツチングさせること
が極めて困難である。
更に、この従来のダイオードの逆方向特性(降服電圧及
び漏れ電流)は理想からは程遠い、錫塩(400℃)で
デバイス特性は一層劣化する。
第2図に示した従来の無ガードショットキ障壁ダイオー
ドの特性不良の主な原因は、珪化物(6)の周囲にチタ
ン珪化物/シリコン酸化物/シリコン、の寄生MIS 
(Metal I’n5ulator Sem1con
ductor )ダイオードが形成されることルこよる
と考えられる。
チタン珪化物及びチタン酸化物の生成温度は二酸化シリ
コンと比較して生成温度に大きな差があるため、層(8
)内のチタンは層(4)の表面領域からシリコンを抽出
し、この表面領域の、特に珪化物(6)の周囲の二酸化
シリコンは減少してこの領域に量子力学的トンネル効果
が生じる。この周辺領域は、ウェハ(2)を露出するた
めに層(4)に形成された切込の形状に依存して通電5
0乃至500人の幅を有する。
この効果は、チタンが低仕事関数を有するということに
より助長され、n形シリコンの表面に電子蓄積を引起こ
す。よって、寄生MISダイオードは非密に低い障壁を
有し、漏洩を起こし易い。
したがって、本発明は、漏洩を最少にした良好な特性の
無ガードショットキ障壁ダイオードを提供するものであ
る。
〔発明の概要〕
この発明によるショットキ障壁ダイオードは半導体材料
の表面に形成した絶縁体層に設けた開口内に金属と上記
半導体材料との化合物を形成したショットキ障壁ダイオ
ードにおいて、上記化合物の障壁画さが約0.6 eV
以上であることを特徴とするショットキ障壁ダイオード
である。
〔実施例〕
第1図に示した本発明によるショットキ障壁ダイオード
は、珪化物(6′)をパラジウム珪化物のような近貴金
属珪化物の代りにバナジウム(V)珪化物により形成す
る点を除いて、第2図のものと同等である。第1図のダ
イオードはn形シリコンのウェハ(2)から形成する。
熱酸化によりウェハ2上に約800 n mの厚さの5
t0211(4]を設ける。直径約13μmの窓(開口
) (10)を層(4)に形成し、厚さ約10nmのV
(バナジウム> += (12)を層(4)上及び窓(
10)内に真空蒸着する。次に水素と、ヘリウムのよう
な不活性ガスとを混合したフォーミング・ガス中でウェ
ハを15分間、600℃に加熱する。窓(10)から露
出したシリコンにバナジウムが接触していた位置に、バ
ナジウム珪化物(VSiz(6′)が生成する。反応し
なかったバナジウムを化学的ニ除去り、、、S i 0
2 N (4)及び珪化物(6′)上に11層(8)を
被着する。ウェハの裏面(図ンバせず)にコンタクトを
設けるには金(八U)のスパッタリングを行う。第3図
に刀くじた上述の工程は、パラジウム(Pd)の代わり
にバナジウムを用いることと生成温度とが異なる以外は
、第2図に示した従来のダイオードの製造に用いる工程
と略同しである。
バナジウム珪化物の生成中、バナジウムが被着層(12
)からシリコンウェハ(2)内に拡散する速度より早く
、シリコンがウェハ(2)からバナジウム層(12)内
に拡散する。よっ゛ζ珪化物(6′)の周囲ではシリコ
ンの制御された外拡1liL(ouLdifrus’r
on)が起こり、この外拡散シリコンにより低障壁の寄
生Ti/酸化物/Siダイオードの形成が阻止される。
熱力学的計算によれば、バナジウム珪化物の薄層(14
)が珪化物(6′)に隣接して生成される。
TiWIW(81が被着されるとき、バナジウム珪化物
の薄層(14)は、熱力学的にチタンが5i02がらシ
リコンを抽出することに対し゛C障壁とし°C働く。
VSi2/酸化物/n−5i、の旧Sダイオードは、商
漏洩電流及び市ダイオード品質係数11^の原因にはな
らない。なぜなら、バナジウムの仕事関数が、シリコン
ウェハの表面における電子の蓄積を阻止するに充分高い
からである。このように、バナジウム珪化物は、低障壁
I・ンネルMISダイオードを形成しない。バナジウム
を選択した理由は、その珪化物が好ましい固有障壁画さ
く0.645eν)を有し、かつ高温(600℃まで)
で安定であること、及びシリコンノし素に接触にしたと
き単一のバナジウム珪化均相を形成することによる。
本発明により形成された無ガード・ダイオードは、より
製造困難なガート′・グイオートとほとんど区別できな
い順方向1−V特性を有し、かつ再現性が良好であるこ
とが判った。よっ゛乙単−の集積回路(IC)基板上に
特性の一致したダイオードのベアまたはグループを形成
することは容易であり、チップ間、ウェハ間、あるいは
ラン(run)間の特性のばらつきは最少にできる。ダ
イオードの逆方向特性も良好である。無ガード・デバイ
スに対して1.06以下のダイオード品質係数nが容易
に達成し得る。
以上、本発明の一実施例にフいて説明したが、本発明の
要旨を逸税することなる種々の変更が可能であることば
当業者には明らかであろう。即ち、珪化物用金属につい
ては、障壁高さ、シリコンの’+la制御された外拡散
、及び高温での安定性の面で必要な特性を有するならば
バナジウム以外の金属でもよい。例えば、熱力学的計算
によれば、珪化物の障壁高さが約0.67eVであるタ
ングステンはバナジウムの代りに用い得る。珪化物の障
壁高さは約0.8eV乃至約0.8eVが望ましい。
(発明の効果〕 本発明によれば珪化物周囲で低障壁旧Sダイオードが形
成されるのを阻止するので、漏洩電流の小さい特性の良
好なショットキ障壁ダイオードが得られる。特性のばら
つきが少なく、複数のダイオードのマツチングが容易に
行なえる。また晶11j4熱性である。更に無ガードダ
イオードであるため、その製造はガードダイオードに比
べ簡単である。
【図面の簡単な説明】
第1図は、本発明による無ガートショットキ障壁ダイオ
ードの拡大断面図、第2図は従来の無ガートショットキ
障壁ダイオードの拡大断面図、第3図は本発明によるダ
イオードの製造工程を示1説明図である。 図中、(2)はシリコンウェハ、(4)は絶縁体層、(
6′)はバナジウム珪化物、(1o)は開口を不ず。 FIG、3

Claims (1)

  1. 【特許請求の範囲】 1、半導体材料の表面に形成した絶縁体層に設けた開口
    内に金属と上記半導体材料との化合物を形成したショッ
    トキ障壁ダイオードにおいて、上記化合物の障壁面さが
    約0.6 eV以上であることを特徴とするショットキ
    障壁ダイオード。 2、上記半導体材料はシリコンであり、上記金属はバナ
    ジウムである特許請求の範囲第1項記載のショットキ障
    壁ダイオード。
JP60012340A 1984-01-30 1985-01-25 ショットキ障壁ダイオードの製造方法 Granted JPS60176281A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US575235 1984-01-30
US06/575,235 US4622736A (en) 1984-01-30 1984-01-30 Schottky barrier diodes

Publications (2)

Publication Number Publication Date
JPS60176281A true JPS60176281A (ja) 1985-09-10
JPH0573067B2 JPH0573067B2 (ja) 1993-10-13

Family

ID=24299475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60012340A Granted JPS60176281A (ja) 1984-01-30 1985-01-25 ショットキ障壁ダイオードの製造方法

Country Status (4)

Country Link
US (1) US4622736A (ja)
EP (1) EP0151004B1 (ja)
JP (1) JPS60176281A (ja)
DE (1) DE3587782T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229323A (en) * 1987-08-21 1993-07-20 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device with Schottky electrodes
US4954864A (en) * 1988-12-13 1990-09-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Millimeter-wave monolithic diode-grid frequency multiplier
US6027954A (en) * 1998-05-29 2000-02-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Gas sensing diode and method of manufacturing
US6690037B1 (en) 2000-08-31 2004-02-10 Agere Systems Inc. Field plated Schottky diode
US20060022291A1 (en) * 2004-07-28 2006-02-02 Vladimir Drobny Unguarded schottky diodes with sidewall spacer at the perimeter of the diode
US8435873B2 (en) 2006-06-08 2013-05-07 Texas Instruments Incorporated Unguarded Schottky barrier diodes with dielectric underetch at silicide interface

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593978A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
JPS59232457A (ja) * 1983-06-15 1984-12-27 Hitachi Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560809A (en) * 1968-03-04 1971-02-02 Hitachi Ltd Variable capacitance rectifying junction diode
US3891479A (en) * 1971-10-19 1975-06-24 Motorola Inc Method of making a high current Schottky barrier device
JPS5136878A (en) * 1974-09-14 1976-03-27 Tokyo Shibaura Electric Co Handotaisochi no seizohoho
US4119446A (en) * 1977-08-11 1978-10-10 Motorola Inc. Method for forming a guarded Schottky barrier diode by ion-implantation
FR2460040A1 (fr) * 1979-06-22 1981-01-16 Thomson Csf Procede pour realiser une diode schottky a tenue en tension amelioree
FR2480035A1 (fr) * 1980-04-04 1981-10-09 Thomson Csf Diode schottky de puissance et son procede de fabrication
JPS5749277A (en) * 1980-09-09 1982-03-23 Mitsubishi Electric Corp Manufacture for schottky barrier diode
US4394673A (en) * 1980-09-29 1983-07-19 International Business Machines Corporation Rare earth silicide Schottky barriers
US4395813A (en) * 1980-10-22 1983-08-02 Hughes Aircraft Company Process for forming improved superconductor/semiconductor junction structures
JPS58107685A (ja) * 1981-12-21 1983-06-27 Fuji Electric Corp Res & Dev Ltd シヨツトキバリアダイオ−ドの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593978A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
JPS59232457A (ja) * 1983-06-15 1984-12-27 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPH0573067B2 (ja) 1993-10-13
EP0151004A2 (en) 1985-08-07
EP0151004B1 (en) 1994-03-23
US4622736A (en) 1986-11-18
DE3587782T2 (de) 1994-11-03
EP0151004A3 (en) 1987-12-02
DE3587782D1 (de) 1994-04-28

Similar Documents

Publication Publication Date Title
US3617824A (en) Mos device with a metal-silicide gate
JPS61142739A (ja) 半導体装置の製造方法
US4398344A (en) Method of manufacture of a schottky using platinum encapsulated between layers of palladium sintered into silicon surface
JPS62160763A (ja) 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法
EP0804802A1 (en) A method of producing an ohmic contact and a semiconductor device provided with such ohmic contact
JP2893723B2 (ja) オーミック電極の製造方法
JPS58500680A (ja) 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法
JP4593115B2 (ja) SiCOI基板を備えたショットキーパワーダイオード、およびその製造方法
JPS6190445A (ja) 半導体装置
JPS60176281A (ja) ショットキ障壁ダイオードの製造方法
JPS62113421A (ja) 半導体装置の製造方法
JPS6079721A (ja) 半導体構造体の形成方法
JP2850380B2 (ja) 半導体装置の製造方法
JP2000174293A (ja) ショットキーバリア半導体装置及びその製造方法
JP2803188B2 (ja) 半導体装置の製造方法および半導体装置
JPH06326051A (ja) オーミック電極及びその形成方法
JPS61184859A (ja) シリコンヒ−トシンクチツプ
JP3823826B2 (ja) 半導体素子の製造方法
JPS60186038A (ja) 半導体装置
JP2000340685A (ja) ガラスシール電子部品
JPS6125217B2 (ja)
JPS5984468A (ja) 半導体装置
JPS63305555A (ja) パワー半導体デバイス
JP3150469B2 (ja) 半導体装置
JPS5828872A (ja) Mos型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees