JPS62160763A - 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 - Google Patents

厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法

Info

Publication number
JPS62160763A
JPS62160763A JP62000071A JP7187A JPS62160763A JP S62160763 A JPS62160763 A JP S62160763A JP 62000071 A JP62000071 A JP 62000071A JP 7187 A JP7187 A JP 7187A JP S62160763 A JPS62160763 A JP S62160763A
Authority
JP
Japan
Prior art keywords
layer
metal
semiconductor
metal layer
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62000071A
Other languages
English (en)
Inventor
ヨハネス・ステフアヌス・ペテルス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS62160763A publication Critical patent/JPS62160763A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一方の表面に、厚い接続電極を有する金属被
覆とこの金属被覆を前記の接続電極の部分を除いて被覆
する絶縁層とが設けられ、この場合金属被覆は第１金属
層にまた接続電極は第２金属層にエツチングによって形
成され、一方第３金属層が前記の金属層間に設けられ、
この第３金属層は接続電極の形成時にエツチングストッ
パとして役立つようにされた半導体を有する半導体デバ
イスの製造方法に関するものである。
このような方法は、その半導体が２つの電極の間で溶融
ガラスエンベロープ内にクランプされた半導体デバイス
の製造に特に適している。前記の２つの電極の一方は、
表面にある接続電極と接し、他方の電極は半導体の前記
の表面と反対の側と接する。
ドイツ国特許出願第２４２８３７３号には冒頭に記載し
た種類の方法が開示されており、このドイツ国特許出願
では、半導体の表面に第１金属層が設けられてそこに金
属被覆が形あされてから、絶縁材料の層が全表面に亘っ
てデポジットされる。金属被覆に厚い接続電極を設ける
べき部分で前記の絶縁層に窓がエッチされ、しかる後第
３および第２金属層が全表面に続けて設けられる。接続
電極はこの２重金属層に形成される。
この公知の方法は、比較的多数の工程をもってしなけれ
ば行えないという欠点がある。その上、金属被覆と接続
電極間の付着はそのままでは不十分であることがわかっ
た。
本発明は、比較的僅かな工程数で、厚い接続電極を有す
る金属被覆が設けられた半導体を有する半導体デバイス
を製造することができ、この場合金属被覆と接続電極間
の付着が最適であような方法を供することをその目的と
するものである。
この目的を達成するため、本発明は次の特徴を有する、
すなわち、唯一つのデポジション工程の間に第１．第３
および第２金属層を続けて半導体の表面に設け、しかる
後、先ず接続電極を次いで金属被覆を形成し、その上に
絶縁層を設け、この絶縁層の接続電極の区域に窓をエッ
チする。第３および第２金属層は第１金属層と同じデポ
ジション工程で設けられるので、金属層間に酸化物また
はエッチャントの残留物が存することが避けられる。層
間の付着は最適である。
すべての金属層が（第１層、第３層および第２層の順序
で）唯一つのデポジション工程で設けられるので、製造
の工程の数は限られる。次いで、第１エツチングマスク
がこれ等の層の上に設けられ、しかる後、被覆されてな
い層は第３金属層までエッチし去られる。第３金属層は
、第２金属層のエツチング時エツチングストッパとして
役立つ。
次いで、別のエツチングマスクが設けられ、しかる後、
第３および第１金属層の被覆されてない部分がエッチし
去られる。最後に、絶縁層が設けられ、この絶縁層の接
続電極の区域に窓がエッチされる。
金属被覆と接続電極の形成の間、先ず接続電極が形成さ
れ、しかる後金属被覆の残りの部分が形成される。この
ことは、金属被覆のこの残りの部分は比較的薄い金属層
（実際には３〜６μｍ）にエッチされるという利点を有
する。この結果、この金属被覆の部分には細かな細部を
実現することができる。若し全部の金属被覆が先ず全部
の層に形成されるとすれば、第２金属層は比較的厚い（
実際には３０〜６０μｍ）ため細かな細部の実現は極め
て困難となる。
以下に本発明を図面を参照して更に詳しく説明する。
図面は模型的なもので寸法比通りのものでなく、図面を
見易くするために特に断面図の厚さ方向の寸法は非常に
誇張しである。これ等図面の対応部分は同一符号で示さ
れている。
本発明の方法は特に第１図と第２図に示した種類の半導
体デバイスの製造に適している。この半導体デバイスは
、約ＩＱ１ａｔｏｍｓ／ｃｍ’のドーピング濃度と約９
０μｍの厚さをもった１つの共通なｎ形コレクタ領域２
を有する３つのバイポーラトランジスタより成る半導体
１を有する。前記のコレクタ領域２は、約ＩＱ”　ａｔ
ｏｍｓ／ｃｍ３の比較的高いドーピング濃度と約７μｍ
の厚さを有するｎ影領域３によって金属電極層４に接続
される。半導体１は更に、厚さが約３０μｍでドーピン
グ濃度が約ＩＱ”　ａｔｏｍｓ／ｃｍ’の３つのｐ形ベ
ース領域５，６゜７と１つのｐ形分離領域８とを有する
。最後に、半導体１は、厚さが約７μｍでドーピング濃
度が約ＩＱ”　ａｔｏｍｓ／ｃｍ’の３つのｎ形エミッ
タ領域と１つの分離領域１２とを有する。前記のベース
領域５とエミッタ領域９は共通のコレクタ領域２と第１
トランジスタ（５，９）を形成し、一方、ベース領域６
とエミッタ領域１０は前記の共通なコレクタ領域と第２
トランジスタ（６、１０）をまたベース領域７とエミッ
タ領域１１は前記の共通なコレクタ領域と第３トランジ
スタ（７，１１）を形成する。
半導体１の表面１３には酸化シリコンの絶縁層１４とこ
の場合には４つの部分より成る金属被覆とが設けられる
。これ等の部分はすべてチタンの基層と銀の上層とより
成るが、図面を見易くするために単一の符号で表しであ
る。第１部分１５は接続領域１２（シたがって共通なコ
レクタ領域２）を第１トランジスタ（５，９＞のベース
５に接続し、一方策２部分１６は第１トランジスタ（５
，９）のエミッタ領域９を第２トランジスタ（６，１０
）のベース領域６に接続し、第３部分１７は第２トラン
ジスタ（６、１０）　のエミッタ領域１０を第３トラン
ジスタ（７，１１）のベース領域に接続し、第４部分は
第３トランジスタ（７，１１）のエミッタ領域を厚い接
続電極１９に接続する。この接続電極１９もチタンの基
層と銀の上層とより成る。半導体の全表面１３は最後に
窒化シリコンの絶縁層２０で被覆され、この絶縁層は、
接続電極１９を除いて金属被覆１５゜１６、１７および
１８を覆う。
第３図は第１図および第２図に示したデバイスをガラス
のエンベロープ３０内に取付ける方法を示す。この目的
で半導体１はその金属電極層４と厚い接続電極１９とで
２つの電極３１と３２の間に配され、しかる後、軟質ガ
ラス管が全体上に滑入される。
次いでこの全体は約７００℃に加熱され、冷却後ガラス
エンベロープ３０が形成されるが、このエンベロープは
電極３１と３２に十分に付着する。冷却によってガラス
に発生する収縮応力のために、半導体は２つの電極の間
にクランプされる。したがって、この実施例では、３つ
の直列接続されたベース−エミッタ接合で形成された３
つの直列ダイオードより成る集積回路が電極３１と３２
の間に存する。このような回路は電圧安定器として使用
することができる。
第４，５および６図は第１図と２図に示した半導体デバ
イスの各製造段階を示す。部分１５．１６．１７および
１８を有する金属被覆が第１金属層にまた接続電極１９
が第２金属層にエツチングにより形成され、一方第３金
属層がこれ等金属層の間に設けられ、接続電極１９の形
成時にエツチングストッパとして働くことができる。
出発原料は半導体１で、この半導体には普通の方法で種
々の半導体領域５．６，７．８，９．１０゜１１および
１２が設けられ、その表面には、ベース領域５．６およ
び７と接触するための窓４１．４２および４３、エミッ
タ領域肌１０および１１と接触するための窓４４．４５
および４６、接続領域１２と接触するための窓４７を有
する絶縁層１４が設けられる。分１胤領域８はこの実施
例では金属被覆と接続されない。
約０．１　μｍの厚さのチタン層４８、約４μｍの厚さ
の銀層４９、約０．２　μｍの厚さのチタン層５０およ
び約５０μｍの厚さの厚い銀Ｂ５１が半導体１の全表面
１３に唯一つのデポジション工程でデポジットされる。
チタン層４８は、銀層４９と半導体領域５，６゜？、８
，９．１０および絶縁層１４との間の接着層として役立
つ。前記のチタン層４８は半導体デバイスの動作に非常
に有利であるが、唯一つのデポジション工程の間に層４
９．５０および５１が形成されるということが、本発明
の方法による金属被覆部分１５゜１６、１７および接続
電極を有する１８の形成に対して必須である。金属被覆
１５．１６．１７および１８は、以下第１金属層と呼ぶ
銀層４９に形成され、一方接続電極１９は、以下第２金
属層と呼ぶ銀層５１に形成される。接続電極１９の形成
時、以下第３金属層と呼ぶチタン層５０はエツチングス
トッパとして働く。
本発明によれば、通常のようにホトラッカマスク５２が
設けられてから、先ずこのホトラッカマスク５２で被覆
されていない銀層５１の部分がエッチし去られる。銀は
例えば硝酸と硝酸第一鉄（ｆｅｒｒｏｎｉｔｒａｔｅ）
の溶液（１：１）中でエッチすることができる。
この溶液に事実上侵されないチタン層５０はこの場合エ
ツチングストッパとして役立つ。次のホトラッカマスク
５３が通常のようにして設けられてから、このマスクで
被覆されないチタン層５０の部分は硝酸と弗化水素塩の
混合物でエッチし去られる。かくして金属被覆１５．１
６．１７および１８の部分が形成される。最後に全体が
通常のようにして窒化シリコン層５４で被覆され、ホト
ラッカマスク５５が通常のようにして設けられた後、前
記窒化シリコン層のこのマスクで被覆されない部分がエ
ッチし去られる。かくして、第１図および第２図に示し
た半導体デバイスがつくられる。
金属被覆部分１５．１６．１７および１８と接続電極１
９に不可欠な金属層が（第１眉４９、第３層５０および
第２　層５１の順序で）唯一つのデポジション工程で設
けられるので、第１図および第２図に示した半導体デバ
イスの製造のための工程の数は限られる。
金属被覆部分１５．１６．１７および１８の成形時、エ
ツチング処理は比較的薄い層に行われるので、比較的細
かい細部を形成することができる。仮に若し最初のエツ
チング処理時に金属被覆部分１５．１６．１７および１
８に相当するパターンがすべての層４９．５０および５
１にエッチされ、しかる後初めて厚い層５１が前記の部
分１５．１６．１７右よび１８より除かれるものとすれ
ば、このようにはいかない。
金属層４８．４９．５０および５１は唯一つのデポジシ
ョン工程で設けられるので、酸化物またはエッチャント
の残留物が金属層の間に存するのが避けられる。それ故
層間の付着は最適である。
唯一つのデポジション工程の間、銀の第１金属層４９、
チタンの第３金属層５０および銀の第２金属層５１が設
けられるのか好ましい。このような選択は、半導体デバ
イスが第３図に示すようなエンベロープ内に収納されね
ばならない場合には特に実際的である。このような場合
、全半導体デバイスは約７００℃の温度に加熱され、半
導体デバイスは何等の問題なくこの加熱工程に耐えるこ
とができる。前記の金属が好ましいが、他の選択も可能
である。例えば、第１金属層は代わりにタングステン、
プラチナまたは珪化プラチナのような珪化物でもよく、
一方第３金属層は代わりにクロームまたは第２金属層は
代わりに銅でもよい。
既に述べたように、デポジション工程時、第１金属層４
９、第３金属Ｍ５０および第２金属層５１を設ける前に
、金属付着層４８を設けるのもまた非常に有利である。
この付着層は他の金属Ｊｍ４９．５０および５１に対し
て前述したと同じ理由で、チタンより成るのが好ましい
。この付着層の適当な厚さは０゜０５μｍから０．１５
μｍである。
銀の第１金属層４９は３〜６μｍの厚さで、チタンの第
３金属層５０は０．１〜０．３μｍの厚さで、銀の第２
金属層５１は２０〜５０μｍの厚さで設けるのが好まし
い。
本発明は以上述べた実施例に限定されるものではなく、
本発明の要旨を逸脱しない範囲において多くの変形が可
能であることは当業者にとって明らかであろう。例えば
３つのトランジスタの代わりに、デバイスは単一のダイ
オードまたはツェナーダイオードを有し、第１金属層は
この場合半導体とオーム接触を形成してもよい。更に、
金属被覆には１つ以上の接続電極が設けられてもよい。
【図面の簡単な説明】
第１図は本発明方法によりつくられた半導体デバイスの
模型的平面図、 第２図は第１図の■−■における模型的断面図、第３図
は第１図と第２図に示したタイプの半導体デバイスを入
れるガラスエンベロープの模型的断面図、 第４図、５図および第６図は本発明の製造方法の各段階
を示す第１図と第２図の半導体デバイスの模型的断面図
である。 ■・・・半導体　　　　　　２・・・ｎ形コレクタ領域
３・・・ｎ影領域　　　　　４・・・金属電極層５．６
．７・・・ｐ形ベース領域 訃・・ｐ形分離領域 ９．１０．１１・・・ｎ形エミッタ領域１２・・・ｎ形
接続領域 １３・・・表面　　　　　　　１４．２０・・・絶禄層
１５・・・第１部分　　　　　１６・・・第２部分１７
・・・第３部分　　　　　１８・・・第４部分１９・・
・接１　電極３０・・・エンベロープ３１．３２・・・
電極　　　　　４１〜４７・・・窓５２、５３．５５・
・・ホトラッカマスク５４・・・窒化シリコン層

Claims (1)

  1. 【特許請求の範囲】 １、一方の表面に、厚い接続電極を有する金属被覆とこ
    の金属被覆を前記の接続電極の部分を除いて被覆する絶
    縁層とが設けられ、この場合金属被覆は第１金属層にま
    た接続電極は第２金属層にエッチングによって形成され
    、一方第３金属層が前記の金属層間に設けられ、この第
    ３金属層は接続電極の形成時にエッチングストッパとし
    て役立ようにされた半導体を有する半導体デバイスの製
    造方法において、唯一つのデポジション工程の間に第１
    、第３および第２金属層を続けて半導体の表面に設け、
    しかる後、先ず接続電極を次いで金属被覆を形成し、そ
    の上に絶縁層を設け、この絶縁層の接続電極の区域に窓
    をエッチすることを特徴とする半導体デバイスの製造方
    法。 ２、デポジション工程の間銀の第１金属層、チタンの第
    ３金属層および銀の第２金属層を設ける特許請求の範囲
    第１項記載の製造方法。 ３、デポジション工程の間、第１、第２および第３金属
    層を設ける前に、金属付着層を設ける特許請求の範囲第
    １項または第２項記載の製造方法。 ４、５０ｎｍから１５０ｎｍの厚さを有する付着層を設
    ける特許請求の範囲第３項記載の製造方法。 ５、銀の第１金属層は３μｍから６μｍの厚さで設け、
    チタンの第３金属層は０．１μｍから０．３μｍの厚さ
    で設け、銀の第２金属膜は２０μｍから５０μｍの厚さ
    で設ける特許請求の範囲第２項記載の製造方法。
JP62000071A 1986-01-08 1987-01-05 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 Pending JPS62160763A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8600021A NL8600021A (nl) 1986-01-08 1986-01-08 Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op een halfgeleiderlichaam een metallisatie met een dikke aansluitelektrode wordt aangebracht.
NL8600021 1986-01-08

Publications (1)

Publication Number Publication Date
JPS62160763A true JPS62160763A (ja) 1987-07-16

Family

ID=19847386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62000071A Pending JPS62160763A (ja) 1986-01-08 1987-01-05 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法

Country Status (6)

Country Link
US (1) US4789647A (ja)
EP (1) EP0229426B1 (ja)
JP (1) JPS62160763A (ja)
CA (1) CA1271270A (ja)
DE (1) DE3678135D1 (ja)
NL (1) NL8600021A (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310699A (en) * 1984-08-28 1994-05-10 Sharp Kabushiki Kaisha Method of manufacturing a bump electrode
NL8701032A (nl) * 1987-05-01 1988-12-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met interconnecties die zowel boven een halfgeleidergebied als boven een daaraan grenzend isolatiegebied liggen.
US4963510A (en) * 1987-11-02 1990-10-16 Texas Instruments Incorporated Method and apparatus for providing interconnection between metallization layers on semiconductors devices
DE58908114D1 (de) * 1989-05-13 1994-09-01 Itt Ind Gmbh Deutsche Bipolarer Bump-Transistor und Verfahren zur Herstellung.
US5118584A (en) * 1990-06-01 1992-06-02 Eastman Kodak Company Method of producing microbump circuits for flip chip mounting
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US7459790B2 (en) 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US8022552B2 (en) * 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
TWI368286B (en) 2007-08-27 2012-07-11 Megica Corp Chip assembly

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1213921B (de) * 1964-08-25 1966-04-07 Bosch Gmbh Robert Verfahren zur Herstellung einer Halbleiteranordnung
US3386894A (en) * 1964-09-28 1968-06-04 Northern Electric Co Formation of metallic contacts
US3551196A (en) * 1968-01-04 1970-12-29 Corning Glass Works Electrical contact terminations for semiconductors and method of making the same
DE1789062C3 (de) * 1968-09-30 1978-11-30 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von Metallkontaktschichten für Halbleiteranordnungen
DE2032872B2 (de) * 1970-07-02 1975-03-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
US3978517A (en) * 1975-04-04 1976-08-31 Motorola, Inc. Titanium-silver-palladium metallization system and process therefor
US4187599A (en) * 1975-04-14 1980-02-12 Motorola, Inc. Semiconductor device having a tin metallization system and package containing same
US4042954A (en) * 1975-05-19 1977-08-16 National Semiconductor Corporation Method for forming gang bonding bumps on integrated circuit semiconductor devices
JPS51147253A (en) * 1975-06-13 1976-12-17 Nec Corp Structure of electrode terminal
US4042951A (en) * 1975-09-25 1977-08-16 Texas Instruments Incorporated Gold-germanium alloy contacts for a semiconductor device
US4293637A (en) * 1977-05-31 1981-10-06 Matsushita Electric Industrial Co., Ltd. Method of making metal electrode of semiconductor device
US4410622A (en) * 1978-12-29 1983-10-18 International Business Machines Corporation Forming interconnections for multilevel interconnection metallurgy systems
JPS5811512B2 (ja) * 1979-07-25 1983-03-03 超エル・エス・アイ技術研究組合 パタ−ン形成方法
US4299680A (en) * 1979-12-31 1981-11-10 Texas Instruments Incorporated Method of fabricating magnetic bubble memory device having planar overlay pattern of magnetically soft material
US4505029A (en) * 1981-03-23 1985-03-19 General Electric Company Semiconductor device with built-up low resistance contact
US4396900A (en) * 1982-03-08 1983-08-02 The United States Of America As Represented By The Secretary Of The Navy Thin film microstrip circuits
US4507852A (en) * 1983-09-12 1985-04-02 Rockwell International Corporation Method for making a reliable ohmic contact between two layers of integrated circuit metallizations

Also Published As

Publication number Publication date
EP0229426A1 (en) 1987-07-22
DE3678135D1 (de) 1991-04-18
US4789647A (en) 1988-12-06
CA1271270A (en) 1990-07-03
EP0229426B1 (en) 1991-03-13
NL8600021A (nl) 1987-08-03

Similar Documents

Publication Publication Date Title
JPS62160763A (ja) 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法
US3939047A (en) Method for fabricating electrode structure for a semiconductor device having a shallow junction
US3725743A (en) Multilayer wiring structure
US4692786A (en) Semi-conductor device with sandwich passivation coating
US3848260A (en) Electrode structure for a semiconductor device having a shallow junction and method for fabricating same
US3710204A (en) A semiconductor device having a screen electrode of intrinsic semiconductor material
JPS6113670A (ja) 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ
JPS6387762A (ja) 半導体装置の製造方法
JPS6125217B2 (ja)
EP0228183A2 (en) Method for manufacturing semiconductor device
JPS60103669A (ja) 半導体装置とその製造方法
JP3372109B2 (ja) 半導体装置
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
JPS6132421A (ja) 半導体装置の製造方法
JPS5860569A (ja) 半導体装置の製造方法
JPS5852816A (ja) 半導体装置の製造方法
JPS5889869A (ja) 半導体装置の製造方法
JPS6118350B2 (ja)
JPS63204742A (ja) 半導体装置の製造方法
JPS6057704B2 (ja) 半導体装置の製造方法
JPS6226574B2 (ja)
JPS5889861A (ja) 半導体装置およびその製造方法
JPH061767B2 (ja) 半導体装置の製造方法
JPS6258151B2 (ja)
JPS5987860A (ja) 高周波トランジスタ