JPS58500680A - 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法 - Google Patents

低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法

Info

Publication number
JPS58500680A
JPS58500680A JP57501660A JP50166082A JPS58500680A JP S58500680 A JPS58500680 A JP S58500680A JP 57501660 A JP57501660 A JP 57501660A JP 50166082 A JP50166082 A JP 50166082A JP S58500680 A JPS58500680 A JP S58500680A
Authority
JP
Japan
Prior art keywords
layer
intermetallic
intermetallic compound
base layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57501660A
Other languages
English (en)
Other versions
JPH0244144B2 (ja
Inventor
アスピン・カ−ルトン・エイチ
ロ−・ウエイ・ジエン
Original Assignee
モトロ−ラ・インコ−ポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22990121&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS58500680(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by モトロ−ラ・インコ−ポレ−テツド filed Critical モトロ−ラ・インコ−ポレ−テツド
Publication of JPS58500680A publication Critical patent/JPS58500680A/ja
Publication of JPH0244144B2 publication Critical patent/JPH0244144B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体デバイス用低抵抗合成金属導体被覆及びその方法 技術分野 本発明は、半導体デバイス用金属導体システム（ｍｅｔａｕｉｚａ−ｔｉｏｎ　 ｓｙｓｔｅｍ）に関するもので、更（＝具体的（二は、デバイス及び集積回路、 特に超ＬＳＩ回路（＝使用する低抵抗、良好な熱的、化学的安定性及び保護特性 を有する合成金属導体被覆（ｍｅｔａｕｉｚａｔｉｏｎ）（１関する。
発明の背景 より高速、より複雑かつ高電力密度（二て動作することが可能な半導体デバイス 、集積回路を実現することか現在型まれている。従って、達成可能な性能は、典 型的（−はデバイス又は回路機能（二必要な種々の能動的半導体領域の幾何学的 ドーピングプロフィル（二より制限さｎた。
これらの能動領域の大きさを主として減少することにより改良がなされてきた。
ＧＨｚ　（ギガヘルツ）周波数（二て動作するシリコン基板（ｓｉｔｉｃｏｎ　 ｂａｓｅｄ）電力用デバイス及び１０万個以上の能動素子を含む超ＬＳＩ回路は 、現在の技術状況の実例である。こ＼（１使用されているよう（二、“デバイス ″とは、通常集積回路と云われる単一デバイス又は多重デバイスを云う。デバイ スは、２個又はそれ以上の端子を有し、半導体領域、誘電体領域及び／又は金属 領域とから成る。
デバイス理論は、速度及び複雑さの改良がより小さな寸法に更にスケール（基準 化）することにより達成し得ることを予測している。然し、相互接続及び接触金 属導体抵抗が、基準化構造のデバイス及び回路性能を制限する顕著な要因（ｆａ ｃｔｏｒ）となっていることが見出さｔた。
直列”金属導体″抵抗は、金属−酸化物一半導体（ＭＯＳ）デバイスを使用する 超大規模集積回路（ＶＬＳＩ）及び超高周波（ＵＨＦ）構造におけるようにデバ イス電極、デバイス相互接続用に多結晶半導体材料が使用される場合、特（二関 心がある。こ＼で使用されるようＣ二、°金属導体″（ｍｅｔａｕｉｚａｔｉｏ ｎ）とは、金属、半導体、金属間化合物又はそれらの組合せ又は合成体の何れか から形成される半導体デバイス又は他の回路素子を接触させ又は相互接続させる のに使用される導電性材料を云う。こ＼に使用されるように、”多結晶″（ｐｏ ｔｙ）とは、多結晶材料、典型的には多結晶半導体を云う。例えは、ポリシリコ ンは、多結晶シリコンを云う。更に、こ＼で使用されている“インターメタリッ ク”’　（ｉｎｔｅｒｍｅｔａｕｉｃ）とは、抵抗率が金属と半導体との略々中 間にあり、実質的（−１個又はそれ以上の金属元素と他の元素とから構成される 導電性化合物を云う。例えば、金属鈴化物、炭化物、窒化物及び珪化物の如き化 合物は、数々の金属間化金物を与える。
ドープド多結晶シリコンは、その多くの好適なしかも便利な特性のためにその比 較的高抵抗率（典型的Ｃ畷ま１０００マイクロオーム−ｙｎ　）　ｌ二もか＼わ らず金属導体（被ａｔ）目的用に多く使用される。多結晶接触又は相互接続金属 導体層の直列抵抗は、それらを結合することにより、又は、金属間化金物の如き 低抵抗金属間化合物によりそれらを置換すること（二より減少できることは周知 である。広範な素子は、潜在的に有用な珪化物を形成できる。
珪化チタンは、その抵抗（約２０マイクロオーム−ｍ）が多結晶シリコンより極 めて小さいので特定の魅力的な候補であり、シリコンデバイス処理要件と両立し ないように思われる。種々の珪化金属の特性特に半導体デバイス、回路Ｃ１使用 する珪化チタンは、下記の文献Ｃ二掲載されている。
Ｌ　Ｓ、　Ｐ、　Ｍｕｒａｒｋａ　”Ｒｅｆｒａｃｔｏｒｙ　ｓｉｔｉｃｉｄｅ ｇ　ｆｏｒ　ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ”Ｊｏｕｒｎａｔｏｆ　Ｖ ａｃｕｍ　５ｃｉｅｎｃｅ　ａｎｄ　ＴｅｅｂＴＩｏｌ＋Ｄｇｙ　Ｊｕｌｙ／Ａ ｕｇ　１９８０ｐ７７５〜７９２ ２、　Ｓ、　Ｐ、　Ｍｕｒａｒｋａ　、　ＩＩ　Ｂ、　Ｆｒａｇｅｒ”　５ｉｔ ｉｃｉｄｅ　Ｆｏｒｍａｔｉｏｎ　ｉｎ　Ｔｈ１ｎ　Ｃｏ５ｐｕｔｔｅｒｅｄ　 （Ｔｉｔａｎｉｕｍ　ａｎｄＳｉｔｉｃｏｎ　）　Ｆｉ／！ｍｓ　ｏｎ　Ｐｏｔ ｙｃｒｙｓｔａｕｉｎｅ　５ｉｔｔｅｅｎ　ａｎｄ　８ｉＱ１”Ｊｏｕｒｎａｔ ｏｆ　Ａｐｐｔｉｅｄ　Ｐｈｙｓｉｃｓ　、　Ｖｏｔ　５１　、　Ｊａｎ　１９ ８０ｐ３５０〜３５６ 珪化チタンのような金属間化合物の珪化金属がデバイス又は集積回路構造（二導 入される場合Ｃ１幾つかの主たる困難性に遭遇する。第１（二、珪化物をエツチ ングする物質は、またデバイス上（二与えられる酸化物層又は多結晶シリコン層 をもエツチングし、他の物質領に損害を与えることなく一様Ｃ二精密な畿何学境 界を達成することを極めて困難にしている。第２（＝、珪化物層は、張力状態に あるので、連続する熱サイクル中に珪化物領域の縁部にうねり（ｒｉｄｇｅ）又 はとがり状部分（ｂｅａｋ）を形成し、ブリッジにするのが困難である。こｎは 、重畳した誘電体及び金属層において開回路又は短絡回路となる。第３に、大抵 の珪化物は、連続するデバイス処理に８いて遭遇する熱酸化雰囲気と反応し、直 列接触抵抗を減少する目的を否定する高抵抗率又は絶縁層を形成する。
湿式化学エツチング、乾式（プラズマ）エツチングの如き技術を形成する種々の パターン及びリフトオフ（ｔｉｆｔ−ｏｆｆ）ｚ（ターンの発生は、珪化物と共 に使用するために試みられ、考慮されたが、実際の応用（二は充分成功していな い。かくして、連続するデバイス又は回路処理ステップ（段階）と両立できる稍 密な続何学的低抵抗率の安定な金属層は、未だ達成されていない。
従って、本発明の目的は、半導体デバイス及び集積回路時ニジ９−７ンＭＯ８− ＶＬＳＩ回路に使用するための改良され接触相互接続金属導体構造を提供するこ とである。
更Ｃ二、本発明の目的は、電流の流れＣ二対して低抵抗率を有テる半導体デバイ ス及び回路用の改良された接触相互接続金属導体構造を提供することである。
本発明の付加的な目的は、エツチング及び酸化に対して改良された抵抗性を有し 、連続する製造段階を容易にするよう（二改良された機械的特性を有する金属導 体構造を提供することである。
更（二、本発明の目的は、半導体デバイス及び回路用の改良さ乙た金属台体シス テムの製造法を提供することである。
更（二、本兄明の目的は、改良さねたリフトオフ技術（ｔｉｆｔ−ｏｆｆ　ｔｅ ｃｈｎｉｑｕｅ）を使用して半導体デバイス及び回路用の合成金属等体システム の改良された製造法を提供することである０、 発明の要約 これら及び他の目的、利点は、本発明に従って達成され、その場合、合成金属導 体構造は、丁（二あるデバイス表面、第１積層導電性金属間（化合物）層、前記 第１層とは異なる第２槓層導電性保護金属間（化合物）層、の積層体と両立でき る任意のしかも所望のベース層から構成して与えられ、前記第２層は、第１層と 接触を容易にし、酸化を抑止し、エツチング保護を与え、引張ひずみ（ｔｅｎｓ ｉｔｅｓｔｒａｉｎ　）を制御する。シリコン半導体、多結晶シリコンは好まし いベース層であり、珪化チタンは好ましい第１金属間化合物ｊ―であり、窒化チ タンは好ましい第２金属間化合物層である。本発明は、更に、改良されたリフト オフ技術（二よって希望する構造をつくる方法な具え、こ＼でリフトオフ分離が 発生する場合には、希望する層は厚さが不均一で、より薄くなる。
図面の簡単な説明 第１図は、ＭＯ８集積回路の一部分の簡単化した理想断面図を示す。
第２図Ａ、Ｂ、Ｃは、先行技術の多結晶シリコンベース層／珪化物会成金属導体 を使用する単−ＭＯＳデバイスのゲート領域の簡単化した断面を示す。
第６図Ａ、Ｂ、Ｃは、本発明の金属間付成金風導体を使用する単−ＭＯＳデバイ スのゲート領域の簡単化した断面図を示す。
第４図Ａ−Ｈは、本発明の幾つかの生成段階中の単−ＭＯＳゲート合成金属等体 の簡単化した断面図を示す。
にするようにレジスト開口中に不均一堆積物（ｄｅｐｏ８ｉ　ｔ　）をつくるた め堆積幾何学的図形の概略表示を示す。
好ましい実施例の詳細説明 第１図は、拡散領域１２を有するシリコン基板１１、薄い（ゲート）酸化物領域 １６及び電界酸化物領域１４を具えるＭＯ８集積回路の一部１０の理想化した断 面図を示す。
第１合成金風導体層１５ａ−ｃは、ゲート領域１５ｍ、接触領域１５ｂ、及び相 互接続領域１５ｅを具える。誘電体領域１６以外の第２金属導体層１７を分離す る。不活性誘電体麺１９は、全構造をシールし保護する。外部接続（図示せず） は、不活性層１９における層１７の露出した貫通孔２ｏにおいて接触パッドにつ いてなされる。本発明の含酸金属導体層は、金属導体１５ｍ　、　１５ｂ　、　 １５ｅ及び１７の何れか又はすべてに有用である。
第２図Ａ、Ｂ、Ｃは、種々の処理段階中Ｃ二先行技術の合成多結晶シリコンと珪 化物金属導体とを有する単一シリコンＭＯ８）ランジスタのゲート領域の簡単化 した断面図である。第２図Ａにおいて、シリコン基板３０は、その上に薄いゲー ト酸化物層３１、均一な多結晶シリコン層３２、便宜的手段（二よりエツチング され、珪化物ゲート領域３４を形成する均一な金属間珪化物層３３とを具える。
多結晶シリコンベース層３２は、薄いゲート酸化物層３１とうまく特徴づけられ うまく制御されたインターフェイス３９を与える。更に、層３２は、金属間珪化 物層６４からインターフェイス６９まで酸化物により物質の拡散を防止するの（ 二充分な厚さを具えるべきである。層３２に対する典型的な先行技術の厚さの値 は、１００〜２００　ｎｍの範囲にある。
第２図Ｂにおいて、珪化物層３３及び多結晶（ポリ）ベー洩層３２は、珪化物ゲ ート領域３４及び多結晶シリコンゲート領域３５を構成するようＣ二選択的（ニ エッチングされる。
下方切込み領域３６は、多結晶層６２が珪化物３３より急速にエツチングされる ためＣ二発生する。イオンミリングの如き異方性エツチング技術を使用すること は実際的ではない。その理由は、イオンミリングは、酸化物層６１（二到達して も自動的に停止せず、酸化物層３１は、薄く（即ち３０〜１２０　ｎｍ　）　、 容易ζ二損傷を受けるからである。第２図Ｃ（−おいて、ドープしたソース−ド レイン領域３８は、典型的にはイオン注入Ｃ二より形成される。デバイスが７０ ０℃〜１２００℃の範囲にて連続的に加熱処理又はアンニーリングを受ける場合 、珪化物領域５４中に存在する残留引張応力によりうねり又はとがり状部分（ｂ ｅａｋ）　３７の変形をつくる。下方切込み３６及びとがり部分３７のＡｄ　金 せは、ギャップを埋めるの（二困難であり、従って、第１図の誘電体層１６と金 属導体１７が適用されると、短絡又は不連続性が発生し、デバイスが故障を起す ことになる。
第３図Ａ、Ｂ、Ｃは、本発明（二よる改良されたデバイス構造の好ましい実施例 を図示するもので、第２図の先行技術デバイスの障害を回避している。第３図Ａ において、ｇ９コン基板３０は、その上に薄いゲート酸化物層ろ１、及び任意に 殆んど均一な多結晶シリコンベース層４２ｍを具え、酸化物層３１に対してイン ターフェイス３９の特性を制御する。第１多結晶ベース層４２１Ｌは、金属間化 合物４４に対して拡散バリアとして作用しないから、数原子層となる程薄くてよ い。この機能は、層４２ｍと共Ｃ＝実質的に均質である厚い第２多結晶ベース４ ７４２ｂにより達成される。パターン形成した第２ベース層４２ｂを載せた均一 な第１ペース層４２＆から成る２段階の多結晶層４２の生成（第３図Ａ、Ｂ）は 、いかなるパターン決定段階（二も先だって酸化物−多結晶インターフェイス３ ９をシールする観点から望ましいものでぽあるが、そゎは本質的なものではなく 、均一な第１ベース層４２ｍを省略できる（第３図Ｃ）ことは当業技術者にとっ て明らかである。
多結晶ベース層４２は、下にある半導体又は誘電体層に対してその低導電率と適 含性（ｃｏｍｐａｔｉｂｉｔｉ　ｔｙ）のため（二選択された第１金属間化金物 珪化物層と、その導電率及び保護特性即ちエツチングと酸化に対して抵抗性を有 し、引張ひずみを制御する能力のために選択された第２金属間化含物保護キャッ プ４９とをその上に具える。こ＼で使用されているように、′保護”とは、酸化 又はエツチング反応を抑止することにより処理されるデバイス又は半導体ウェハ の連続処理中に遭遇する酸化雰囲気及びエツチング雰囲気（二対して下にあるフ ィルム（薄膜）を保護する第２金属間化合物層の能力、表面のでこぼこを誘起す る”とがり状”（ｂｅａｋ）及び他の応力の生成を回避するためひずみを制御す る能力、これらの効果は単−又は４１１．ｔｘわされて発生するとしても何れの 場合でもそれらの能力を云６′。
珪化チタンは、導電性金属間化付物層４４用の材料の好ましい選択である。然し 、Ｚｒ　、Ｈｆ　＋ＶｇＮｂ　、Ｔａ、Ｃｒ　、Ｍｏ　。
ｗ、ｐｅ、Ｃｏ　、Ｎｉ　、Ｐｔ及びＰｄの金属間珪化物は、また有用した多結 晶シリコンよりも低い抵抗率及び１３００　℃以上の最小２元共融合金の融点温 度を有する珪化物を形成する。
これは、望ましい特性の組合せである。
窒化チタンは、窒化タンタル又は窒化ジルコンのような他の物質もまた役に立つ けれども、導電性と保護性の金属間化分物層４９用材料の好ましい選択である。
窒化チタンは、適当（二導竜性を有するか（約２２−μオームーα）。
緩衝したＨＦ　、　ＨＣｔ、　Ｈｔ（ｈ　−Ｈ２８０４又は液体又はガスを保有 するハロゲンにより容易（二おかされない。それは、また、好ましい珪化チタン （＝関し酸化性雰囲気中で１２００　℃まで安定であり、１２００℃まで酸化性 雰囲気により退化されない。更に、第１金属間化合物層４４と、例えば第１図の 層１７の如きアルミニウム金属の如く積層される連続した金属等体との間に拡散 バリアを与えることができる。
第３図Ｂは、均一な第１多結晶ペース層４２＆の除去に伴う構成を示す。それに は、湿式化学エツチング、プラズマエツチング、スパッタリング、イオンミリン グ、又は反応性イオンエツチングのようないがなる便宜的なエツチング法が使用 されよう。窒化物キャップ４９又は酸化物層３１よりも速く多結晶シリコンをお かす塩素化金物のように選択性エツチングを選ぶことが望ましい。適当なエツチ ング手段は技術的に周知である。下方の切込み４６は、層４２ｍを薄く保つこと により最小とされるか（第２図Ｂ）又は層４２ｍを省略すること（二よって回避 される（第２図Ｃ）。
第３図Ｃにおいて、ドープしたソース−ドレイン領域３８は、第２図Ｃの如く形 成され、７００〜１２００℃においてデバイスを加熱処理又はアニールした。保 護キャップ４９は珪化物層４４を安定化するために、うねり父は６とかり”を形 成しない。第３図Ｃは、均一な第１多結晶ベース層４２ｍを省略して単一工程（ ステップ）（二てベース層４２を形成することにより得られる構造を示す。これ は、キャップ４９が第１金属間化合物４４、多結晶ベース層４２の側面を被って いるので、実質的に下方切込みを除去している。第３図Ｂ、Ｃの構造に他の層が 付は加えられ、第１図の如き完全なデバイスを提供できることは当業技術者（二 とって明らかである。
第２図の先行技術の構造は、半導体デバイス（二関し接触相互接続抵抗を減少さ せるため実際的方法がわからなかった。その理由は、抵抗率、エツチング抵抗又 は選択性、熱的化学的安定性（即ち酸化抵抗）、機械特性（即ち熱膨張）、デバ イス構造Ｃ二固有の反応表面と材料との両立性、等の必要とする組合せを有する 単一金属間化合物（即ち珪化物）又は多結晶ペースと金属間化合物の合成物を見 出すことは可能でなかったからである。第３図こと（二より先行技術の制限を回 避するものであり、この場合ベース層と第１金属間化合物は、デバイスと適合す るインク・−フェイスを最高となし、直列抵抗を減少するように選択される。他 方、第２金属間化合物の保護キャップは、連続する処理段階（エツチング、酸化 、加熱処理等）との相互作用及び外部接触との納金を完壁にするようＣ二選択さ れる。更（二、２つの金属間化合物は、冶金学的、化学的９機械的及び電気的（ 二相互に両立できるものでなければならない。シリコン基板装置に対して、珪化 チタン、窒化チタンは、第１．第２金属間化合物の夫々に対して適含性がありか つ好ましい材料のセットを構成する。
第４図Ａ−Ｈは、シジコン基板ＭＯＳデバイスのゲート領域のケース（二対して 本発明構造の好ましい製造法を図示している。第３図及び第４図の両者は、非限 定的実例を意図している。本発明の構造及び方法は、他の接触相互接続領域を形 成するのに、また他の半導体材料の組合せに対して有用である。
第４図Ａ、Ｂにおいて、シリコン半導体ウェハ６ｏは、そ］上に二酸化シリコン 誘電体層６１を準備している。この例において、層６１は、ＭＯＳデバイスのゲ ート絶縁物として作用する。層６１は、典型的には１５〜１５０ｎｍの厚さであ り、特定の値が周知の方法により選択され、特定の電気特性を与える。酸化物イ ンターフェイス６５が汚染を受けないことを保証するように、清浄工程（ｃｔｅ ａｎｉｎｇ　５ｔｅｐ）を実行するのが好ましい。薄く殆んど均一な第１多結晶 半導体（即ちシリコン）ベース層６２＆が酸化物層６１の上に被覆（形成）さ水 る。第１ペース層部分６２＆の厚さは、通常数原子層（［１５〜ｔｏｎｍ）から 数百ｎｍ好ましくは２０〜３０　ｎｍの範囲−二ある。層６２ＩＬは、インター フェイス６５を安定化するように作用し、特定のデバイス特性を与えるためドー プしたｎ又はＰ型でよい。第１ペース層６２＆は、清浄Ｃ二するためＣ１好まし いが、本質的なものではなく省略してもよい。
パターン形成層６３は、ウニ八表面を被覆するために適用される（第４図Ｃ）。
ウニ八表面は、半導体領域、酸化物又は他の誘電体領域、金属導体領域又はその 組合せを含む。典型的（二は、ｒｌ、５〜２．５μｍの範囲、好ましくは１〜１ ．５μｍの範囲の厚さを有する有機レジストが適用され、開口領域（大部分）６ ４及び保護領域（リフトオフ部分）６６を与えるよう（ニパターン形成される。
大部分の開口領域は、下方のウニ八表面まで貫通し、金属導体が形成されるのが 望ましい回路、デバイス又は相互接続領域（１実質的に大きさ、形状が対応する ６、大部分６４０幅６８は、最終の金属導体パターンの幅を決定する。
開口部６４の側壁面６７は、垂直であるか又は開口部から外側に離れて傾斜する ことが望ましいが本質的なものではない。側壁面の垂線（二関し１０〜１５°だ け側壁面６７の内部（二傾斜（開口部（二向って）Ｔることは避けるべきである 。開口領域（大部分）６４及び閉じた領域（リフトオフ部分）６６を形成するた め、インターフェイス６５を清浄にし、レジスト層をパターン化する誘電体層６ １、均一な第１多結晶ペース層６２ｍ及びレジスト層６３の形成技術は、技術上 本質的に周知である。通常の正のホトレジストは、側壁面６７を与えるが、典型 的には、側壁面の垂線（二関し１０〜１５°の内方傾斜角を与える。これは−満 足すべきものであるが、垂直面又は外側傾斜面よりも望ましくない。これらの垂 直面又は外側傾斜面は、僅かζ１異なる感光性又は溶解性を有し、従って領域６ ４ｂが６４ｍよりも多く開口するレジスト６３１Ｌ　、　６３ｂを２層重ねた層 を利用すること（二よって得ることができる。
第４図りにおいて、第２多結晶ペース層部分６２ｂをウェハ上に適用し、レジス ト領域６６（リフトオフ部分）を被覆し、また開口６４（大部分）（＝おいて露 出した表面上に形成する。範囲０〜２００　ｎｍの厚さが有用であるが、他方２ ０〜３０　ｎｍが好ましい。層は、特定のデバイス特性を与えるためｎ又はｐ形 でよい。開口部６４に形成された沈着層は、側壁６７に隣接するに従って薄くな り、実質的に零の厚さく二向って傾斜する。開口部６４（二おいて第１ペース層 ６２ｍ　、第２ペース層６２ｂから形成さｔた結付多結晶ベース層６２ｂから形 成さｎた結付多結晶ペース層６２は、３００　ｎｍ以下の範囲の充分な全厚さと してインターフェイスを安定化すべきであり、引続いた処理（加熱）段階中に積 層した金属間化合物層６９．７０から他の元素の拡散を防止する。１５〜６０　 ｎｍは、良好な結果を与え、好ましいものであることが見出されている。２段階 にて層６２を形成し、層６２ａ　、　６２ｂを与えることは、インターフェイス の清浄さを保持する上で便利であるが、これは必須ではない。ベース層６２は、 全部を均一な第１ペース層６２ａで形成してもよいし、全部をパターン化した第 ２づ一ス層６２ｂ又は６２＆と６２ｂの結合で形成してもよい。更に、多結晶ベ ース層６２は、多結晶シリコンの特性が周知で制御できるため（二ＭＯＳゲート 領域Ｃ二与えられるのが望ましいことが見出されているが、それは必須ではない 。多結晶層６２は、省略されるか又は、部分的（二或いは全体的に引き続く処理 （加熱）段階中（二金属間化合物に変換される場合に、有用なデバイス、接触及 び／又は相互接続を得ることが可能となる。
第１．第２金属間化盆物層６９．７０は、ウェハ表面上（二沈着され、レジスト リフトオフ部分６６上の多結晶ベース層６２ｂ（若し存在すれば）を被覆し、ま た開口部（大部分）６４（二どいて露出した表面上（皿形成される。開口部６４ において適用され、設定され及び／又は形成された沈着層（ｄｅｐｏｓｉｔ）は 、側壁６７に隣接するに従って零厚さに向って傾斜するので、層７０は、大部分 ６４において層６９゜６２ｂを正角（二（ｃｏｎｆｏｒｍａｕｙ）被覆する。層 ６９の厚さは、測定された抵抗率に基いて選択され、所望の直列抵抗値を与える 。より厚い層は、精確なライン幾何学的形成なより困難にするから、完成した金 属導体において所望の抵抗値を与えるため（二、必要とする厚さより厚い厚さを 使用することは殆んど利益を与えない。
珪化チタンは、第１金属間化合物層６９（二好ましいものであるが、他の材料（ 即ちＺｒ　、Ｈｆ＋ＶｑＮｂ　、Ｔａ　、Ｃｒ　、Ｍｏ　。
Ｗ、　Ｆｅ　、　Ｃｏ　、　Ｎｊ　、　Ｐｔ及びＰｄ　）の珪化物は、また役に 立つ。
然し、幾つかのもの（即ちＮｉ、Ｐｔ、Ｐｄ）は、温度範囲を制限するであろう 。珪化チタンは、一般的に平均的組成Ｔｉ１ｔχにおいてシリコンリッチである 。こ＼でχは０〜５の範囲であり、２．５〜６．５の範囲が望ましい。２以下又 は２に等しいχＣ二対して酸化抵抗は減成することが観察さね、４以上又は４に 等しいχに対してシート抵抗は増加する。５０〜５００　ｎｍの範囲の厚さを有 する珪化チタン層は有用であり、２００〜４００　ｎｍが好ましい。
窒化チタン（Ｔｉ　Ｎｙ）は、第２金属間化金物保護キャップ層７０として好ま しい材料である。約２０　ｍｍの最小厚さは、有用なエツチング抵抗、酸化抵抗 、を与えることが見出され、”とがり’　（ｂｅａｋ）部分の生成を抑止する。
典型的な厚さは、保護キャップ７０（二対して６０〜８０　ｎｍの範囲であるが 、約１１００ｎ以上シー増加すると殆んど利点がなくなる１、範囲３００〜６０ ０　ｎｍ　（二おける層６２　、６９及び７ｏの全厚さは、含理的なシート抵抗 、例えば約１オーム／口、サブミクロンのライン幅を達成する能力に対する必要 性の間の有用な妥協である。ベース層として約５０　ｎｍの多結晶シリコン、＄ １金属間化合物層として３００　ｎｍの珪化チタン、第２金属間化合物層として ６０　ｎｍの窒化チタンを利用する典型的な構造は、１９〜ｔ２オ一ム／口の合 成金属導体シート抵抗値を与えた。これは、ドープト多結晶のみの比較できる程 の全厚さに対して典型的に得られる２０〜２５オ一ム／口の値を大幅に改善した 。
真空蒸着は、多結晶ベース層６２ｂを設定し、第１金属間化含物層６９を形成す る好ましい方法である。両層は、単一のポンプダウン中Ｃ二、シリコン源を付勢 し多結晶ベース層６２ｂを堆積させ（若し必要の場合）、次いでチタニウム源を 共通Ｃ二付勢し、チタニウムとシリコンを共通Ｃ二堆積して珪化物を形成させる ことにより準備できる。
この方法は、特（二弾力的であり、化含物Ｔｉ　Ｓｉｘの堆積比χを容易に制御 、変更することを可能（二する。スパッタリングのような他の堆積法は、若し基 板温度が充分（二低く保持され、ウェハ上に与えられるリフトオフ部分６６（二 耐える熱損失を回避するならば、使用できるであろう。
スパッタリングは、窒化チタンを形成するの（二好ましい方法であり、これは、 チタニウム標的を使用し窒素含有雰囲気中で実行される。組成はＴｉＮ（即ちｙ ＝１）に近似するものと思われる。真空蒸着のような他の生成法は、レジスト領 域６６がそれ（二より損われない限り、また使用可能である。
層６２ｂ　、　６９及び７０の準備方法は、改良されたリフトオフ特性及び構造 物の保護特性が、開口部６４中の層６２ｂ。
６９を取り決めることにより、即ち一般的Ｃ二形状が凸状であり、レジスト領域 ６６の側壁面６７に近接するに従って零厚さに傾斜させることによって得られる から、重要である。これは、真空蒸着装置において層６２ｂ　、　６９の生成を 実行すること（二より達成され、蒸発源は、開口部６４の中心から延びている面 の垂線軸（二関し同軸的（二固定されない。第５図Ａは、蒸発中の実質的≦二点 蒸発源８０、ウェハ基板８１及び相対運動８２の所望の幾何学配置を図示したも のである。煮蒸発源８０と基板８１との間（二相対運動が存在するので開口部６ ４の中心部分８４は、実質的に煮蒸発源８０に対して変らず（二露出されること が望ましく、他方、側面部分８６は、蒸発段階の一部分中に側壁６７により陰に される。相対運動は、回転、移動又はその組合せである。実質的Ｃ二点蒸発源は 、望ましいが必須ではない。煮蒸発源８０に相対的（二基板８１を回転させるプ ラネタリ装置が満足すべき結果を与える。
第５因Ｂは、異なる成長段階じおいて又は連続する励８５ｍ　、　８５ｂ　、　 ８５ｃの堆積後ζ二もたらされる堆積断面の概略的プロフィル８５ａ〜８５ｃを 示す。断面は、中心領域から側壁６７の近傍の層の縁部（二向って零厚さに傾斜 する。
本発明方法（二よりつくられるか、本発明の構造に使用される薄膜に対して与え られる膜厚値は、“中心厚さ″即ち層の中心領域８５ａ〜８５ｃ　Ｃ対応する。
通常、領域８７ａ〜８７ｃ及び領域８５ａ〜８５ｃの厚さは同一である。
蒸発は好ましいけれども、スパッタリングは、また側壁を陰（ニするため（二傾 斜堆積をつくることができる。傾斜堆積のため（二、第４図の層７０は、開口部 ６４Ｃ二おいて下方（二ある層６２ｂ　、　６９を正角に被覆し、所望の１キヤ ツプ構造をつくる。傾斜構造は、またリフトオフ部分のレジスト領域６６上の堆 積８７ａ〜８７ｃと大部分の開口６４の堆積８５ａ　〜８５ｅとの間に裂は目線 （ｂｒｅａｋ　ｔｉｎｅ）を容易に与える（第５ＦＮＢ参照）ので、リフトオフ は清浄（＝生成される。プラネタリ蒸発装置は、満足すべき結果を与えることが 見出されているが、広範な種類のソース−基板幾何構造が相対運動の有無にか＼ わらず存在し、それは、側壁６７上又はそれに近接して堆積層に裂は目又は薄い 領域層６９　、７０の生成（−続いて（第４因Ｂ）、リフトオフ部分のレジスト 領域６６は、技術的に周知の適当な溶液中で溶解することによって除去されるか 又はリフトオフされる。レジスト領域６６上にある層６２ｂ　、　６９　、７０ の部分は、それＣ二よってまたリフトオフされ、第４因Ｂの如き所望の金属等体 形状７１を残し、レジストリフトオフ部分６６の下方にある層６２＆の領域７４ を露出する。第４因Ｂは、リフトオフ部分６６の下方（二ある部分７４を除去し た後の構造を示す。キャップ＠７０は、合成金属導体７１の層６９゜６２ｂの上 部及び側面を実質的Ｃ二保護するので、別個のマスク動作は必要でない。金属導 体７１の領域６２ｂの下方Ｃ二装置される層６２ｍの領域７５の下方切込みは、 先行技術よりも薄くすることができる。
別の方法として、層６２ｍの層７４は、領域７４を酸化物（即ち５ｉ（ｈ　）領 域７６（二変換すること≦二より、例えば酸化雰囲気中でデバイス構造を加熱す ることにより除去でさよう（第４図Ｇ）。金属間化金物の保護キャップ層７０は 、実質的（二合成金属導体７１０層６９　、６２ｂの上部及び側面を保護し、そ の上の酸化を抑止する。第４１／Ｇの領域６２ｂの下方にある層６２ｍの領域７ ５の薄しい酸化はない。酸化は、領域７０の表面７８の下方（二ある領域７５の 境界７７に実質的に延びる。５０　ｎｍの多結晶層は、乾燥酸素中で９００℃Ｃ ：おいて１時間（二で直ちζ二酸化される。技術的に周知の他の酸化手段もまた 使用される。酸化領域７６は、引き続く処理段階（二で使用するの（二便利なよ うζ二保持されるか、又は技術的（二周知の方法、例えは多結晶シリコンをおか さない選択的エツチング剤を使用することにより選択的（二除去される。この方 法により、金属導体７１の層６２ａの領域７５（＝実質的な下方切込みは存在し なくなる。
麺部分６２ｂのみを形成することＣ二よって得られる構造は第４図Ｈ１二図示さ れる。保護キャップ層７０はこ実質的Ｃ二層６９　、６２の上部及び側面７９ａ 〜７９ｂを被覆する。ソース−ドレイン拡散７２は、典型的には、植込みマスク として合成金属導体７１を使用するイオン注入により与えられるが、しかし他の 手段も使用できる。更Ｃ二、第４図Ｈｉ二は第４図Ａ−Ｇの層６２ｂ、　ｂｑ　 、又は７０を形成するのＣ：使用されると同様な一般的技術により層７０と同時 （二又は層７０に引き続いて形成される誘電体絶縁層９０を用意することが図示 さ牡ている。層９０を実行するための装置（手段）及び材料の例は、プラズマ付 勢の気相成長又は蒸着。
或いはＳ　ｉ　Ｏ２のスパッタリング、５ｔＯ１又は５ｉａＮ４をつくるための 酸素或いは窒素中におけるシリコンの反応性スパッタリング、或いはＳｉＯ２（ ＝至るまで酸化を継続したシリコンの蒸着、である。絶縁層９０は、引き続く処 理段階において便利であり、ＭＯＳデバイスのソース−ドレイン接触（二対する 短絡を回避する。ｓｔｏｗは好ましい材料である。
Ｎ９０の生成と存在は、前述した領域７６の除去を妨害しない。
合成金属導体７１は、第１図の金属導体領域１５ａ〜１５ｅに対応し、ある部分 １５ａはゲート酸化物上につくられ、ある部分１５ｂは生得体上に直接形成され 、ある部分１５ｃは厚い酸化物上（一つくられる。通常の周知の処理段階は、第 １図の領域即ち層１２　、１３　、１４　、１６　、１７及び１９．接触領域１ Ｂ　、　２０　、２１を与えるのに使用される。珪化チタン及び窒化チタンの合 成金属導体用の処理段階は、非還元雰囲気罐二て堆積した金属間化金物材料を焼 結し又はアニールしてそれらの抵抗値を減少させるため１２００℃までの温度に て加熱する周期（サイクル）を含む。この焼結又はアニーリングは、連続処理中 いかなる時でも実行されるが、イオン注入が利用される場合には、注入の損害を 除くための注入後のアニールは、金属間化金物を更（二焼結し又はアニールする の（二役立つ。焼結又はアニーリング段階は、省略してもよいが、合成金属導体 のより低ｌ／）シート抵抗はノンタリング（焼結）／アニーリング（二よって得 られる。多結晶シリコン／珪化チタン／窒化チタン合成金属導体を窒素中で７５ ０℃まで加熱すると、低く安定な抵抗値をつくるのに役立つことが見出された。
他の金属間化合物（二対する焼結又はアニーリング温度は直も（＝決定でさる。
その元系の共通堆積（二より金属間化合物！曽を生成する金属間化合物生成層（ 即ちＴｉ　）は、所望の金属導体領域（二堆積され、下に存在する多結晶半導体 ベース層或いは単結晶半導体領域と珪化物を形成するまで加熱することにより適 当Ｃ二反応される。チタニウムの金属間化合物生成層は、シリコンと反応し、５ ００〜１２００℃の範囲の温度、好ましくは７５０〜１０００℃の温度まで加熱 すること（二より珪化チタンを形成する。他の金属間化合物生成層及び／又は半 導体組合せ（二対する適当な温度範囲は直ち（二決定できる。対応する金属間化 金物を生成するように金属間化合物生成層を反応させる加熱段階は、第２金属間 化合物層の堆積の前後に実行されよう。非酸化雰囲気は、第２金属間化合物の堆 積に先だって反応させるのが好ましく、非還元雰囲気は、第２金属間化合物の堆 積後（二反応させるのが好ましい。それらの非反応性誘電体領域（即ち５ｉ（ｈ 　、　５ｉｓＮ＋）の上にある金属間化金物生成層部分は、金属性及び導電性を 残すことが期待され、それらの同一領域Ｃ二おいて共通堆積の金属間化合物とな るようＣ二導電性パスを与えるため（二面−機能を逐行する。
同様に、その方法は、パターン形成層として有機レジストの使用Ｃ二より図示説 明されたが、それらは、表面上Ｃ二保持されることが希望される材料を著しくお かすことなく、除去（リフトオフ段階）を達成するように選択的（＝溶解できる ならば、他の材料を使用できることは、当業技術者（二とって明らかである。
かくして、半導体デバイス及び回路用の改良された接触相互接続金属導体が本発 明（二より提案されたが、それは、電流の流れ（二対して低抵抗を有し、連続す る処理段階を容易にＴるようにエツチング、酸化に対して改良された抵抗を有し 、先行技術の如きうねり又は１とがり１（ｂ＠ａｋｓ　）の生成を避ける。更Ｃ 二、半導体デバイス及び回路用の含酸金属間化合物金属導体装置の生成方法の改 良が本発明も二より、特（二改良されたリフトオフ段階により提供された。
本発明は、特定のデバイス構造及び材料の組合せ（二よって説明されたが、その 概念は、広範囲のデノくイス及び構造、例えばＭＯＳデバイス、パイボーラブノ ーイヌ、ユニポーラデバイス、電界効果デバイス、オブトデノ（イス、サイリス タ、キャパシタ、ダイオード、デノ（イス接触、デバイス相互接続等Ｃ二適用し 、広範囲の材料の組付せを使用できることは、当業技術者にとって明らかである 。
従って、本発明の精神と範囲内（二人るかような変形を包含することが意図され ている。
！’／ｅ、＄８ 国際調査報告

Claims (1)

  1. 【特許請求の範囲】 を半導体デバイスの一部分の上（＝形成した第１導電性金属間化合物層、 前記第１層とは異なり、前記第１層を変換して保護キャップを与え、前記第１層 と電気接続を容易（＝する第２保護導電性金属間化付物層、を具え、前記第１． 第２層の組合せは菅成金属導体層を形成することを特徴とする付成金属導体構造 を具えた半導体デバイス。 ２、前記半導体デバイスは、シリコンと、ＴｉｙＺｒｙＨｆｐＶ＊Ｎｂ、Ｔａ、 Ｃｒ、Ｍｏ　、ＷＦｅ　、Ｃｏ、Ｎｉ　、Ｐｔ及びＰｄから成る群より選択した 金属と実質的（＝結合したシリコンより成る第１層と、を具える前記請求の範囲 第１項記載のデバイス。 ろ、前記第１層は、Ｔｉ　、　Ｔａ　、　Ｍｏ及びＷから成る群より選択した金 属と実質的に結合したシリコンより成り、前記第２　＋ｔｔｉは、窒素と実質的 に結合したＴｉ、Ｔ’ａ又はＺｒより成る前記請求の範囲第２項記載のデバイス 。 ４、前記第１層は、実質的（：ＴｉＳｉアから成り、たゾしχは２．５〜３．５ の範囲にあり、前記第２層は、実質的Ｃニチタニクムと窒素の化合物から成る前 記請求の範囲第３項記載のデバイス。 ５、前記第１層は、層断面の中央領域から断面の縁部（二向って苓厚さ（二傾斜 する断面を有する非均−厚さである前記請求の範囲第４項記載のデバイス。 ６４更に、前記第１導電性金属間化合物材料層の一部の下方で前記デバイスの一 部上に形成された多結晶半導体材料のベース層を具え、 前記第１導電性金属間化合物材料層は、前記多結晶半導体材料よりも低い抵抗率 を有する前記請求の範囲第５項記載の半導体デバイス。 ｌ前記菅成金属導体（二より接触される領域を含む主表面を有する半導体ウェハ を提供し、前記主表面を第１多結晶半導体ペース層により被覆する工程、前記第 １ペース層をパターン形成層により被覆する工程、 前記パターン形成層に対し、接触される領域と実質的に一致し、側壁を前記主表 面に貫通させた開口を有する大部分と、接触されない領域（二実質的（一対応す るリフトオフ部分を与えるようにパターニングする工程、前記大部分内にあって 前記パターン形成層の前記リフトオフ部分の上（二ある第２多結晶半導体ペース 層を使用する（ａｐｐｔｙ）工程、 前記第２ベース層上の第１金属間化合物導電層を設定と異なる第２金属間化金物 導電性保護層を形成する工程、 前記パターン形成層のリフトオフ部分とその上Ｃ二前記第２ベース層、前記第１ 金風間化付物層、前記第２金属間化金物層を積み重ねた第１部分（第１積廟部分 ）とをリフトオフする工程、 前記除去段階の結果として実質的に前記リフトオフ部分の下にある前記第１ベー ス層を露出させる工程、前記第１ベース層の露出部分を除去する工程、前記主表 面上で前記第１．第２ベース層、前記大部分Ｃ二実質的に対応する第１．第２金 属間化合物層より成り、合成金属体を構成する第２積層部分を元のま＼残す工程 、 前記合成金属体を加熱、冷却し、前記合成金属導体を具える加熱冷却した合成金 属体をアニールする工程、を具え、 前記使用、設定工程は、前記第２ベース層及び第１金風間化貧物層を非均−使用 、設定する工程を具えるので、前記大部分（二おいて、前記第２ベース層及び第 １金−間化合物層は、前記大部分から前記大部分の側壁Ｃ１向う方向に零厚さに 傾斜する断面を具えることを特徴とする半導体デバイス用萱成金属導体の製造方 法。 σ前記付成金属導体（二より接触される領域を含む主表面を有する半導体ウニ／ ％を与える工程、前記主表面をパターン形成層Ｃ二より被覆する工程、前記パタ ーン形成層（二対し、接触される領域と実質的に一致し、側壁を前記主表面まで 貫通させた開口を有する大部分と、接触されない領域（１実質的に対応するリフ トオフ部分を与えるようにパターニングする工程、前記穴部分内にあって前記パ ターン形成層のリフトオフ部分の上にある多結晶半導体ベース層を使用する工程 、 前記ベース層の上（１弟１金属間化付物導電層を設定する工程、 前記第１金属間化合物層の上に第１金属間化合物層とは異なる第２金属間化金物 導電保護層を形成する工程、前記パターン形成層のリフトオフ部分と、その上の 前記ベース層、前記第１金属間化合物層、前記第２金属間化合物層から成る第１ 積層部分とをリフトオフテる工程、 前記主表面上で前記ベース層の第２積層部分、前記大部分に実質的に対応する第 １．第２金属間化金物層、合成金属体を形成する前記第２積層部分を元のま＼に 残す工程、 前記合成金属体を加熱、冷却し、前記合成金属導体を構成する加熱冷却した合成 金属体をアニールする工程、を具え、 前記使用、設定する工程は、前記ベース層、第１金属間化合物層を使用設定する 工程を具えるので、前記大部分（二おいて、前記ベース層と第１金属間化会物層 は、前記大部分の中央部分から前記大部分の前記側壁（１向う方向に零厚さに傾 斜する断面を具えることを特徴とする半導体デバイス用合成金属導体を製造する 方法。 ９前記付成金風導体により接触される領域を含む主表面を有する半導体ウエノ１ を与える工程、前記主表面をパターン形成層ζ二より被覆する工程、前記パター ン形成層（二対し、接触される領域と実質的（ニ一致し、側壁を前記主表面まで 貫通させた開口を有する大部分と、接触されない領域（１実質的（二対窓するリ フトオフ部分を与えるようにパターニングする工程、前記穴部分内（二あって前 記パターン形成層の前記リフトオフ部分の上（１第１金属間化合物導電層を設定 する工程、 前記第１金属間化会物層の上Ｃ二部１金属間化合物層とは異なる第２金属間化合 物導電保護層を形成する工程、前記パターン形成層のリフトオフ部分と、その上 の前記ベース層、前記第１金属間化菅物層、前記第２金属間化合物層から成る第 １積層部分とをリフトオフする工程、 前記主表面上で前記ベース層の第２積層部分、前記穴合成金属体を形成する前記 第２積層部分を元のま＼Ｃ＝残す工程、 前記合成金属体を加熱、冷却し、前記合成金属導体な構成する加熱冷却した合成 金属体をアニールする工程、を具え、 前記使用、設定する工程は、前記ベース層、第１金属間化曾物層を使用設定する 工程を具えるので、前記大部分において、前記ベース層と第１金属間化萱物層は 、前記大部分の中央部分から前記大部分の前記側壁（１向う方向（二零厚さＣ二 傾斜する断面を具えることを特徴とする半導体デバイス用曾成金属導体を製造す る方法。 １ａ前記含成金属導体により接触される領域を含む主表面を有する半導体ウェハ を与える工程。 前記主表面を第１多結晶半導体ベース層Ｃ二より被覆する工程、 前記第１ベース層をパターン形成層により被覆する工程、 前記パターン形成層Ｃ二対し、接触される領域と実質的に一致し、側壁を前記主 表面まで貫通させた開口を有する大部分と、接触されない領域Ｃ１実質的に対応 するリフトオフ部分を与えるようにパターニンググする工程、前記穴部分内にあ って前記パターン形成層のリフトオフ部分の上Ｃ二ある第２多結晶半導体ベース 層を使用丁前記第１金属間化会物生成層の上ｃ二前記第１金臓間化金物生成層と は異なる第２金属間化会物導電保護層を形成する工程、 前記パターン形成層のリフトオフ部分と、その上の前記第２ベース層、前記第１ 金属間化合物生成層、前記第２金属間化含物層から成る第１積層部分とをリフト オフする工程、 前記除去工程の結果として前記リフトオフ部分の実質的に下にある前記第１ベー ス層部分を露出する工程、前記第１ベース層の前記露出部分を除去する工程、前 記主表面上で前記第１．第２ベース層の第２積層部分、前記大部分≦二実質的（ 二対窓する第１金属間化菅物生成層、第２金属間化合物層、合成金属体を形成す る前記第２積層部分を元のま＼に残す工程、前記第１金属間化合物生成層と前記 第２ベース層とを反応させるように前記合成金属体を加熱、冷却して第１金属間 化令物導電層を生成させ、それ（二より前記第２金属間化合物層と前記第１ベー ス層と（二より前記合成金属導体を形成する工程、 前記使用、設定する工程は、前記第２ベース層、第１金属間化合物生成層を使用 設定する工程を具えるので、前記大部分（二おいて、前記第２ベース層と第１金 属間化付物生成層は、前記大部分の中央部分から前記大部分の前記側壁（１向う 方向Ｃ二零厚さく二傾斜する断面を具　、えることを特徴とする半導体デバイス 用合成金属導体を製造する方法。 １を前記合成金属導体により接触される領域を含む主表面を有する半導体ウェハ を与える工程、 前記主表面をパターン形成層（二より被覆する工程、前記パターン形成層に対し 、接触される領域と実質的に一致し、側壁を前記主表面まで貫通させた開口な刹 する大部分と、接触されない領域に実質的に対応するリフトオフ部分を与えるよ うにパターニングする工程、前記穴部分肉Ｃ二あって前記パターン形成層のリフ トオフ部分の上（二ある多結晶半導体ベース層を使用する工程、 前記ベース層の上に第１金属間化会物生成層を設定丁生成層とは異なる第２金属 間化会物導電保護層を形成する工程、 前記パターン形成層のリフトオフ部分と、その上の前記ベース層、前記第１金属 間化合物生成層、前記第２金属間化金物層から成る第１積層部分とをリフトオフ する工程、 前記主表面上で前記ベース層の第２積層部分、前記大部分に実質的Ｃ二対窓する 第１金属間化含物生成層、第２金属間化菅物層、合成金一体を形成〒る前記第２ 積層部分を元のま＼（二残丁工程、 前記第１金属間化合物生成層と前記第２ベース層とを反応させるようＣ二前記菅 成金属体を加熱、冷却して第１金属間化合物導電−を生成させ、それ（二より前 記第２金属間化合物層と共シニ前記合成金属導体を形成する工程、 前記使用、設定する工程は、前記第２ベース層、第１金属間化介物生成層を使用 設定する工程を具えるので、前記大部分において、前記ベース層と第１金属間化 菅物生成層は、前記大部分の中央部分から前記大部分の前記側壁に向う方向Ｃ二 零厚さに傾斜する断面を具えることを特徴とする半纏体デバイス用合成金属導体 を製造する方法。 １２、前記合成金属導体により接触される領域を含む主表面を有する半導体ウニ ／Ｎを与える工程、前記主表面をパターン形成層により被覆する工程、前記パタ ーン形成層に対し、接触される領域と実質的に一致し、側壁を前記主表面まで貫 通させた開口を有する大部分と、接触されない領域に実質的に対応するリフトオ フ部分を与えるようＣニパターニングする工程、前記入部分肉にあって前記パタ ーン形成層のリフトオフ部分の上にある第１導電性金属化合物生成層を設定する 工程、 前記第１金属間化合物層の上に第１金属間化合＠盾とは異なる第２金属間化金物 導電保護層を形成する工程、前記パターン形成層のリフトオフ部分と、その上の 前記第１金属間化曾物生成層、前記第２金属間化合物層から成る第１積層部分と をリフトオフする工程、前記主表面上で前記第１金属間化合物生成層の！４２積 層部分、前記大部分（１実質的（二対窓する第１金属間化合物生成層、第２金属 間化合物層、合成金属体を形成する前記第２積層部分を元のま＼（二残す工程、 前記第１金属間化会物生成層と前記第２ベース層とを反応させるよう（二前記台 成金属体を加熱、冷却して第１金属間化合物導電層を生成させ、それ（二より前 記第１金属間化付物生成層と前記第１．第２金属間化含物層とは前記合成金属導 体を構成する工程、前記使用、設定する工程は、第１金属間化合物生成層を使用 設定する工程を具えるので、前記大部分において、前記第１金属間化合物生成層 は、前記大部分の中央部分から前記大部分の前記側壁に向う方向（二零厚さく一 傾斜する断面を具えることを特徴とする半導体デバイス用含成金属導体を製造す る方法。
JP57501660A 1981-05-04 1982-04-15 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法 Granted JPS58500680A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26066781A 1981-05-04 1981-05-04
US260667 1981-05-04

Publications (2)

Publication Number Publication Date
JPS58500680A true JPS58500680A (ja) 1983-04-28
JPH0244144B2 JPH0244144B2 (ja) 1990-10-02

Family

ID=22990121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57501660A Granted JPS58500680A (ja) 1981-05-04 1982-04-15 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法

Country Status (6)

Country Link
EP (1) EP0077813B1 (ja)
JP (1) JPS58500680A (ja)
DE (1) DE3268922D1 (ja)
IE (1) IE53237B1 (ja)
IT (1) IT1147876B (ja)
WO (1) WO1982003948A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298642A (ja) * 1985-10-25 1987-05-08 Hitachi Ltd 半導体集積回路装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5736844A (en) * 1980-08-15 1982-02-27 Hitachi Ltd Semiconductor device
JPS58188157A (ja) * 1982-04-28 1983-11-02 Toshiba Corp 半導体装置およびその製造方法
US4581815A (en) * 1984-03-01 1986-04-15 Advanced Micro Devices, Inc. Integrated circuit structure having intermediate metal silicide layer and method of making same
US4640004A (en) * 1984-04-13 1987-02-03 Fairchild Camera & Instrument Corp. Method and structure for inhibiting dopant out-diffusion
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
EP0194950B1 (en) * 1985-03-15 1992-05-27 Fairchild Semiconductor Corporation High temperature interconnect system for an integrated circuit
JPS61224459A (ja) * 1985-03-29 1986-10-06 Toshiba Corp 半導体装置およびその製造方法
JP2577342B2 (ja) * 1985-03-30 1997-01-29 株式会社東芝 半導体装置およびその製造方法
US4821085A (en) * 1985-05-01 1989-04-11 Texas Instruments Incorporated VLSI local interconnect structure
US4811078A (en) * 1985-05-01 1989-03-07 Texas Instruments Incorporated Integrated circuit device and process with tin capacitors
US4890141A (en) * 1985-05-01 1989-12-26 Texas Instruments Incorporated CMOS device with both p+ and n+ gates
US4814854A (en) * 1985-05-01 1989-03-21 Texas Instruments Incorporated Integrated circuit device and process with tin-gate transistor
US5086016A (en) * 1990-10-31 1992-02-04 International Business Machines Corporation Method of making semiconductor device contact including transition metal-compound dopant source
US5364803A (en) * 1993-06-24 1994-11-15 United Microelectronics Corporation Method of preventing fluorine-induced gate oxide degradation in WSix polycide structure
JP3199015B2 (ja) 1998-02-04 2001-08-13 日本電気株式会社 半導体装置及びその製造方法
WO2004013922A2 (en) * 2002-08-06 2004-02-12 Avecia Limited Organic electronic devices
RU2250533C1 (ru) * 2003-11-06 2005-04-20 ГОУ Московский государственный институт электронной техники (технический университет) Способ изготовления полупроводникового прибора
US20090032958A1 (en) * 2007-08-03 2009-02-05 Micron Technology, Inc. Intermetallic conductors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5365088A (en) * 1976-11-22 1978-06-10 Nec Corp Semiconductor device
JPS5413283A (en) * 1977-06-30 1979-01-31 Ibm Method of forming metal silicide layer on substrate
JPS55165652A (en) * 1979-06-12 1980-12-24 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5898963A (ja) * 1981-12-09 1983-06-13 Nec Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3434020A (en) * 1966-12-30 1969-03-18 Texas Instruments Inc Ohmic contacts consisting of a first level of molybdenum-gold mixture of gold and vanadium and a second level of molybdenum-gold
US3632436A (en) * 1969-07-11 1972-01-04 Rca Corp Contact system for semiconductor devices
US3754168A (en) * 1970-03-09 1973-08-21 Texas Instruments Inc Metal contact and interconnection system for nonhermetic enclosed semiconductor devices
US4042953A (en) * 1973-08-01 1977-08-16 Micro Power Systems, Inc. High temperature refractory metal contact assembly and multiple layer interconnect structure
US4112196A (en) * 1977-01-24 1978-09-05 National Micronetics, Inc. Beam lead arrangement for microelectronic devices
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance
US4276557A (en) * 1978-12-29 1981-06-30 Bell Telephone Laboratories, Incorporated Integrated semiconductor circuit structure and method for making it
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
US4227944A (en) * 1979-06-11 1980-10-14 General Electric Company Methods of making composite conductive structures in integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5365088A (en) * 1976-11-22 1978-06-10 Nec Corp Semiconductor device
JPS5413283A (en) * 1977-06-30 1979-01-31 Ibm Method of forming metal silicide layer on substrate
JPS55165652A (en) * 1979-06-12 1980-12-24 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5898963A (ja) * 1981-12-09 1983-06-13 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298642A (ja) * 1985-10-25 1987-05-08 Hitachi Ltd 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
EP0077813A1 (en) 1983-05-04
IE821036L (en) 1982-11-04
EP0077813B1 (en) 1986-02-05
IT8248321A0 (it) 1982-04-30
JPH0244144B2 (ja) 1990-10-02
DE3268922D1 (en) 1986-03-20
IE53237B1 (en) 1988-09-14
IT1147876B (it) 1986-11-26
WO1982003948A1 (en) 1982-11-11
EP0077813A4 (en) 1984-02-09

Similar Documents

Publication Publication Date Title
JPS58500680A (ja) 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
JPS61142739A (ja) 半導体装置の製造方法
JPH02230739A (ja) 耐火金属の付着方法
JPS6128232B2 (ja)
US6157082A (en) Semiconductor device having aluminum contacts or vias and method of manufacture therefor
US4227944A (en) Methods of making composite conductive structures in integrated circuits
JPS62101049A (ja) シリサイド層の形成方法
JPS5863174A (ja) 導電性構造体の形成方法
JP3122845B2 (ja) 半導体装置の金属配線形成方法
KR100331521B1 (ko) 콘택트 및 콘택트 형성 방법
IE56850B1 (en) Diffusion barrier layer for integrated-circuit devices
US5528081A (en) High temperature refractory metal contact in silicon integrated circuits
JPS62113421A (ja) 半導体装置の製造方法
TW200419680A (en) Nitride and polysilicon interface with titanium layer
JPH02504448A (ja) ＴｉＳｉ２ローカル・インターコネクト
US5350711A (en) Method of fabricating high temperature refractory metal nitride contact and interconnect structure
JPH0864801A (ja) 炭化けい素半導体素子およびその製造方法
JPH03142883A (ja) 半導体装置及びその製造方法
JP2001250829A (ja) 金属配線製造方法
JPH05129226A (ja) 半導体装置の製造方法
JP3321896B2 (ja) Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置
JPH05129227A (ja) 半導体装置の製造方法
US6509265B1 (en) Process for manufacturing a contact barrier
JP3034348B2 (ja) 半導体素子及び製造方法