JPS6298642A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPS6298642A
JPS6298642A JP23729985A JP23729985A JPS6298642A JP S6298642 A JPS6298642 A JP S6298642A JP 23729985 A JP23729985 A JP 23729985A JP 23729985 A JP23729985 A JP 23729985A JP S6298642 A JPS6298642 A JP S6298642A
Authority
JP
Japan
Prior art keywords
layer
annealing
semiconductor
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23729985A
Other languages
English (en)
Other versions
JPH0716000B2 (ja
Inventor
Hiroko Kaneko
兼子 宏子
Mitsumasa Koyanagi
光正 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60237299A priority Critical patent/JPH0716000B2/ja
Publication of JPS6298642A publication Critical patent/JPS6298642A/ja
Publication of JPH0716000B2 publication Critical patent/JPH0716000B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半、導体集積回路装置に関するものであり、
特に、半導体集積回路装置の高集積化、高信頼度化に適
用して有効な技術に関するものである。
〔背景技術〕
半導体基板の表面に設けたMI 5FETのソース領域
、ドレイン領域にはアルミニュウムからなる配線が接続
孔を通して接続されている。アルミニュウムは半導体集
積回路装置(以下、ICという)の製造工程中の熱処理
によって、ソース領域およびドレイン領域中に拡散する
。このソース領域およびドレイン領域中に拡散したアル
ミニュウムによって、ソース領域、ドレイン領域と半導
体基板との間が電気的に短絡されるという問題点がある
そこで、アルミニュウムがソース領域、ドレイン領域中
に拡散するのを防止するためK、前記アルミニュウム配
線とソース領域、ドレイン領域との間にバリアメタルを
設ける技術が、例えばC0Y、TINGによってTh1
n 5olid Films、Vol。
96.1982.p327に示されている。このバリア
メタルは、2層構造からなり、下層がチタン層、上層が
窒化チタン層からなる。
本発明者は、前記バリアメタルではICの集積度を向上
させることが困難であるという問題点を見出した。前記
バリアメタルはそれを形成する際のマスク合せズレを考
慮して、接続孔よりも犬ぎく形成しなければならない。
さらに、例えばドレイン領域上に形成したバリアメタル
とソース領域に接続される配線との間にマスク合せ余裕
を設けなければならない。これらのことからICの高集
積化が困難となる。
一方、MI S F E Tのソース領域およびドレイ
ン領域のシート抵抗値を低減するために、ソース領域、
ドレイン領域上面にチタンシリサイド層を形成する技術
がある(R,D、Davies、  Inter−na
tional Electron Devices M
eeting。
Technical Digest、  p714 、
1982 )。
しかし、本発明者は、チタンシリサイドはアルミニュウ
ムと450℃程度で反応し始めるので、チタンシリサイ
ドj―はアルミニュウム配線のバリアメタルとして用い
ることができないという問題点を見出した。チタンシリ
サイドがバリアメタルとならないのは、前記アルミニュ
ウム配線を形成した後にも、450℃程度の熱処理がチ
ップに施されるからである。
〔発明の目的〕
本発明の目的は、ICの高集積化を図ることが可能な技
術を提供することにある。
本発明の他の目的は、配線等の導電層が接続された半導
体領域を、他の半導体領域から電気的に良好に分離する
ことが可能な技術を提供することにある。
本発明の他の目的は、半導体領域の抵抗を小さくするた
めに半導体領域の表面に形成されろ導電層が、配線等の
導電層が半導体領域に拡散することを防止する機能を有
するようにすることにある。
本発明の他の目的は、上記機能を有する導電層を、半導
体領域又は接続孔に自己整合的に形成することにある。
本発明のさらに他の目的は、半導体領域の表面に形成さ
れる導電層の抵抗値を、さらに小さくすることにある。
本発明のさらに他の目的は、半導体領域の表面に形成さ
れる導電層を半導体領域に自己整合的に形成するととも
に、その抵抗値をさらに小さくすることにある。
本発明の他の目的は、MISFETのソース及びドレイ
ン領域の低抵抗化と接合耐圧の向上にある。
本発明のさらに他の目的は、M I S F E Tの
ソース領域、ドレイン領域及びゲート電極の低抵抗化に
ある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔発明の概要〕
本題において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
配線等の導Mt層を構成するアルミニーラムが半導体領
域中に拡散するのを防止するために、前記半導体領域と
導電層との間にバリアメタルを形成する。前記バリアメ
タルは半導体領域に自己整合的に形成された高融点金属
のシリサイド層と、少なくとも接続孔内に形成された高
融点金属のナイトライド層とからなる。これにより、バ
リアメタルと接続孔との間のマスク合せ余裕、およびバ
リアメタルと導電層との間のマスク合せ余裕を不要にし
て、ICの集積度を向上するものである。
〔第1実施例〕 第1図乃至第8図は、本発明の第1実施例を説明するた
めの図であり、製造工程におけるICの要部の断面図で
ある。
まず第1図に示すように、p−型単結晶シリコンからな
る半導体基板1の所定の表面部に、フィールド絶縁膜2
およびp+型チャネルストッパ領域3を形成する。
フィールド絶縁膜2は、それが設けられる以外の半導体
基板1の上面を耐熱酸化マスクで覆った後に、半導体基
板1の上面を選択的に酸化して形成する。耐熱酸化マス
クは、例えばCVD技術によって得られるシリコンナイ
トライド膜を用いる。
チャネルストッパ領域3は、フィールド絶縁膜2を形成
する以前に、予め半導体基板10表面部にn型不純物を
導入し、この不純物をフィールド絶縁膜2を形成する熱
酸化工程中に拡散して形成する。前記n型不純物はイオ
ン打ち込みによって導入し、またイオン打ち込みの際の
マスクはフィールド絶縁膜2を形成する際の耐熱酸化マ
スクと、これを形成するときのホトレジストマスクとを
用いる。
次に、半導体基板1のフィールド絶縁膜2の間の表面を
酸化してゲート絶縁膜4を形成する。
次に、ゲート電極5を形成するために、例えばCVD技
術によって得られる多結晶シリコン層を半導体基板1上
の全面に形成する。そして、この多結晶シリコン層の不
要な部分を選択的にエツチングしてゲート電極5を形成
する。
次に、第2図に示すように、ゲート電極5をマスクとし
て用いて、半導体基板10表面部にn型不純物、例えば
リンをI X 10”7cm” 、 50 KeVのイ
オン打ち込みによって導入する。このn型不純物は、M
I 5FETのソース領域およびドレイン領域の一部で
ある低不純物濃度領域(n−型領域)を形成するための
ものである。
次に、第3図に示すように、ゲート電極5の側面に側部
絶縁膜(サイドウオールスペーサ)6を形成するために
、半導体基板1上の全面に、例えばCVD技術によって
得られるシリコン酸化膜を形成する。このシリコン酸化
膜はゲート電極5の側部に特に厚(形成されるので、シ
リコン酸化膜をその上面からreactive ion
 eatching  によって徐々に除去することに
よって、サイドウオールスペーサ6を形成する際にオー
バエツチングをした場合は、半導体基板1上のゲート絶
縁膜4も伴に除去される。
次に、ゲート電極5およびサイドウオール6をマスクと
して、イオン打ち込み(I X 10” /z”+10
0KeV)によってn型不純物1例えば砒素を半導体基
板10表面に導入する。このn型不純物は、先に導入し
たn型不純物より拡散係数の小さく・ものである。
そして、半導体基板1をアニールすることによって、半
導体基板10表面部に導入した2種のn型不純物を拡散
して、n−型半導体領域7aとn+型半導体領域7bと
からなるL D D (LightlyDoped D
rain)構造を形成する。半導体領域7a、7bは、
MI 5FETのソース領域、ドレイン領域として用い
られるものである。
次に、第4図に示すように1ゲート電極5および半導体
領域7b上面に、高融点金属のシリサイド層8,9を形
成するために、半導体基板1上の全面に厚さ60 nm
の高融点金属例えばチタン層10を形成する。このチタ
ン層1oは、例えばスパッタ技術によって形成する。
次に、アニールによって、半導体領域7bとチタン層1
0とを反応させてチタンシリサイド層9を形成する。こ
のアニール工程中に、ゲート電極5とこの上のチタンN
10とが反応するので、ゲート電極5上に、もチタンシ
リサイド層8を形成することができる。
このアニールは、第5図乃至第7図に示す工程に従って
、2回に分けて行なうことが好ましい。
第5図に示すように、1回目のアニールを行なうことに
よって、シリコンとチタンを反応させる。
このアニールは600℃以下の温度で行なうのが好まし
く、この例では500℃、2hrのアニールが行なわれ
る。雰囲気は窒素またはアルゴンである。シリコン酸化
膜2及び6上のチタン層は未反応のままである。
アニール温度が600℃以下のとき、次のようになるこ
とを本発明者は実験の結果発見した。すなわち、チタン
シリサイド層8及び9の組成は、主として、TiSiで
あり、その抵抗は30Ω/口と比較的太きい。また、シ
リコン酸化膜2及び6上に、不所望な化合物例えばTi
5iO等が形成されることはない。また、チタンシリサ
イド層8及び9は露出したシリコン層5及び7bに自己
整合的にほぼ同一形状に形成され、それ以外には形成さ
れない。
次に、第6図に示すように、フィールド絶縁膜2および
サイドウオールスペーサ6上の不要となったチタン層1
0をエツチングによって選択的に。
除去する。エツチング液としては過酸化水素系のエツチ
ング液(例えばHt Ot : NHs = 1 : 
1の水溶液)を用いることができる。このエツチング液
はチタンシリサイド(TiSi )層8,9には働かな
い。一方、チタン層10は、エツチングの残りな(、除
去できる。チタンクリサイド層8及び9はシリコン層5
及び7b上に残る。
1回目のアニール温度が600℃以上のとき、上述のよ
うな選択エツチングはできない。シリコン酸化膜2及び
6上に形成され℃しま5TiSiO等はフッ酸でなけれ
ば除去できないからエツチング液としてフッ酸の水溶液
を用いなければならない。しかし、フッ酸はチタンシリ
サイド層も、またエツチングしてしまう。この結果、エ
ツチング液としてフッ酸を用いた場合、チタンシリサイ
ド層8,9もエツチングされてしまう。一方、他のエツ
チング液を用いた場合、シリコン酸化膜2゜6上に除去
されることな(残るTi5iOによって、各チタンシリ
サイド層間が短絡する不良が生ずる。
また、この場合、チタンシリサイド層は主とじて’l’
1silからなるが、その一部がシリコン酸化膜2.6
上にも形成されてしまう場合がある。このため、チタン
シリサイド層間の短絡が発生する。
次に、第7図に示すように、チタンシリサイド788.
9を低抵抗化するため及び窒化チタン層11.12を形
成するためK、窒素を含むガス中でアニールする。すな
わち、このアニールは、チタンシリサイド層を形成する
ための2回目のアニールと、窒化チタン層形成のための
アニールとを兼ねたものである。
本発明者は、実験の結果、次のことを発見した。
つまり、チタンシリサイド(TiSi)層は600℃以
上の温度のアニールによって、抵抗が2〜3Ω/口と小
さいチタンシリサイド層(主としてTiSi、からなる
)に変化する。一方、チタンシリサイド層の表面は、窒
素雰囲気中での900℃以上の温度のアニールによって
、窒化チタンとなる。
以上のことから、第7図に示すアニールは、窒素雰囲気
中で900℃以上で行なわれる。
この実施例では、短時間でのアニールが可能なランプア
ニールが用いられる。900℃の高温アニールであるの
で、その間に半導体領域7b形成のための砒素が基板か
ら蒸発する。このため、アニール時間を短くすることに
よって、砒素の蒸発量を少なく1.−C〜・る。ランプ
アニールは、例えばハロゲンランプを用い900℃でl
O秒行なわれる。
砒素の蒸発を極めて少なくしているので、チタンシリサ
イド層9と半導体領域7bとの間の接触抵抗が増加する
ことを防止でき、また、半導体領域7bの接合深さが浅
くなることを防止できる。
接合深さが浅くなった場合、半導体領域7bと基板1と
の間のPN接合の降伏電圧が低下してしまうと(・う不
良を生ずる。
このアニールによって、チタンシリサイド層は抵抗が約
1/10の2〜3Ω/口とされる。また、このアニール
によって、チタンシリサイド層9をその上面を窒化チタ
ン層12にすることができる。
窒化チタン層は約100X、である。窒化チタン層12
中に含まれているべきシリコンは、チタンシリサイド層
9又はその下の基板内に析出される。
チタンシリサイド層9より窒化チタン層12の方がシー
ト抵抗値が大きい(約5倍)ので、シート抵抗値の増加
をできるだけ少なくするため窒化チタン層は薄い方がよ
い。しかし、アニール時間を充分に長くすることによっ
て、チタンシリサイド層9の全てを窒化チタン層12と
することもできる。
以上のように、自己整合によって半導体領域7bの上面
に形成した比較的抵抗の大きいチタンシリサイド(Ti
Si)層9をさらにアニールして抵抗の小さいチタンシ
リサイド(TiSi、)層としている。これにより、半
導体領域7bに対し自己整合的に抵抗の小さいチタンシ
リサイド層(第1導を層)を形成できる。
また、チタンシリサイド層を半導体領域7bに自己整合
的に形成した後、チタンシリサイド層を窒素を含むガス
中でアニールして、窒化チタン層12としたので、窒化
チタン層12からなるバリアメタル(第2導1に層)を
、マスク合せ余裕無しで、半導体領域7b上に形成する
ことができる。
さらに、半導体領域7bの上面に、該半導体領域7bよ
りシート抵抗の小さいチタンシリサイド層9(あるいは
窒化チタン層12)を設けることによっ【、半導体領域
7bを伝搬すべき電気信号の伝搬速度を向上することが
できる。
また、ゲート電極5上にチタンシリサイド層8(窒化チ
タン層11)を形成することにより、ゲート電極5を伝
達する電気信号の伝搬速度を向上することができる。
さらに、チタンシリサイド層8,9を形成するための熱
処理装置を用い、ガス中に窒素を含ませるだけで窒化チ
タン層11.12を形成できる。
以上のように、半導体領域7bおよびゲート電極5のシ
ート抵抗値を低減させ、かつ半導体領域7b上の少なく
とも一部に自己整合によってバリアメタルを形成するこ
とに、本実施例の特徴がある。
次に、第8図に示すように、例えばCVDによってフォ
スフオシリケードガラス(P S G)からなる絶縁膜
を半導体基板1上の全面に形成する。
そして、半導体領域7b上の絶縁膜13を選択的に除去
して、接続孔14を形成する。
次に、(第3)導電層15を形成するために半導体基板
1上の全面にアルミニュウム層を形成する。このアルミ
ニュウム層は、例えばスパッタによって形成し、また半
導体領域7b中への拡散を低減させるために、シリコン
を含有させる。そして、このアルミニュウム層の不要な
部分を、例えばドライエツチングによって選択的に除去
して導電層15を形成する。
次に、第9図に示すように、例えばCVDによって得ら
れるシリコン酸化膜を用いて半導体基板1上に絶縁膜1
6を形成する。
半導体領域7b上に自己整合によって、窒化チタン層1
2からなるバリアメタルを設けることができるので、バ
リアメタルと導電層15とのマスク合せ余裕を不要にで
きる。
導電層15を形成した後、導電層15と半導体領域7b
との接続抵抗を抵抗するために半導体基板1をアニール
する必要がある。
一方、絶縁膜16には、ナ) IJニウムイオン等の不
純物イオンを捕捉する効果がある。ところが、この不純
物の捕捉効果は、絶縁膜16の形成温度が低いと低下す
る。
そこで、絶縁膜16を形成した後にも、半導体基板1を
アニールすることによって、絶縁膜16の前記不純物の
捕捉効果を向上させている。
ところが、窒化チタン層がない場合、前記導電層15と
半導体領域7bとの接続抵抗を低減させるためのアニー
ル工程中に、導を層15を構成するアルミニュウムがチ
タンクリサイド層9内の拡散し、さらに半導体領域7b
内に拡散する。この半導体領域7b内に拡散したアルミ
ニュウムは、絶縁膜16が有する不純物イオンの捕捉効
果を向上させるためのアニール工程中に半導体領域7b
の内部にさらに拡散しようとする。アルミニーラムが半
導体領域7b内に拡散すると、半導体領域7bと半導体
基板1との間が短絡する恐れがある。
しかし、本実施例では、チタンシリサイド層9よりグレ
インが小さいためにち密な層を形成することができかつ
アルミニュウムとの反応温度がチタンクリサイド層9よ
り高い窒化チタン層12を導電層15と半導体領域7b
との間に設けである。
したがって、前記アニール工程中にアルミニュウムが半
導体領域7b内に拡散するのを防止できるので、半導体
領域7bと半導体基板1との間の接合破壊を防止するこ
とができる。
本実施例のICは、絶縁膜16を形成した後に、半導体
基板1等からなるチップをパッケージによって外気から
封止して完成する。半導体基板1をパッケージに固定す
る技術として、半導体基板1とパッケージの金の膜とを
摩擦させることによって、それらの間に金−シリコン共
晶を形成して固定する方法がある。
この共晶を形成する際にも半導体基板1に熱が加えられ
るので、導電層15を構成するアルミニーラムが半導体
領域7b内に拡散する恐れがある。
しかし、本実施例では、窒化チタン層12からなるバリ
アメタルを半導体領域7b上に設けであるので、前記共
晶を形成する際にアルミニーラムが半導体領域7b内に
拡散するのを防止できる。
〔第2実施例〕 第10図乃至第13図は、第2実施例を示す図である。
第2実施例の特徴は、チタンシリサイド(TiS+t)
層形成のためのアニールを窒化チタン層形成のためのア
ニールと別に行なう点と、チタンシリサイド(TiSt
t)層形成のためのアニール後に半導体領域7bを形成
する点にある。
第1実施例の第2図に示すまでの工程を行なった後、ア
ニールにより、低不純物濃度のn−型半導体領域7aを
形成する(第10図)。
次に、半導体領域7bを形成するための不純物の導入及
びアニールを除いて、第3図から第6図に示すまでの工
程を行なう。これによって、第11図に示すように、チ
タンシリサイド(TiSi)層8と半導体領域7a上の
チタンシリサイド(TiSi)層9とが形成される。チ
タンシリサイド層8及び9の形状は、600℃以下のア
ニールのみを行なったので、シリコン酸化膜2及び6に
よって決まる。
次に、チタンシリサイド(T’+S+t)層形成のため
の2回目のアニールを行なう。これは窒素(又はアルゴ
ン)雰囲気中で、700℃で50分間行なわれる。アニ
ール温度が90C)Cより低いので、窒化チタンは形成
されない。これにより、第12図に示すように、120
 nmのチタンシリサイド(TiSiz ) N 8 
、9がシリコン層に自己整合的に形成される。この状態
で、半導体領域7bを形成するための砒素のイオン打ち
込み(IX 10”7cm” 、 120 KeV)を
行なう。砒素イオンは、第12図に点線で示すように、
ゲート電極5、サイドウオールスペーサ6及びフィール
ド絶縁膜2をマスクとして基板に導入される。
次に、電化チタン形成のための950℃のアニールを行
なう。このアニールは第1実施例と同様にランプアニー
ルである。これによって、第13図に示すように、チタ
ンシリサイドNi8 、9に自己整合的に窒化チタン層
11.12が形成される。
また、このアニールによって、打ち込まれた砒素が活性
化され、n+型半導体領域7bが形成される。
この実施例によれば、チタンシリサイド層ノ低抵抗化の
ためのアニールを独立に行なっているので、チタンシリ
サイド(TiSi、 )層9の厚さを制御できる。また
、窒化チタン層12の厚さも制御し易い。したがって、
チタンクリサイド層9を厚くし、窒化チタンN12を薄
くして、全体の抵抗値を小さくできる。
この実施例によれば、2回目のアニールの時に砒素が基
板内に導入されていないので、700℃という比較的高
温でのアニールにおいても砒素の蒸発は考慮しなくてよ
い。
この実施例によれば、1回目及び2回目のチタンシリサ
イド層形成のためのアニールの時に、基板内の不純物濃
度が低い。すなわち、チタンシリサイド層9を形成すべ
き領域のn型不純物濃度は低い。このため、チタンシリ
サイド層を充分厚く形成でき−る。シリサイドは、不純
物濃度が約10t0/副3以上のシリコンでは形成され
る速度が遅くなる。本実施例によれば、アニールのとき
砒素が導入されていないので、シリサイド層を厚くでき
る結果、抵抗値を小さのできる。
〔第3実施例〕 第14図乃至第16図は、本発明の第3実施例を説明す
るための図である。
第3実施例は、接続孔14を形成した後に、接続孔14
から露出するチタンシリサイド層9を窒化チタン層12
とするものである。
第14図に示す半導体領域7a、7b、チタンシリサイ
ド(TiSiz ) 768 、9を第1または第2実
施例と同様の方法によって形成する。
次に、第15図に示す絶縁膜13および接続孔14を第
1実施例と同様に形成する。
次に、窒素を含むガス雰囲気中でのアニール(950℃
、30分)によって、接続孔14から露出している部分
のチタンシリサイド(T’tsi、)層9を窒化チタン
J−12に形成する。
第3実施例では、前記アニール工程の時間を充分に長く
して、第16図におけるチタンシリサイド層9の底部ま
で窒化チタン層12を形成した。
窒化チタン層12の厚さは120℃mである。
なお、ゲート電極5上のチタンシリサイド層8は、絶縁
膜13によって覆われているので、窒化チタン層とはな
らない。
次に、n型不純物、例えばリンなイオン打ち込みによっ
て、接続孔14を通し、さらにチタンシリサイド層9を
貫通させて半導体領域7b内に導入する。そして、アニ
ールして前記n型不純物を半導体基板1内に拡散させる
リンのイオン打ち込みは、第15図に示す状態、すなわ
ち、接続孔14を形成した後であって窒化チタン層12
形成前に行なうこともできる。
この実施例では、ランプアニールでなく通常のアニール
によって、窒化チタン層12を形成している。アニール
時間が長いが、絶縁膜13がキャップとして働くので、
絶縁膜13に覆われた領域からは砒素は外方拡散しない
。接続孔14からのみ砒素は外部へ拡散する。接続孔1
4から外部へ蒸発することによって減少したn型不純物
の量を補うため、n型不純物が再び導入される。したが
って、この不純物の導入は、接続孔14を通して行なう
だけで十分である。また、この不純物の導入によって形
成される半導体領域は、半導体領域7bより深い必要は
な(・。
n型不純物としてリンを用いることが好ましい。
リンは、例えば900℃以上の高温でアニールされた場
合でも、シリコン基板中へ多く拡散し、基板の外へ拡散
する量は少ないからである。
窒化チタン層12は、チタンシリサイド層9よりシート
抵抗値が大きいので、窒化チタン層12を形成すること
によって、半導体領域7b上面のシート抵抗値が増加す
る恐れがある。しかし、本実施例では、接続孔14にお
けるチタンシリサイド層9のみを窒化チタン層12とす
るので、窒化チタン層12を形成することによる半導体
領域7b上面のシート抵抗値の増加を防ぐことができる
この実施例によれば、ソースおよびドレイン領域の接合
が浅くなることによる逆方向の降伏電圧の低下が無い。
この実施例によれば、950℃のアニール後のソース及
びドレイン領域のシート抵抗は3〜5Ω/口である。絶
縁膜13無しで950℃、30分のアニールを行なった
ときのそれは、約140/口と大きい。この差はアニー
ル温度が高い程大きくなる。また、ソースおよびドレイ
ン領域と基板との間に接合のリーク電流はI X 10
−’°A/rm以下である。窒化チタン層が無くチタン
シリサイド(TiSi2)層のみの場合は、リーク電流
は2.5〜3 X 10−” (3,5〜4 X 10
−”) A/瓢である。
窒化チタン層及びチタンシリサイド層の両方が無い場合
は、リーク電流は約4 X 10’″10(1〜1.5
X 10”” ) A/ff1ll+である。これらの
数値は、0外は450℃のアニール後の値であり、0内
は500℃のアニール後の値である。本実施例のリーク
電流はアニールの温度が高くなっても増加しない。
〔第4実施例〕 第17図は、第4実施例を示す断面図である。
第4実施例では、ゲート電極上にチタンシリサイド層又
は窒化チタン層が形成されない。
第17図において、ゲート電極5Aは、多結晶シリコン
、またはタングステン、モリブデン、タンタル及びチタ
ン等の高融点金属、またはこれら高融点金属の7リサイ
ドからなる。ゲート電極5A上にチタンシリサイド層が
形成されないように、ゲート電極5Aの上面は酸化シリ
コン膜またはPSG膜からなる絶縁膜17によって覆わ
れている。
第17図に示す構造は、例えば、次のようにして得られ
る。ゲート絶縁膜4形成後、基板上全面にゲート電極5
A形成用の導電層をスパッタにより形成する。引き続き
、この導電層上全面に絶縁膜17形成用の絶縁物をCV
Dにより形成する。
この2つの層を、フォトリングラフィ技術により、連続
してエツチングする。これにより、第1図において、ゲ
ー)[極5を5Aとし、ゲート電極5A上にこれと同一
形状の絶縁膜17を形成したものが得られる。この後、
第3実施例に従うことによって、第19図に示すICが
完成する。
この実施例によれば、シリサイド層を十分厚くできる。
また、シリサイド層の形成によって、ゲート電極が汚染
されること、しきい値電圧が変化することを防止できる
〔効果〕
本願によって開示された新規な技術によれば、以下の効
果を得ることができる。
(1)MISFETのソース領域、ドレイン領域等の半
導体領域の上面に自己整合によって高融点金属シリサイ
ド層を形成した後、このシリサイド層を窒素を含むガス
中でアニールして窒化物層としている。これにより、窒
化物層からなるバリアメタルをマスク合せ余裕を不要に
して前記半導体領域上に形成することができる。これに
より、ICの集積度を向上することができる。
(2)半導体領域の上面に、該半導体領域より7−ト抵
抗の小さい高融点金属シリサイド層を半導体領域に自己
整合的に設けることによって、半導体領域を伝搬すべき
電気信号の伝搬速度を向上することができる。
(3)ゲート電極上に高融点金属シリサイド層を自己整
合的に形成することにより、ゲート電極を伝達する電気
信号の伝搬速度を向上することができる。
(4)半導体領域上あるいはゲート電極上に設けられる
高融点金属シリサイド層を形成するための熱処理装置を
用い、ガス中に窒素を含有することによって、前記シリ
サイド層を窒化物層に形成することができる。したがっ
て、窒化物層を形成するだめの専用の製造装置を不要に
できる。
(5)高融点金属シリサイド層よりグレインが小さいた
めに、ち密な層を形成することができ、さらにアルミニ
ュウムとの反応温度が高融点金属シリサイド層より高い
窒化物層を、導電層とそれが接続される半導体領域との
間に設けである。したがって、種々のアニール工程中に
アルミニュウムが半導体領域内に拡散するのを防止でき
る。
(6)半導体領域の上に設けられる接続孔を通して、n
型不純物を再度導入することによって、前記接。
読札の下部における半導体領域の不純物濃度を補正する
(高くする)ことができる。したがって、半導体領域と
、半導体領域上に形成した高融点金属シリサイド層との
間の抵抗を小さくできる。
(7)高融点金属クリサイド層の形成のためのアニール
を、低温と高温の2回に分けて行なう。これによって、
半導体領域上に自己整合的にシリサイド層を形成できる
(8)半導体領域上にこれに自己整合的に形成された高
融点金属クリサイド層を直接窒化する。これによって、
マスク合せ余裕なしで、バリアメタルを形成できる。
(9)バリアメタル形成のだめの窒化の時、層間絶縁膜
なアニールキャップとして用いている。これにより、半
導体領域形成のための不純物が基板から外方拡散するこ
とを防止できる。
αQ 接続孔を形成した眉間絶縁膜をマスクとして、ハ
IJアメタルである窒化膜を形成している。これによっ
て、半導体領域のシート抵抗が増加することを防止でき
る。
以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲において種
々変形可能であることはいうまでもない。
例えば、本発明はPチャネルMISFETあるいはN及
びPチャネルMISFETの双方を備えたICにも適用
できる。MI 5FETはLDD構造以外の構造であっ
ても、何ら問題ない。サイドウオールスペーサはシリサ
イド層の形成後に、除去することができる。アルミニュ
ウム配線層は、シリコン及び/又は銅等の少量の不純物
を含むものであってもよい。
高融点金属クリサイド層を窒化物層に形成する方法とし
ては、プラズマ状態にした窒化ガスを用いる方法、アン
モニアガスを用いる方法、イオン打ち込みによって窒素
原子あるいは分子を導入する方法を用いてもよい。プラ
ズマを用いる方法では、窒素ガスが励起状態にあること
からシリサイド層との反応速度を速めることができるの
で、窒化物層を形成するための工程時間を短縮すること
ができる。アンモニアガスを用いる方法では、アンモニ
アガスが絶縁膜13と反応しにくいことから、窒化層1
2を形成する際に絶縁膜13が受ける損傷を防止できる
。イオン打ち込みを用いる方法では、イオン打ち込みの
エネルギー及びドーズ量を制御することによって、窒化
物層12の膜厚を容易に制御して形成することができる
本発明は高融点金属としてチタン以外のものを用いた場
合にも有効である。この場合、窒化物層は窒素、高融点
金属及びシリコンを含む層であってよい。また、アニー
ルの温度、時間は適当な値にすることができる。
【図面の簡単な説明】
第1図〜第9図は、本発明の第1実施例を示し、製造工
程ごとの断面を示す断面図、 第10図〜第13図は、本発明の第2実施例を示し、製
造工程ごとの断面を示す断面図、第14図〜第16図は
、本発明の第3実施例を示し、製造工程ごとの断面を示
す断面図、第17図は、本発明の第4実施例を示す断面
図である。 1・・・半導体基板、2・・・フィールド絶縁膜、3・
・・チャネルストッパ領域、4・・・ゲート絶縁膜、5
・・・ゲート’を極、6・・・サイドウオールスペーサ
、7a。 7b・・・半導体領域(ノース、ドレイン)、 8.9
・・・チタンシリサイド層、10・・・チタン層、11
゜12・・・窒化チタン層、13.16・・・絶縁膜、
14・・・接続孔、15・・・導電層、17・・・絶縁
膜。 代理人 弁理士  小 川 勝 男 第  1  図 第  2  図 第  3  図 第  5  図 第  6  図 第  7  図 711、(切 第  8  図 第  9  図 第  10 図 第12図 第13図 μ(Lづ 第14図 第15図 第16図 第17図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板の主面に形成された半導体領域と、半導
    体基板の主面に形成された前記半導体領域の表面の形状
    を規定する絶縁膜と、 前記半導体領域上に、前記半導体領域の表面形状に自己
    整合的に形成された高融点金属のシリサイドからなる第
    1導電層と、 前記第1導電層上に形成された前記第1導電層の窒化に
    よって形成された窒化物層からなる第2導電層と、 前記半導体領域に、前記第1及び第2導電層を通して、
    接続された第3導体層とを備えた半導体集積回路装置。 2、前記第2導電層は前記第1導電層の表面を覆ってい
    ることを特徴とする特許請求の範囲第1項記載の半導体
    集積回路装置。 3、前記半導体基板上に形成されかつその上に前記第3
    導体層が形成された層間絶縁膜に、前記半導体領域を前
    記第3導体層に接続するために接続孔を形成し、前記第
    2導体層を前記接続孔の形成によつて前記層間絶縁膜に
    覆われていない部分に形成したことを特徴とする特許請
    求の範囲第1項記載の半導体集積回路装置。 4、前記接続孔下の前記半導体領域の接合深さは、他の
    部分のそれより深いことを特徴とする特許請求の範囲第
    3項記載の半導体集積回路装置。 5、前記第1及び第2導電層は、夫々、チタンシリサイ
    ド及び窒化チタンからなることを特徴とする特許請求の
    範囲第1項乃至第4項のいずれかに記載の半導体集積回
    路装置。 6、前記半導体領域は、MISFETのソース又はドレ
    イン領域の一部であり、前記絶縁膜は、前記MISFE
    Tのゲート電極の側壁上に形成されたサイドウォールス
    ペーサと、前記MISFETの周りを囲むように前記半
    導体基板上に形成された厚い絶縁膜とからなることを特
    徴とする特許請求の範囲第1項乃至第5項のいずれかに
    記載の半導体集積回路装置。 7、半導体基板上にあるシリコンの表面の一部を露出さ
    せる工程と、 前記露出したシリコン領域上、及び前記露出したシリコ
    ン領域の表面形状を規定する絶縁膜上に、高融点金属を
    デポジションする工程と、 前記露出したシリコン領域上に、比較的低い温度での第
    1回目のアニールによって前記シリコンと高融点金属と
    を反応させることによって形成され、比較的高い抵抗値
    を持つようにされた前記高融点金属のシリサイド層を形
    成する工程と、前記シリサイド層を除去することなく前
    記シリサイド層に寄与した以外の高融点金属を除去する
    工程と、 前記比較的高い抵抗値を持つシリサイド層を、1回目の
    アニールより高い温度で行なわれる2回目のアニールに
    よって低い抵抗値を持つシリサイド層にする工程とを備
    えた半導体集積回路装置の製造方法。 8、半導体基板上にあるシリコンの表面の一部を露出さ
    せる工程と、 前記露出したシリコン領域上及び前記露出したシリコン
    領域の表面形状を規定する絶縁膜上に、高融点金属をデ
    ポジションする工程と、 前記露出したシリコン領域上に、アニールによって前記
    高融点金属のシリサイド層を形成する工程と、 前記シリサイド層上に、窒素雰囲気中でのアニールによ
    って、前記シリサイド層を窒化することにより窒化物層
    を形成する工程とを備えた半導体集積回路装置の製造方
    法。 9、前記シリコン領域内に前記シリサイド層を通したイ
    オン打込みによって不純物を導入した後に、前記半導体
    基板上に形成した層間絶縁膜に、前記シリコン領域上の
    層間絶縁膜の一部を除去することによって接続孔を形成
    し、前記窒化物層を前記接続孔の形成によって露出した
    前記シリサイド層を窒化することによって形成すること
    を特徴とする特許請求の範囲第8項記載の半導体集積回
    路装置の製造方法。 10、前記接続孔の形成された前記層間絶縁膜をマスク
    として用いて、少なくとも前記シリサイド層を通したイ
    オン打込みによって、前記シリコン領域内に、予め前記
    シリサイド層を通してイオン打込みされた不純物と同一
    導電型の不純物を導入することを特徴とする特許請求の
    範囲第9項記載の半導体集積回路装置の製造方法。 11、前記シリサイド層を形成する工程は、前記露出し
    たシリコン領域上に、比較的低い温度での第1回目のア
    ニールによって前記シリコンと高融点金属とを反応させ
    ることによって形成され、比較的高い抵抗値を持つよう
    にされた前記高融点金属のシリサイド層を形成する工程
    と、前記シリサイド層を除去することなく、前記シリサ
    イド層に寄与した以外の高融点金属を除去する工程と、 前記比較的高い抵抗値を持つシリサイド層を、1回目の
    アニールより高い温度で行なわれる2回目のアニールに
    よって低い抵抗値を持つシリサイド層にする工程とを備
    えていることを特徴とする特許請求の範囲第8項乃至第
    10項のいずれかに記載の半導体集積回路装置の製造方
    法。 12、前記高融点金属はチタンであり、前記1回目及び
    2回目のアニールは夫々600℃以下及び600℃以上
    の温度で行なわれ、前記1回目及び2回目のアニール後
    のチタンシリサイド層は夫々主としてTiSi及びTi
    Si_2からなり、前記窒化物層はTiNからなること
    を特徴とする特許請求の範囲第11項記載の半導体集積
    回路装置の製造方法。 13、前記窒化物層形成のためのアニールは、900℃
    以上で行なわれることを特徴とする特許請求の範囲第1
    2項記載の半導体集積回路装置の製造方法。
JP60237299A 1985-10-25 1985-10-25 半導体集積回路装置の製造方法 Expired - Lifetime JPH0716000B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60237299A JPH0716000B2 (ja) 1985-10-25 1985-10-25 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60237299A JPH0716000B2 (ja) 1985-10-25 1985-10-25 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6298642A true JPS6298642A (ja) 1987-05-08
JPH0716000B2 JPH0716000B2 (ja) 1995-02-22

Family

ID=17013305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60237299A Expired - Lifetime JPH0716000B2 (ja) 1985-10-25 1985-10-25 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0716000B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204573A (ja) * 1986-03-04 1987-09-09 Seiko Epson Corp 半導体装置の製造方法
JPS6428842A (en) * 1987-07-23 1989-01-31 Nec Corp Semiconductor device and manufacture thereof
JPS6448456A (en) * 1987-08-19 1989-02-22 Fujitsu Ltd Manufacture of semiconductor device
JPH01274454A (ja) * 1988-04-26 1989-11-02 Seiko Epson Corp 半導体装置とその製造方法
JPH021943A (ja) * 1988-06-10 1990-01-08 Nec Corp 半導体装置の製造方法
JPH023917A (ja) * 1988-01-20 1990-01-09 Philips Gloeilampenfab:Nv 半導体装置の製造方法
US5652180A (en) * 1993-06-28 1997-07-29 Kawasaki Steel Corporation Method of manufacturing semiconductor device with contact structure
JPH1056065A (ja) * 1997-06-02 1998-02-24 Seiko Epson Corp 半導体装置とその製造方法
US5834846A (en) * 1995-01-10 1998-11-10 Kawasaki Steel Corporation Semiconductor device with contact structure and method of manufacturing the same
US6001729A (en) * 1995-01-10 1999-12-14 Kawasaki Steel Corporation Method of forming wiring structure for semiconductor device
JP2007251079A (ja) * 2006-03-20 2007-09-27 Renesas Technology Corp 半導体装置およびその製造方法
WO2007116982A1 (ja) * 2006-04-06 2007-10-18 Nec Corporation 半導体装置及びその製造方法
JP2011176348A (ja) * 2011-04-25 2011-09-08 Renesas Electronics Corp 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58500680A (ja) * 1981-05-04 1983-04-28 モトロ−ラ・インコ−ポレ−テツド 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法
JPS59123228A (ja) * 1982-12-28 1984-07-17 Nec Corp 半導体装置の製造方法
JPS6084859A (ja) * 1983-10-14 1985-05-14 Toshiba Corp 相補型半導体装置及びその製造方法
JPS6151941A (ja) * 1984-08-22 1986-03-14 Mitsubishi Electric Corp 電極・配線膜の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58500680A (ja) * 1981-05-04 1983-04-28 モトロ−ラ・インコ−ポレ−テツド 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法
JPS59123228A (ja) * 1982-12-28 1984-07-17 Nec Corp 半導体装置の製造方法
JPS6084859A (ja) * 1983-10-14 1985-05-14 Toshiba Corp 相補型半導体装置及びその製造方法
JPS6151941A (ja) * 1984-08-22 1986-03-14 Mitsubishi Electric Corp 電極・配線膜の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204573A (ja) * 1986-03-04 1987-09-09 Seiko Epson Corp 半導体装置の製造方法
JPS6428842A (en) * 1987-07-23 1989-01-31 Nec Corp Semiconductor device and manufacture thereof
JPS6448456A (en) * 1987-08-19 1989-02-22 Fujitsu Ltd Manufacture of semiconductor device
JPH023917A (ja) * 1988-01-20 1990-01-09 Philips Gloeilampenfab:Nv 半導体装置の製造方法
JPH01274454A (ja) * 1988-04-26 1989-11-02 Seiko Epson Corp 半導体装置とその製造方法
JPH021943A (ja) * 1988-06-10 1990-01-08 Nec Corp 半導体装置の製造方法
US5652180A (en) * 1993-06-28 1997-07-29 Kawasaki Steel Corporation Method of manufacturing semiconductor device with contact structure
US5834846A (en) * 1995-01-10 1998-11-10 Kawasaki Steel Corporation Semiconductor device with contact structure and method of manufacturing the same
US6001729A (en) * 1995-01-10 1999-12-14 Kawasaki Steel Corporation Method of forming wiring structure for semiconductor device
JPH1056065A (ja) * 1997-06-02 1998-02-24 Seiko Epson Corp 半導体装置とその製造方法
JP2007251079A (ja) * 2006-03-20 2007-09-27 Renesas Technology Corp 半導体装置およびその製造方法
WO2007116982A1 (ja) * 2006-04-06 2007-10-18 Nec Corporation 半導体装置及びその製造方法
JP2011176348A (ja) * 2011-04-25 2011-09-08 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JPH0716000B2 (ja) 1995-02-22

Similar Documents

Publication Publication Date Title
US4701349A (en) Semiconductor integrated circuit device and method of producing the same
KR20030044800A (ko) 저저항 게이트 전극을 구비하는 반도체 장치
JP3626773B2 (ja) 半導体デバイスの導電層、mosfet及びそれらの製造方法
JPS6298642A (ja) 半導体集積回路装置の製造方法
US5705845A (en) Semiconductor device with particular metal silicide film
JP3050165B2 (ja) 半導体装置およびその製造方法
US5877085A (en) Method of manufacturing semiconductor device
JPS62169412A (ja) 半導体集積回路装置の製造方法
JP2889295B2 (ja) 半導体装置及びその製造方法
JP3376158B2 (ja) 半導体装置の製造方法
JPH09283462A (ja) 半導体装置及びその製造方法
JPH0521458A (ja) 半導体装置およびその製造方法
JP2910064B2 (ja) 半導体装置の製造方法
JP3061027B2 (ja) 半導体装置の製造方法
JPH069213B2 (ja) 半導体装置の製造方法
JP2968548B2 (ja) 半導体装置及びその製造方法
JPS61267365A (ja) 半導体装置
KR0172263B1 (ko) 반도체 소자의 제조방법
KR940001397B1 (ko) 반도체 집적회로 장치 및 그의 제조방법
JPH05183117A (ja) 半導体装置およびその製造方法
JPH0227769A (ja) 半導体装置
JP3183793B2 (ja) 半導体装置及びその製造方法
JPH10284438A (ja) 半導体集積回路及びその製造方法
JP2525186B2 (ja) 半導体装置の製造方法
KR960013635B1 (ko) 트렌치형 캐패시터와 트랜지스터 연결을 위한 반도체 장치의 제조방법