JPS58188157A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS58188157A
JPS58188157A JP57070402A JP7040282A JPS58188157A JP S58188157 A JPS58188157 A JP S58188157A JP 57070402 A JP57070402 A JP 57070402A JP 7040282 A JP7040282 A JP 7040282A JP S58188157 A JPS58188157 A JP S58188157A
Authority
JP
Japan
Prior art keywords
compound
semiconductor device
layer
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57070402A
Other languages
English (en)
Other versions
JPH0371790B2 (ja
Inventor
Shigeo Hachiman
八幡　重夫
Shunichi Kai
開　俊一
Etsuo Yokota
横田　悦男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57070402A priority Critical patent/JPS58188157A/ja
Priority to EP83104176A priority patent/EP0093971B1/en
Priority to DE8383104176T priority patent/DE3381801D1/de
Publication of JPS58188157A publication Critical patent/JPS58188157A/ja
Publication of JPH0371790B2 publication Critical patent/JPH0371790B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/2656—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds characterised by the implantation of both electrically active and inactive species in the same semiconductor region to be doped
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術的分野〕 侵入型金属化合物を半導体基板に直接積層することで、
良好なオーミックコンタクトを形成する半導体装置およ
びその製造方法に関する。
〔発明の技術的背景とその問題点〕
従来から、半導体基板とオーミックコンタクトをとる丸
めに用いられた電極形成技術は、５００℃付近の共晶に
より接続されるものであり、一般的には、アル＜ニウム
（λｊ）が用いられている。着た、５００°Ｃ近辺では
浴融しない高融点金属、例えば、モリブデン（ＭＯ）、
タングステン（Ｗ）、チタニウム（Ｔｉ　）なども現在
では電極として用いられているが、ることができないの
で、もっばら、他の金ｉｎを下地金１１４１曽として用
い、オーミックコンタクトを＃成した上でこの下地金＠
盾との接続をとるものでめった。この樟な１［極形成技
術の用途は、半導体基板に導入された不純物が＾融点金
蝿層の上層として積層６れる普楓へ浸入したり、逆にそ
の金属が半４不基板中に拡散するのを防止する丸めのバ
リアとしての効来を期待される場合であるため、当然な
がら′ｗＬ極Ｎ１１を多層構造にしなければならず、工
機数の増加を伴ない、非常にｇ１雑になる。そして、上
述の１極形収孜術は、ＦＩｊ者とも、５００　’Ｏ以上
の、ｌ１ｌｉ漏熱処理工＠會篭極形成工程より前に終了
させなければならず、製造プロセス設計上不都合な問題
薇會有していた１、最近、耐熱性の看しい同上が期待で
事る材料として、Ｖ化チタン（ＴｔＮ）が注目されて睡
ている。この′ｒＩＮを用いた電極形成技術は、多石晶
シリコン上に反す注）ＬＦスパッタリング法により＾融
点（２９００’０）で且つ低抵抗の、拡散バリア効米【
もつ’ｆ’ｉＮ４膜を形成できるというもので、電子４
倍学会Ｍ７を術研究報告（８０１）８１−４７〜５０．
　■ｏｔ・８１　、　Ｎｏ　１１１２５　、１９８１年
９月２２日発行）により報告されている。ところが、こ
のＴｉＮｊｌｌ膜も、上記報告では多結晶シリコンに直
接接触してはおらす　ｒｌＴ　ｉ単体の金一層を介して
積層されているので、半導体の単結晶にＩｆ接オーミッ
クコンタクトがとれるものか否かは、この＠皆からは、
推測できない。従って、依然として電極層の多層構造は
避けられず、工程の煩雑さは、解消できていない。
賛するに、前記ＴｉＮのような材料が直接半導体基板に
積層できるような電極形成技術が要求されている。
次に、７リコノ（８４）基板に不純物をイオン注入する
ときにバッファーマスク（Ｂｕｆｆｅｒ　ｍａ＆ｋ）と
して用いることのできる熱酸化膜、多結晶シリコン。
およびＣｖＤ　（Ｃｈｅｍｌｃａｌ　Ｖａｐｏｒ　Ｄ＠
ｐｓｉｔｉｏｎ　）法にょる引起化膜、ＳＩ窒化膜等が
砒累（λＳ）を含む狙−■族化合物半導体基板の場合に
はでｔｌない問題がある。このような膜を使用できない
理由は、膜形成時あるいは高温で熱処理を施し死時に、
これらの膜が１仮と反応して除去できなかったり、除去
できても画板表面に活性な部分が残存することにある。
このため、バッファーマスクは使用できず、イオン注入
時に生ずるダメージ（Ｄａｍａｇｅ　）ｆ＠、前記ＩＩ
Ｉ−Ｖ　ｍ化合物半導体基嶽の場合、完全に回復できな
いものであった。また、不純物の選択的な導入のために
ＣＶＤ　ｉによる８Ｉ酸化展を形成してイオン注入用マ
スクに用いるが、この場合、上述の除去時の問題の悔に
、次のよ′）な間Ｍ紮も兜生ずる。即ち、前記Ｓ１酸化
撲の酸素（０）と、前記■−■族化合物牛碑体Ａ伝のＡ
１とが親和性でおること、および、罰−ピＳ１酸１１嗅
目体が多重に不純物を含んでいることかし一イオン注入
はれた不純物イオンの活性化熱処理（７５０”Ｃ〜ｓｓ
ｏ′ａ）により、前記ＳＬＬ化膜と基板の外囲に累子特
性を阻督するサーフエース・ステート（５ｕｒｆａｃｅ
　５ｔａｔｅ　）　ｔ−生ずるのである。また、バッフ
ァーマスクとして前期ＣＶＤ法によるＳＬ酸酸化金用い
た場合、Ａｓに対する拡触バリア効来がないため、不純
物礒弱の正確な制御が非常に離しい。
従って、拡散バリア幼果を持つバッファーマスりｆｔ、
ｍ−ｖｉ化付物半導体基板に形成する技術も期待されて
いる。
〔発明の目的〕
本発明の目的は、高融点で低抵抗、且つ拡散バリア効果
を有し、半導体基板と直接オーきツクコンタクトのとれ
る電極を形成し九半導体装璽を提供することにある。
本発明の他の目的は、高融点で低抵抗、且つ拡散バリア
効果を有する電極を、半導体基板と直接オーミックコン
タクトをとって形成する丸めの半導体装置の製造方法を
提供することにある。
本＠明の更に他の目的は、鳳−Ｖ族化合物半導体基板に
イオン注入するためのバッファーマスクが得られる半導
体装置を提供することにある。
本発明のまた更に他の目的は、璽−Ｖ族化合物半導体基
板にバッファーマスクを用いてイオン注入できる半導体
装置の製造方法を提供することＫある。
〔発明の概要〕
半導体基板に侵入型遷移金属化合物を積層し、この友人
型４憂蓋鵜化曾吻増をバッファーマスクとし−〔不絢切
ｔバッファーマスク中および半導体７ｆｉｍにイオン仕
入することで、ダメージおよび非化学＊ｍＣｆＪｍ城（
ｎｏｎ−ｓｔｏｉｃｈムｏｍｅｔｒｙ　）を形成し、鵬
−熱処理會施こしてこのダメージを回復させ、肢′り不
純吻の、古性化會行い、半導体基板と侵入型ｓ　侵＝　
１１４１１Ｌ　＝ｇＪ＋−との界面を化学量論的（ｓｌ
ｏｉｃｈｉｏｍｅｔｒｙ　）に女建にすることで侵入Ｕ
Ｓ移モ属化合物！−を半導体基板とオーミックコンタク
トさせたもので、このオーミックコンタクトの形成場れ
ることを利用して浸入型４移★属化合物）−を−侭的に
残存させ、これを畦憧とし１用いたものでめる。
〔発明の実施νＩＩ　Ｊ 第１図に本兄明の一犬り例でわる峨界効来トラ／／スタ
の醇「面図’ｉ　７Ｊ＜す。この鉦界効果トランジスタ
は、クロム（Ｃｒ　）がドーグ（１）ｏｐｅ）ａれたガ
リウム、　ｉ　、Ａ（ｌＪａＡｓ　）千尋俸冶板１１１
　＆こ、このＵａＡｉｉ半導体吻φｆｉ＋の一主面から
基敬内部にＳｉケ傳人して形成さｊしたチャンネル領域
（２）と、ｌ’ｌｌＪじ＜　、Ｓ’を導入しく啓成され
たソース填柩（，３）ふ・よひドレイン饋械（１１とを
有しており、このソース領域（３）およびドレイン領駅
（４）にｉｊ！Ｌ廣オーミオ−ミックコンタクトしてい
る潰人遍桜並編化合物のＴｉＮ化合物電極−］５）およ
び（６）と、ｃ　ノ’ｉ″ｉＮ化合物１１ｔ＆ｊ１ｍ＋
５）＄、−ヨヒ（６１Ｋ　ｍ続する配縁層（７）および
（８）が設けられると共に、繭１チャンネル霞域（２）
にシ璽ットキー接合を形成する゛１’ｉＮ化合物ゲート
電極層（９１および（９１）と、この’１’ｉＮ化合９
ゲート電極層（９１）に接続する配一層重とが設けられ
ている。史にこのよりなＧａＡｍ半導体基ｍ１ｌｌの一
玉ｌ」の露出部はＳｉ配化膜等のＳｉ化化合物側１１４
より被覆されている。また、各々の電極１曽（５Ｌ　Ｌ
ｂｌ、（９１ｋよＡ島を言有し、電極１ｍ　ｆｂｌ、　
（６）、　ｔ９１および（９ａ）ｒよＳｔをき有してい
る。そして前記ＴｉＮ化合物ゲート′ｋＬ億層（９）と
前記チャンネル領域ｔ２Ｊとで７ｍット七−按曾を形成
するようにチャンネル領域（２）の不純物一度が制御さ
れている。向、前記浸入１４４６　版Ｈｍ　化合９１１
　Ｊｍ　ノＴ　’　Ｎ　化合物１ｔ　ｋ　層１５）、　
（６１。
νよびゲートＭ　ｆｉ　１ｍ　ｔ９）、　（９Ｊ１）は
、１０乃至８ｏａｔｍｓ　％のへを含有している。
このような＃ｓ＃Ｌを有する電界効果トランジスタは以
ト’　ｖＣ禮明−ｒるように線殖避れる。
よｇ′、Ｃｒｚドーグして牛杷維注とした（ｊａＡｓウ
ェハー（１１）　を用１し、その基悌の一主面に６〜７
μｍのｕａＡｓ気由成次Ｊｍｌ（ｌｂ）を形成し、第２
図（ａ）に示さｊＬなＩｊａＡＩｉ千＃ｐ捧基板（１）
τ形成する′０七の恢、この０−・λ−牛専庫撞仏（１
）の衣−一孟面に置入型逓桜筐癩１ｔ、＝　ｗ　Ｃり乙
’ｒｉＮ化合切盾ＵυｉよびＵ澹を例えば反応注九Ｆス
バノメリング法により約１００ＯＡ形成゛Ｔる２、この
とさ’ｆ”ＮＩＵｏ物１曽ｕｎｉ中に一度ピーク（μｓ
社）か仔仕Ｔ＠よフにＡｓイオンをイオン注入するたの
、３０ｔＪ、’に仮置の膜厚で一度ＴｉＮ化百ｖｌＪｔ
−の形成會十町し、ＡｓイＡノｉイＩノ比人した恢７０
ＵＡの残厚を慣１ＩＩ１１．させるここが好ましい。こ
の様にすｉｔば、ｉイオンｖ）ｊオンｕ人末Ｖ−Ｆｒよ
、カロ迷嵐圧６ＵＫｅＶでドーズ畔ＩＵ”ｔ；轟−５と
−ｊ−りことかでさ、月＋Ｊ　ＮピＯａλ＄基板へのダ
メ−／を軒減−［ることがでさる。
まだ、１連のとＩすＴｉＮ化貧物層にはいずれもｌＯ乃
壬８０　ｄｔｏｌｌｔｓ％のＮｉ己自さぞているわＱブ
であるか、丙ん、よ灰化チタン（′ｖＩＣ）イし台−一
を由いイ）−筺ｅよ、Ｃをへと同様の割合でざ廟させる
ことになる。
第２図（ａ）は上述の工程全図示するもので、ＧａＡｓ
半導体基＋ＩＬ（１１の（ｉａＡｓ気相成喪層衆面にＴ
ｉＮ化合物１ｍ　ｔｒｉを形成しＡ畠イオンを図中矢印
で示す方向にイオン注入している状練金表わしている。
また、前記ＴｉＮ化合物層０υに微量のゲルマニウム（
（ｉｅ　）　−Ｇａを含ませ、その含ｉｔと酌記Ｇａ人
３半導体基板（１）の表面の不純物１４度の制御によっ
てＴＩＮ化合物ｔｙ４ｕυがＧａＡｓ＃導体基板（１）
にオーミックコンタクトまたはシ町ットキー接合を形成
するように制御できる。。
次に第２図（ｂ）にボされるようにＳｔ化曾物−をＩｌ
ｌｌｌ盛合化合物層０４上４３０ＯＡ　、室温から７１
０℃の？ｍ＆、ｌｋ件でル成し、写真ｌ側法（Ｐｈｏｔ
ｏ　ｎｎｇｒａｖｉｎｇ　）により声択的に除去してイ
オン注入用マスクＩを侍る。ぞしで、ＳＬイオン會図中
矢印で示す方向にイオン注入する。このＳｉイオンのイ
オン注入により（ｊａ　Ａｓ半導体基板＋１）上のイオ
ン注入用マスク（１４１の開孔（１４ａ）に相当する領
域から８４イオンが導入されＴｉＮ化合ｇｌＪ噛（１，
りおよび（ｊａ−Ａｓ半導体基根（１）に部分的にＳ　
Ｉ　ｋ　Ｂ’　＊’　する領域が形成される。このよう
にして前記（ｊａ　Ａｓ牛尋体基板（１１には、第２図
（Ｃ）に示される↓うｌチャ７ネル霞城（２）が形成さ
れる。尚、このチャンネル領域（２Ｊは恢の高−熱処理
により活性化されると共に、　前ｍ１ＴｉＮ化合物ゲー
ト電極（９）とノ謬ノドキー桜合會形成するものでおる
。
史に、ＴｉＮ　ｌｉ合智〜（９峠をゲート憤域形成予足
部上ｔｃ　、Ｊ広開に約２０００Ａ績ｊ＆ｔ、　１７−
る。ちなみに、この１’ｉＮ１ヒ曾物ｒ＠（９ａ）の厚
さは、ソースおよびドレイン割載の１４ン仕人孕れる不
純物のイオン注入榮件によ）−（考・づされるべきもの
でａる。
然々恢に、丹ひｂ１１オンを第２図（中に示されるよう
にイオン注入する。このＳ＋□イオンＶユ、イオン注入
用マスクｈＱ）ｍ孔（１４ａ）中に眩けられた′１゛Ｉ
Ｎ化８物層ｕ鉋により、七〇鳩トーへの注入は１止され
、第２図（ｅ）に示されるようにソース填城（３）およ
びドレイン１１＋ｊ　域ｔ４１が選択的に形成される。
セして、γルゴ／（Ａｒ）芥Ｕ１ｉ気中で３０分ｊｉＪ
」、　８００’Ｏの尚崗１処理ｋｆＴない、＝ｌＪ　記
ＴｉＮ化合物ｍｔｌＬ　ジャ。／ネルｉｊｌ　ｋ（２）
、ソース狽城（ａｔ、ｈよひドレイン鎖板（４）中のＡ
）イオン−？ＳｉＳｉイオン不純物イオンの活性化を行
なうと共に、ダメージを［１１１１復させ前記（ｊａ　
Ａｓ午導体基＆（１）とＴＩＮ化合ｖＥ層０漕との界面
の化学量陶的な安定をｌる。
この高温熱処理により、前記ＴｉＮ化合物層０のソース
領域（３）およびドレイン領域（４）との界面にはオー
きツクコンタクトがチャンネル領域（２）との界面には
シゴットキー接合が形成される。
更に、ｙｕえば金（Ａｕ）を前記ＴｉＮ化合物層（９ａ
）およびＧ４上に蒸着し、これらを第２図（ｆ）に示す
ように選択的に除去することで、ＴｉＮ化合物１［極−
１５）および（６１，ＴｉＮ化合物ゲート１１Ｌ極層（
９）および（９畠）。
配線層＋７＋　、　＋８１　、およびｕＱが設けられる
。、また、イオン注入用マスクＩおよびＴｉＮ化合物層
αυを除去して同図の半製品を得ることができる。
最終工程として、ＧａＡｓ半導体Ａ板（１）の−主面側
に例えばＣＶＤ法により制酸化物等の８１化合物保護膜
ｕ４を形成して、この膜の安定化をＡｒ雰囲気中で加分
間１４５０″Ｃの熱処理で達成し、第１図に示される基
本的素子慣造を得る。
以上４晃明の東弛例としてＵａ・Ａｓ半半導体基金用イ
タ゛＊Ｗ９１Ｊ米）ランジスタについて述べたが、Ｓ蓋
’Ｐ　、　　（ｊａＰ　、　ＵａＡ’ｚ　Ａ１１−ｘ　
、　（ｊａＡｓ　ｙ　ＰＨ−ｙ　等（Ｄ　１ｌｌ−ｖ化
ｔ！を切手、４捧、　Ｇ１．Ｐ、　Ｉ、１．Ｓｌ）、Ａ
５．およびＡすｉ用いた４７ｃ系のｌ１ｌ−Ｖ化合物子
得体を用いても本発明ｒ爽厖（７りることはいうまでも
ない。
〔元側の幼米〕
上述の装量方法により製造芒れた本発明の電界′効果ト
フノジスタは、従来の没入型化合物１ａ億層によるオー
ミックコンタクトを用いていないものに比軟し、同仮数
帝８００ＭＨｚにおいて、例えｒよ、利得では便乗１６
〜２０　ｄＢでめったものが本発明を適用したものでｅ
よ２０〜２５　ｄＢに、鑵廿レベルでは従来１３〜２．
６ｄＢであったものが本発明を適用したものでは０８〜
１．２　ｄＢに改きされた。
また本発明の製造方法によれば、Ｓｉ牛害体基板（ｆ：
用いた場合、特に原子準位〜数１００ＯＡの浅い接＆を
有゛ｒる半導体装置の場合に、９００〜１０００’Ｃ根
凝の高温熱処理を用いるが、室温から７１０°Ｃの温度
＃Ｉｖ５で形成されるｑ＋化合物の薄膜會槓叡させるた
蛙で、不清性岑凹気中のみならず酸化性雰囲気中でも侵
入型遷移金属化合物の賽曲気との反応が防止でき、熱処
理が任意に施せる。
更にまた、本発明の製造方法によれは、崖−■族化合物
半導体基板を用いた場合でも浸入型４Ａｌｌ金属化合物
が最小′り工程まで基＆表面を覆っているため、Ａｓと
の反応が防止でき、不所望なサーフエースステートを発
生させること２！Ｉ：なく、酸化物を積載して用いるこ
とができる。
セして、このような効果に伴う重要なメリットは、Ａｉ
ｌ記授人型４移金楓化合物をイオン注入の際のバノノア
ーマスクとして用いることのできる点でおり、また一方
では、半導体基板に直接オーミックコンタクトを形成で
きることである。
【図面の簡単な説明】
１１ｇ１図ｔま本つ６明の半導体装置の一実施例を説明
するだめの電岑効米トランジスタの基本的素子慣ｉ＊を
表わす断＋ｍ＋図、第２図（ａ）乃至（ｆ）は本発明の
牛搏体ト直の製造方法の一実施例を説明する九めに第１
区に７ＪＣされた亀祥効果トランジスタの製造工程の几
ｎを部分的に取り上げたン１１程におけるｗｒ１１０図
でめる。 １−４ＪａＡｓ半専体漬板、ｌａ　・ＧａＡａウニノー
−１ｌｂ・・ｌＪａ戊Ｓ気相成長層、２・・・チャンネ
ル領域、３・・・ソース填城、４・・・ドレ・イ／幀域
、５．６・・・ＴｉＮ化８吻電ｍｒｍ、７．８．１０．
１１・・・配一層、９　、９ａ−ＴｉＮ化ｆｔ物ゲート
′ｗＬ慣ｍ、１２・・・Ｓ１化合物沫謹膜、１３・・・
ＴｉＮ化合物層、１４・・・イオン注入用マスク、１４
ａ・開孔。 以　　−ヒ （７３１７）代理人　升埋士　　則　近　ｙ＃Ｋ　　佑
ほか１名 ′＄１図 ′来２図 冨２図 ／４ａ ・７　２４

Claims (1)

  1. 【特許請求の範囲】 （１）半導体−！１ｉ扱と、この基板の一主面衣面から
    基板内に及ぶ拡舷領域と、前記基板の一生面に検層され
    てオーミックコンタクトを形成するＩｇｔＩ記拡鱈慣域
    と等しい不純物が導入された侵入型遷移金禰化合物′＃
    ｋｉ、極層と、この侵入屋遷移金属化合物電電層に接続
    する配＆１′Ｆｔ極ｌ−とを具備することを４歌とする
    半導体装置。 （２）上記浸入型遷移金、ｌｉｔ　ｆヒ合吻の４移苔鵜
    がｔｉｔ　ｒ。 ｌ（ｆ　＋　Ｚｒ　＋　”ａ　＋　Ｎｂ　＋　ＳＣから
    成る群より選ばれ皮少くともｌ橿であることを特徴とす
    る特許ｒｉＩｉ！水の範囲第１項記載の半導体装置。 （３）上記反入型遷移金貞化合物に窒本、屓嵩の内から
    選ばれた元素が含まれることを特徴とする特許請求の範
    囲第１項記載の半導体装置。 （４）上記浸入型遷移金属化合物に含まれる前記元素の
    −が１０乃至８０Ｂｔｍｓ％であることを特徴とする→
    ｒｆ＋−ａ＃求の紀１第３槍記載の半導体装置。 （５）上＾ピ成人型Ｓ移金員化合物増に導入６れる不純
    物が前記牛尋俸４＆に首肩されるそれと一］４でりるこ
    とを特徴とする特許請求の範囲第１項り上載の半尋体鉋
    １゜ （６）半纏体＆＆の一生面に侵入型４移金精化合物ｊ−
    を槓Ｉ−形成する工種と、前記浸入４￥！遷移金属化甘
    吻−を介して前配子導体基似に不純物をイオン注入して
    拡散領域を形成する工種と、Ｐ！ＩＴｄビ浸入型４移蚤
    属化合物輌を選択的に除去して′電極を形成する工桶と
    を其鴫すること′ｌｒ％黴とする半、導体・狡省の製造
    方法。 （７）上記Ｍ人型遷移金頃化合物の４移金属か％’ｌ’
    １ｌＨｆ　＋　Ｚｒ　＋　′ｒａ　＋　Ｎｂ　＋　ＳＣ
    から成る弁より選ばれた少くとも１（１１Ｉであること
    を特徴とする特許請求の範囲第６項記載の半導体装置の
    製造方法。 （６）上記文人ｊＩ￥４移金属化合物に窒素、炭素の内
    から選ばれた元素がｉすれることを特徴とする特許請求
    の範囲第６項記載の半導体装置の製造方法。 （９）上記浸入型遷移金属化合物にさまれる＠記凡素の
    菫がＩＯ乃至８０　ａｔｍａζであることを特徴とする
    特許請求の範咄講８項記載の半導体装置の製造方法。 Ｑｌ上記浸入型避移金属化合物鳩に導入された不純物が
    ＩｌＩｌ手記体基板に含有されるそれと同機であること
    を特徴とする特許請求の範囲第６項記載の半導体装置の
    製造方法。
JP57070402A 1982-04-28 1982-04-28 半導体装置およびその製造方法 Granted JPS58188157A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57070402A JPS58188157A (ja) 1982-04-28 1982-04-28 半導体装置およびその製造方法
EP83104176A EP0093971B1 (en) 1982-04-28 1983-04-28 Semiconductor device having an interstitial transition element layer and method of manufacturing the same
DE8383104176T DE3381801D1 (de) 1982-04-28 1983-04-28 Halbleiteranordnung mit einer zwischenschicht aus einem uebergangselement und verfahren zur herstellung derselben.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57070402A JPS58188157A (ja) 1982-04-28 1982-04-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS58188157A true JPS58188157A (ja) 1983-11-02
JPH0371790B2 JPH0371790B2 (ja) 1991-11-14

Family

ID=13430420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57070402A Granted JPS58188157A (ja) 1982-04-28 1982-04-28 半導体装置およびその製造方法

Country Status (3)

Country Link
EP (1) EP0093971B1 (ja)
JP (1) JPS58188157A (ja)
DE (1) DE3381801D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6255963A (ja) * 1985-09-04 1987-03-11 Mitsubishi Electric Corp ＧａＡｓ半導体装置
JPS63177418A (ja) * 1987-01-16 1988-07-21 Toshiba Corp 半導体装置の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0174743A3 (en) * 1984-09-05 1988-06-08 Morton Thiokol, Inc. Process for transition metal nitrides thin film deposition
US4662060A (en) * 1985-12-13 1987-05-05 Allied Corporation Method of fabricating semiconductor device having low resistance non-alloyed contact layer
JPH0658954B2 (ja) * 1986-01-21 1994-08-03 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション ▲ｉｉｉ▼―ｖ族化合物半導体デバイス及びその形成方法
JPH081950B2 (ja) * 1986-11-21 1996-01-10 株式会社東芝 半導体装置の製造方法
GB2253090A (en) * 1991-02-22 1992-08-26 Westinghouse Brake & Signal Electrical contacts for semiconductor devices
FR2697672B1 (fr) * 1992-11-03 1994-11-25 Thomson Csf Semiconducteurs Procédé de fabrication de transistors à effet de champ.
US6461675B2 (en) 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6190732B1 (en) 1998-09-03 2001-02-20 Cvc Products, Inc. Method and system for dispensing process gas for fabricating a device on a substrate
US6294836B1 (en) 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6245655B1 (en) 1999-04-01 2001-06-12 Cvc Products, Inc. Method for planarized deposition of a material
US6627995B2 (en) 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
US6444263B1 (en) 2000-09-15 2002-09-03 Cvc Products, Inc. Method of chemical-vapor deposition of a material
FR2914500B1 (fr) * 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
US9431529B2 (en) 2014-09-08 2016-08-30 Samsung Electronics Co., Ltd. Confined semi-metal field effect transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507430A (ja) * 1973-05-18 1975-01-25
JPS5165561A (ja) * 1974-10-18 1976-06-07 Siemens Ag
JPS5658229A (en) * 1979-10-16 1981-05-21 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1955716A1 (de) * 1969-11-05 1971-05-13 Siemens Ag Verfahren zum Herstellen gut haftender Metallkontaktschichten insbesondere fuer Halbleiterbauelemente in Beam-Lead-Technik
GB1469953A (en) * 1973-05-18 1977-04-14 Philips Electronic Associated Semiconductor devices
US3907620A (en) * 1973-06-27 1975-09-23 Hewlett Packard Co A process of forming metallization structures on semiconductor devices
DE2631873C2 (de) * 1976-07-15 1986-07-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand
US4339869A (en) * 1980-09-15 1982-07-20 General Electric Company Method of making low resistance contacts in semiconductor devices by ion induced silicides
JPS58500680A (ja) * 1981-05-04 1983-04-28 モトロ−ラ・インコ−ポレ−テツド 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法
JPS5830147A (ja) * 1981-08-18 1983-02-22 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507430A (ja) * 1973-05-18 1975-01-25
JPS5165561A (ja) * 1974-10-18 1976-06-07 Siemens Ag
JPS5658229A (en) * 1979-10-16 1981-05-21 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6255963A (ja) * 1985-09-04 1987-03-11 Mitsubishi Electric Corp ＧａＡｓ半導体装置
JPS63177418A (ja) * 1987-01-16 1988-07-21 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0093971A2 (en) 1983-11-16
EP0093971A3 (en) 1985-01-30
EP0093971B1 (en) 1990-08-16
JPH0371790B2 (ja) 1991-11-14
DE3381801D1 (de) 1990-09-20

Similar Documents

Publication Publication Date Title
JPS58188157A (ja) 半導体装置およびその製造方法
US4141022A (en) Refractory metal contacts for IGFETS
JPS63276267A (ja) 半導体装置の製造方法
JPH0463548B2 (ja)
JPH03110837A (ja) 半導体装置の製造方法
JPH03774B2 (ja)
JPS5851575A (ja) 半導体装置の製造方法
JPS6362313A (ja) 半導体装置の製造方法
JPH0543291B2 (ja)
JPH0126172B2 (ja)
JPH01238144A (ja) 半導体装置の製造方法
JP2569032B2 (ja) 半導体装置
JPS6038883A (ja) ショットキゲ−ト型ｆｅｔの製造方法
JP2632159B2 (ja) 半導体装置の製造方法
JPS6116577A (ja) 半導体装置
JPS5974673A (ja) 半導体装置の製造方法
JPH0616502B2 (ja) 半導体素子の製造方法
JPS6354774A (ja) 化合物半導体装置の製造方法
JPH028457B2 (ja)
JPS63246870A (ja) 化合物半導体装置及び製造方法
JPS63177418A (ja) 半導体装置の製造方法
JPS63304665A (ja) 半導体装置
JPH03214754A (ja) 半導体装置およびその製造方法
JPS61127181A (ja) 電界効果型化合物半導体装置の製造方法
JPH03219674A (ja) 半導体装置の電極構造及びその製造方法