JPS63276267A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63276267A JPS63276267A JP62110712A JP11071287A JPS63276267A JP S63276267 A JPS63276267 A JP S63276267A JP 62110712 A JP62110712 A JP 62110712A JP 11071287 A JP11071287 A JP 11071287A JP S63276267 A JPS63276267 A JP S63276267A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- emitter
- mask
- xas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000137 annealing Methods 0.000 claims abstract description 15
- 150000001875 compounds Chemical class 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 10
- 239000003870 refractory metal Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 229910052790 beryllium Inorganic materials 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000002019 doping agent Substances 0.000 abstract description 2
- 230000003213 activating effect Effects 0.000 abstract 1
- 230000000873 masking effect Effects 0.000 abstract 1
- 239000000203 mixture Substances 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910009052 W5Si3 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
- H01L29/66924—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/01—Bipolar transistors-ion implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/065—Gp III-V generic compounds-processing
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(概 要〕
m−v族化合物半導体層に対してInxGa+−xAs
(0<X<1)層を介して耐火金属またはそのシリサイ
ド電極を形成することによっそ、耐熱性オーミック電極
が提供され、従ってこの電極とセルファラインにイオン
打込みを行ない活性アニールをすることが可能になる。
(0<X<1)層を介して耐火金属またはそのシリサイ
ド電極を形成することによっそ、耐熱性オーミック電極
が提供され、従ってこの電極とセルファラインにイオン
打込みを行ない活性アニールをすることが可能になる。
本発明は半導体装置の製造方法に係り、とりわけ耐熱性
オーミック電極を利用したセルファラインによるイオン
打込領域の形成方法に関する。
オーミック電極を利用したセルファラインによるイオン
打込領域の形成方法に関する。
従来、m−v型化合物半導体であるGaAs上にゲルマ
ニウム層を介して金属モリブデンを形成したオーミック
電極が知られている。しかしながら、この電極はオーミ
ックコンタクトを取るためにはアニーリングしてゲルマ
ニウムとGaAsとを反応させることが必要であるが、
この反応によって形成されるアロイ層を厳密にコントロ
ールすることは不可能であり、そのため素子特性にバラ
ツキが生じるという問題がある。
ニウム層を介して金属モリブデンを形成したオーミック
電極が知られている。しかしながら、この電極はオーミ
ックコンタクトを取るためにはアニーリングしてゲルマ
ニウムとGaAsとを反応させることが必要であるが、
この反応によって形成されるアロイ層を厳密にコントロ
ールすることは不可能であり、そのため素子特性にバラ
ツキが生じるという問題がある。
このような問題を解消したオーミック電極として、Ga
As層上に単結晶ゲルマニウム層を介してタングステン
シリサイドWSiを形成した電極が知られている。この
電極はアニールしなくてもGaAsに対してオーミック
であり、前記の電極のような問題点はない(特開昭60
−10776号公報)。
As層上に単結晶ゲルマニウム層を介してタングステン
シリサイドWSiを形成した電極が知られている。この
電極はアニールしなくてもGaAsに対してオーミック
であり、前記の電極のような問題点はない(特開昭60
−10776号公報)。
特開昭60−10776号公報に記載されている電極は
ノンアニールでGaAsにオーミックコンタクトが取れ
る利点があるが、耐熱性が弱く、電極形成後にイオン打
込み領域の活性化アニールを行なうとオーミック性が劣
下するので、この電極をマスクとTるセルファラインの
不純物ドープ領域の形成においては、オーミック抵抗が
高くなるという問題がある。
ノンアニールでGaAsにオーミックコンタクトが取れ
る利点があるが、耐熱性が弱く、電極形成後にイオン打
込み領域の活性化アニールを行なうとオーミック性が劣
下するので、この電極をマスクとTるセルファラインの
不純物ドープ領域の形成においては、オーミック抵抗が
高くなるという問題がある。
この電極が耐熱性を有しない理由は、ゲルマニウム層に
はヒ素Asが高濃度にドンプされてオーミックコンタク
トが補償されているが、アニールすると揮発性の高いヒ
素が飛散してオーミック性が劣下することによ゛る。
はヒ素Asが高濃度にドンプされてオーミックコンタク
トが補償されているが、アニールすると揮発性の高いヒ
素が飛散してオーミック性が劣下することによ゛る。
本発明は、上記問題点を解決するために、m−V族化合
物半導体上にInxGat−xAs (0< x <
1 )層を介して耐火金属またはそのシリサイドを形成
した耐熱性オーミック電極を提供するものであり、これ
によって本発明は、m−v族化合物半導体層上にInx
Ga、−xAs (0< x < 1 )層を形成し、
InxGat−xAs層上に耐火金属またはそのシリサ
イドによる電極を形成し、電極とセルファラインにIn
xGaI−、As層をパターニングし、電極をマスクと
して■−v族化合物半導体層に選択的にイオン打込みを
行ない、そしてイオン打込み領域の活性化のための高温
アニールを行なう工程を含むことを特徴とする半導体装
置の製造方法を提供する。
物半導体上にInxGat−xAs (0< x <
1 )層を介して耐火金属またはそのシリサイドを形成
した耐熱性オーミック電極を提供するものであり、これ
によって本発明は、m−v族化合物半導体層上にInx
Ga、−xAs (0< x < 1 )層を形成し、
InxGat−xAs層上に耐火金属またはそのシリサ
イドによる電極を形成し、電極とセルファラインにIn
xGaI−、As層をパターニングし、電極をマスクと
して■−v族化合物半導体層に選択的にイオン打込みを
行ない、そしてイオン打込み領域の活性化のための高温
アニールを行なう工程を含むことを特徴とする半導体装
置の製造方法を提供する。
m−v族化合物半導体は、GaAs、 InPのほが、
InxGat−XAs層と格子整合する半導体層であれ
ばよく、間にグレード層を介して格子整合させてもよい
。
InxGat−XAs層と格子整合する半導体層であれ
ばよく、間にグレード層を介して格子整合させてもよい
。
耐火金属としてはタングステン、モリブデン、タンタル
などがあり、これらのシリサイドも適用できる。
などがあり、これらのシリサイドも適用できる。
InxGat−xAsの組成はQ<x<1であるが、0
.5<x<lであることが好ましい、 InxGaI−
)IAsは典型的にはn形導電型であるが、下層の化合
物半導体層と同一の導電型であれば、n形でな(p形で
もよい。シリコンをドープしたn形1nJa+−xAs
が好ましい。
.5<x<lであることが好ましい、 InxGaI−
)IAsは典型的にはn形導電型であるが、下層の化合
物半導体層と同一の導電型であれば、n形でな(p形で
もよい。シリコンをドープしたn形1nJa+−xAs
が好ましい。
本発明の電極はノンアニールで化合物半導体に対してオ
ーミックコンタクトを形成すると共に、アニールしても
オーミック性が失なわれないので、この電極をマスクと
してイオン打込みをし、活性化アニールしてもオーミッ
ク性が維持され、電極とセルファラインの不純物ドープ
領域を持つ半導体装置の製造が可能になる。
ーミックコンタクトを形成すると共に、アニールしても
オーミック性が失なわれないので、この電極をマスクと
してイオン打込みをし、活性化アニールしてもオーミッ
ク性が維持され、電極とセルファラインの不純物ドープ
領域を持つ半導体装置の製造が可能になる。
第1図を参照して本発明の詳細な説明する。
第1図(A)を参照すると、半絶縁性GaAs基板21
上に、順に、n0形GaAsザブコレクタ層(ドーズ量
5X10”3−3、厚さ500na+) 22、n形G
aAsコレクタ層(ドーズ量5X10′?011−’、
厚さ500nm)23、p゛形GaAsベース層(ドー
ズ量1×110l9e1− ’、厚さ100ns) 2
4、n形A I GaAsエミツタ層(ドーズ11XI
Q”cm−’、厚さ200ne+) 25、n形GaA
s1i (ドーズ量I XIO”am−’、厚さ101
00n 26、n1形GaAsキ一?7プ層(ドーズ量
5×10111C11弓、厚さ10100n 27、n
+形InxGaI−xAs (0<x< 1 )層(ド
ーズ量5XIQ”aa−”、厚さ100〜200 nm
)28を連続エピタキシャル成長する。InXGap−
xAs層は例えば、Ins、 5sGao、 4?A3
の組成で形成される。
上に、順に、n0形GaAsザブコレクタ層(ドーズ量
5X10”3−3、厚さ500na+) 22、n形G
aAsコレクタ層(ドーズ量5X10′?011−’、
厚さ500nm)23、p゛形GaAsベース層(ドー
ズ量1×110l9e1− ’、厚さ100ns) 2
4、n形A I GaAsエミツタ層(ドーズ11XI
Q”cm−’、厚さ200ne+) 25、n形GaA
s1i (ドーズ量I XIO”am−’、厚さ101
00n 26、n1形GaAsキ一?7プ層(ドーズ量
5×10111C11弓、厚さ10100n 27、n
+形InxGaI−xAs (0<x< 1 )層(ド
ーズ量5XIQ”aa−”、厚さ100〜200 nm
)28を連続エピタキシャル成長する。InXGap−
xAs層は例えば、Ins、 5sGao、 4?A3
の組成で形成される。
n゛形InxGaI−xAs層28を除けば、通常のH
BT(ヘテロ接合型バイポーラトランジスタ)用のエピ
タキシャル成長層である。この例では、エミツタ層がベ
ース層の上に形成されているが、エミツタ層はベース層
の下に形成されてもよい。また、InXGa1−xAs
層はGaAsのほか、A I GaAs 、 InGa
As。
BT(ヘテロ接合型バイポーラトランジスタ)用のエピ
タキシャル成長層である。この例では、エミツタ層がベ
ース層の上に形成されているが、エミツタ層はベース層
の下に形成されてもよい。また、InXGa1−xAs
層はGaAsのほか、A I GaAs 、 InGa
As。
InP 、 InAjl Pなどとも格子整合するの
で、これらを用いたHBTにも適用できる。
で、これらを用いたHBTにも適用できる。
第1図(B)を参照すると、n゛形1n、Ga+−、A
s(0<X<1)層28上に耐火金属またはそのシリサ
イドの例としてWSiを厚さ約400nm堆積し、通常
のりソブラフィ技術でパターニングしてエミッタ電極2
9とする。WSiの組成は望ましくはW5Si3が良い
。
s(0<X<1)層28上に耐火金属またはそのシリサ
イドの例としてWSiを厚さ約400nm堆積し、通常
のりソブラフィ技術でパターニングしてエミッタ電極2
9とする。WSiの組成は望ましくはW5Si3が良い
。
WSiは例えばCF、10.ガスでトライエツチングで
きる。次いで、このパターニングしたエミッタ電極29
をマスクとしてn+形1nKGal−xAs層281、
n4形GaAs層27およびn形GaAs層26をエツ
チングする。このとき、層26〜28をマスク(エミッ
タ電極)29より僅かに(例えば例0.2μm)サイド
エツチングしておくことが望ましい。
きる。次いで、このパターニングしたエミッタ電極29
をマスクとしてn+形1nKGal−xAs層281、
n4形GaAs層27およびn形GaAs層26をエツ
チングする。このとき、層26〜28をマスク(エミッ
タ電極)29より僅かに(例えば例0.2μm)サイド
エツチングしておくことが望ましい。
第1図(C)を参照すると、パターニングしたエミッタ
電極29および層26〜28の側壁に絶縁膜30を形成
する。この絶縁膜30は、例えば、二酸化シリコンを堆
積後、異方性ドライエツチングを行うことによって形成
することができる。次いで、Be、Mgなどのp形ドー
パントとなるものをイオン打込みし活性化アニールして
外部ベース領域31を形成する。このとき、二酸化シリ
コン層32とともにエミッタ電極29がマスクとなり、
従って外部ベース領域31はエミッタ電極29にセルフ
ァラインに形成される。
電極29および層26〜28の側壁に絶縁膜30を形成
する。この絶縁膜30は、例えば、二酸化シリコンを堆
積後、異方性ドライエツチングを行うことによって形成
することができる。次いで、Be、Mgなどのp形ドー
パントとなるものをイオン打込みし活性化アニールして
外部ベース領域31を形成する。このとき、二酸化シリ
コン層32とともにエミッタ電極29がマスクとなり、
従って外部ベース領域31はエミッタ電極29にセルフ
ァラインに形成される。
第1図(D)を参照すると、例えば、二酸化シリコン1
32、レジスト層33でエミッタ電極およびベース電極
を形成すべき領域をパターニングした後、ベース電極材
料、例えばCr /Au 。
32、レジスト層33でエミッタ電極およびベース電極
を形成すべき領域をパターニングした後、ベース電極材
料、例えばCr /Au 。
Ti/Pt/Au、^uZn / A 11などを厚さ
約400rv堆積する。この後、リフトオフ法でベース
電極34を残す、このときエミッタ電極29等の側壁に
ベース電極材料が付着し、エミッタ電極とベース電極の
短絡のおそれがあるようであれば、斜め ”ミリ
ングで側壁上の金属を除去する。
約400rv堆積する。この後、リフトオフ法でベース
電極34を残す、このときエミッタ電極29等の側壁に
ベース電極材料が付着し、エミッタ電極とベース電極の
短絡のおそれがあるようであれば、斜め ”ミリ
ングで側壁上の金属を除去する。
この後、通常の処理を行なってHBTを完成する。第1
図(E)にこのHBTの構造を示す。同図中、35はベ
ース電極形成材料をそのまま残したちのであり、エミッ
タ電極の抵抗低減の効果がある。36はコレクタ電極で
ある。エミッタ電極29は外部ベース領域31形成のた
めのアニーリングにもかかわらず、そのオーミック性は
良好である。
図(E)にこのHBTの構造を示す。同図中、35はベ
ース電極形成材料をそのまま残したちのであり、エミッ
タ電極の抵抗低減の効果がある。36はコレクタ電極で
ある。エミッタ電極29は外部ベース領域31形成のた
めのアニーリングにもかかわらず、そのオーミック性は
良好である。
なお、上記実施例にて、絶縁膜30は特に形成しないで
外部ベース領域31へのイオン注入を行なっても良い、
またベース電極はエミッタ電極によるセルフアラインメ
ント工程を利用しない通常のりソゲラフイエ程にて形成
しても良い。
外部ベース領域31へのイオン注入を行なっても良い、
またベース電極はエミッタ電極によるセルフアラインメ
ント工程を利用しない通常のりソゲラフイエ程にて形成
しても良い。
第2図は本発明を電界効果型トランジスタ(FET)に
適用した例を示す。
適用した例を示す。
第2図(A)を参照すると、GaAs基板41上に、順
に、ノンドープGaAsバッファ層(厚さ500nm)
42、n形GaAsチャネル層(ドーズ量1×1017
011− ”、厚さ200rv+) 43、n形1n、
Ga、−IIAs (0< x<1)層(ベリリウムド
ープ、ドーズ15 X 1019e1m −’、厚さ1
00〜200rv) 44を連続エピタキシャル成長す
る。TnxGat−、As層は例えばIno、 5aG
ao、 aq^Sの組成である。次いで、n形GaAs
層43のチャンネル形成領域にBeまたMgを5XIQ
”cm−”程度打ち込み、アニールしてp形チャンネル
領域45(l XIO”cm−’、厚さ50’Ins+
程度)を形成する。
に、ノンドープGaAsバッファ層(厚さ500nm)
42、n形GaAsチャネル層(ドーズ量1×1017
011− ”、厚さ200rv+) 43、n形1n、
Ga、−IIAs (0< x<1)層(ベリリウムド
ープ、ドーズ15 X 1019e1m −’、厚さ1
00〜200rv) 44を連続エピタキシャル成長す
る。TnxGat−、As層は例えばIno、 5aG
ao、 aq^Sの組成である。次いで、n形GaAs
層43のチャンネル形成領域にBeまたMgを5XIQ
”cm−”程度打ち込み、アニールしてp形チャンネル
領域45(l XIO”cm−’、厚さ50’Ins+
程度)を形成する。
それから、このp形打込みを行なった領域45のIn、
1cal−xAs層44の上に−Stを厚さ400nm
程度堆積し、パターニングしてゲート電極46を形成す
る。 WSi は望ましくは−、Si、の組成が好まし
い。
1cal−xAs層44の上に−Stを厚さ400nm
程度堆積し、パターニングしてゲート電極46を形成す
る。 WSi は望ましくは−、Si、の組成が好まし
い。
第2図(B)を参照すると、ゲート電極46をマスクと
してn形Tn、Ga1−xAs層を選択的にエツチング
する。
してn形Tn、Ga1−xAs層を選択的にエツチング
する。
第2図(C)を参照すると、n形GaAs層43上にソ
ース・ドレイン領域形成用のマスクパターン(図示され
ていないが例えば二酸化シリコンで形成する)を形成す
る0例えばSiイオンを打込み、n3形ソース領域47
、n4形ドレイン領域48を形成する。このとき、ゲー
ト電極46はソース・ドレイン領域形成用のマスクどし
て働き、ソース・ドレイン領域47.−48はゲート電
極46に関してセルファラインに形成される。n+形ソ
ース領域47、n+形ドレイン領域48のドーズ量は1
×10”C11−”程度である。この後、900℃5秒
程度ア活性化する。このときのn“層は5XIQ”am
−’程度になる。そして、^uGe/Auなどを用いて
ソース電極49、ドレイン電極50を形成する。
ース・ドレイン領域形成用のマスクパターン(図示され
ていないが例えば二酸化シリコンで形成する)を形成す
る0例えばSiイオンを打込み、n3形ソース領域47
、n4形ドレイン領域48を形成する。このとき、ゲー
ト電極46はソース・ドレイン領域形成用のマスクどし
て働き、ソース・ドレイン領域47.−48はゲート電
極46に関してセルファラインに形成される。n+形ソ
ース領域47、n+形ドレイン領域48のドーズ量は1
×10”C11−”程度である。この後、900℃5秒
程度ア活性化する。このときのn“層は5XIQ”am
−’程度になる。そして、^uGe/Auなどを用いて
ソース電極49、ドレイン電極50を形成する。
こうしてFETが完成する。このFETではソー、;I
J域41、ドレイン領域48がゲート電極46に関して
セルファラインに形成できる利点がある。
J域41、ドレイン領域48がゲート電極46に関して
セルファラインに形成できる利点がある。
第3図は前述の実施例に示した如き、n −GaAs層
上にIno、 5aGao、 4?AS層及びWsSi
s層を形成した後、熱処理を施こして、それぞれのコン
タクト抵抗を測定した結果を示す。図かられかる様に9
00℃の熱処理を施こしてもコンタクト抵抗は一定であ
る。
上にIno、 5aGao、 4?AS層及びWsSi
s層を形成した後、熱処理を施こして、それぞれのコン
タクト抵抗を測定した結果を示す。図かられかる様に9
00℃の熱処理を施こしてもコンタクト抵抗は一定であ
る。
本発明によれば、m−v形化合物半導体に対してオーミ
ック性でかつ耐熱性を有する電極が堤供され、その結果
この電極をマスクとしてセルファラインでイオン打込み
を行なった不純物領域の活性化アニールをしても電極の
オーミック性が維持されるので、このようなセルファラ
イン構造を持つ半導体装置の製造が可能になる。
ック性でかつ耐熱性を有する電極が堤供され、その結果
この電極をマスクとしてセルファラインでイオン打込み
を行なった不純物領域の活性化アニールをしても電極の
オーミック性が維持されるので、このようなセルファラ
イン構造を持つ半導体装置の製造が可能になる。
第1図は実施例のHBTの主要製造工程における要部断
面図、第2図は同様な実施例のFETの主要製造工程に
おける要部断面図、第3図は本発明の構造において熱処
理温度とコンタクト抵抗との関係を示す図である。 23・・・コレクタ層、 24・・・ベース層、25
・・・エミツタ層、 25 ”・InXGa 1−
gAs層、29・・・エミッタ電極、 31・・・外部ベース領域、 34・・・ベース電極、 36・・・コレクタ電極、
43 ・・・GaAs層、 44 =・InXG
a1−xAs層、45・・・チャンネル領域、 46・・・ゲート電極、 47・・・ソース領域、 48・・・ドレイン領域、
49・・・ソース電極、 50・・・ドレイン電極。 (A) 23.、.22層29・・・ エ
ミッタ11極 (WSL)(B) 実施例の1札 第1図 (C) 316.外部ベース領域 34・・ベース電極 CD> 実施例の工程(続き) 第1図 (E) 実施例の工程(続き) 第1図 36・・・コレクタ正極 (A) (B) 実施例(2) s2図
面図、第2図は同様な実施例のFETの主要製造工程に
おける要部断面図、第3図は本発明の構造において熱処
理温度とコンタクト抵抗との関係を示す図である。 23・・・コレクタ層、 24・・・ベース層、25
・・・エミツタ層、 25 ”・InXGa 1−
gAs層、29・・・エミッタ電極、 31・・・外部ベース領域、 34・・・ベース電極、 36・・・コレクタ電極、
43 ・・・GaAs層、 44 =・InXG
a1−xAs層、45・・・チャンネル領域、 46・・・ゲート電極、 47・・・ソース領域、 48・・・ドレイン領域、
49・・・ソース電極、 50・・・ドレイン電極。 (A) 23.、.22層29・・・ エ
ミッタ11極 (WSL)(B) 実施例の1札 第1図 (C) 316.外部ベース領域 34・・ベース電極 CD> 実施例の工程(続き) 第1図 (E) 実施例の工程(続き) 第1図 36・・・コレクタ正極 (A) (B) 実施例(2) s2図
Claims (1)
- 1、III−V族化合物半導体層上にIn_xGa_1_
−_xAs(0<x<1)層を形成し、該In_xGa
_1_−_xAs層上に耐火金属またはそのシリサイド
による電極を形成し、該電極とセルフアラインに該In
_xGa_1_−_xAs層をパターニングし、該電極
をマスクとして該III−V族化合物半導体層に選択的に
イオン打込みを行ない、そして該イオン打込み領域の活
性化のための高温アニールを行なう工程を含むことを特
徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62110712A JPS63276267A (ja) | 1987-05-08 | 1987-05-08 | 半導体装置の製造方法 |
US07/126,339 US4889831A (en) | 1987-05-08 | 1987-11-30 | Method of forming a high temperature stable ohmic contact to a III-V substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62110712A JPS63276267A (ja) | 1987-05-08 | 1987-05-08 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63276267A true JPS63276267A (ja) | 1988-11-14 |
Family
ID=14542552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62110712A Pending JPS63276267A (ja) | 1987-05-08 | 1987-05-08 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4889831A (ja) |
JP (1) | JPS63276267A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0430289A2 (en) * | 1989-12-01 | 1991-06-05 | Hughes Aircraft Company | Fabrication of self-aligned, T-gate hemt |
JPH0483345A (ja) * | 1990-07-25 | 1992-03-17 | Nec Corp | バイポーラトランジスタおよびその製造方法 |
JPH0483346A (ja) * | 1990-07-25 | 1992-03-17 | Nec Corp | バイポーラトランジスタおよびその製造方法 |
US5212103A (en) * | 1989-05-11 | 1993-05-18 | Mitsubishi Denki Kabushiki Kaisha | Method of making a heterojunction bipolar transistor |
US6037663A (en) * | 1992-09-18 | 2000-03-14 | Sharp Kabushiki Kaisha | Ohmic electrode structure for Inx Ga1-x As layer |
JP4507285B2 (ja) * | 1998-09-18 | 2010-07-21 | ソニー株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5124270A (en) * | 1987-09-18 | 1992-06-23 | Kabushiki Kaisha Toshiba | Bipolar transistor having external base region |
US5093280A (en) * | 1987-10-13 | 1992-03-03 | Northrop Corporation | Refractory metal ohmic contacts and method |
US5221367A (en) * | 1988-08-03 | 1993-06-22 | International Business Machines, Corp. | Strained defect-free epitaxial mismatched heterostructures and method of fabrication |
US5064772A (en) * | 1988-08-31 | 1991-11-12 | International Business Machines Corporation | Bipolar transistor integrated circuit technology |
US4954457A (en) * | 1988-10-31 | 1990-09-04 | International Business Machines Corporation | Method of making heterojunction bipolar transistors |
US5143857A (en) * | 1988-11-07 | 1992-09-01 | Triquint Semiconductor, Inc. | Method of fabricating an electronic device with reduced susceptiblity to backgating effects |
US5340755A (en) * | 1989-09-08 | 1994-08-23 | Siemens Aktiegensellschaft | Method of making planar heterobipolar transistor having trenched isolation of the collector terminal |
FR2652200A1 (fr) * | 1989-09-21 | 1991-03-22 | Philips Lab Electronique | Procede de realisation d'un circuit semiconducteur integre incluant un transistor bipolaire a heterojonction et/ou des resistances enterrees. |
US5250448A (en) * | 1990-01-31 | 1993-10-05 | Kabushiki Kaisha Toshiba | Method of fabricating a miniaturized heterojunction bipolar transistor |
FR2667724B1 (fr) * | 1990-10-09 | 1992-11-27 | Thomson Csf | Procede de realisation des metallisations d'electrodes d'un transistor. |
US5132764A (en) * | 1991-03-21 | 1992-07-21 | Texas Instruments Incorporated | Multilayer base heterojunction bipolar transistor |
US5116774A (en) * | 1991-03-22 | 1992-05-26 | Motorola, Inc. | Heterojunction method and structure |
US5168071A (en) * | 1991-04-05 | 1992-12-01 | At&T Bell Laboratories | Method of making semiconductor devices |
US5270223A (en) * | 1991-06-28 | 1993-12-14 | Texas Instruments Incorporated | Multiple layer wide bandgap collector structure for bipolar transistors |
US5185274A (en) * | 1991-08-15 | 1993-02-09 | Rockwell International Corporation | Self-aligned, self-passivated advanced dual lift-off heterojunction bipolar transistor method |
JPH0582560A (ja) * | 1991-09-20 | 1993-04-02 | Sony Corp | 電界効果型トランジスタの製造方法 |
US5179037A (en) * | 1991-12-24 | 1993-01-12 | Texas Instruments Incorporated | Integration of lateral and vertical quantum well transistors in the same epitaxial stack |
US5298439A (en) * | 1992-07-13 | 1994-03-29 | Texas Instruments Incorporated | 1/f noise reduction in heterojunction bipolar transistors |
JPH06132298A (ja) * | 1992-10-14 | 1994-05-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5266505A (en) * | 1992-12-22 | 1993-11-30 | International Business Machines Corporation | Image reversal process for self-aligned implants in planar epitaxial-base bipolar transistors |
JP3502651B2 (ja) | 1993-02-08 | 2004-03-02 | トリクイント セミコンダクター テキサス、エルピー | 電極形成法 |
US5571732A (en) * | 1993-08-19 | 1996-11-05 | Texas Instruments Incorporated | Method for fabricating a bipolar transistor |
US5654558A (en) * | 1994-11-14 | 1997-08-05 | The United States Of America As Represented By The Secretary Of The Navy | Interband lateral resonant tunneling transistor |
EP0810646A3 (en) * | 1996-05-13 | 1998-01-14 | Trw Inc. | Method of fabricating very high gain heterojunction bipolar transistors |
US5736417A (en) * | 1996-05-13 | 1998-04-07 | Trw Inc. | Method of fabricating double photoresist layer self-aligned heterojunction bipolar transistor |
US5804487A (en) * | 1996-07-10 | 1998-09-08 | Trw Inc. | Method of fabricating high βHBT devices |
US5887401A (en) * | 1997-07-24 | 1999-03-30 | Eco-Block Llc | Concrete form system |
US6855613B1 (en) * | 1999-11-04 | 2005-02-15 | Lucent Technologies Inc. | Method of fabricating a heterojunction bipolar transistor |
TWI257179B (en) * | 2000-07-17 | 2006-06-21 | Fujitsu Quantum Devices Ltd | High-speed compound semiconductor device operable at large output power with minimum leakage current |
US7569873B2 (en) * | 2005-10-28 | 2009-08-04 | Dsm Solutions, Inc. | Integrated circuit using complementary junction field effect transistor and MOS transistor in silicon and silicon alloys |
US8829567B2 (en) * | 2012-12-28 | 2014-09-09 | Sematech, Inc. | Metal alloy with an abrupt interface to III-V semiconductor |
EP2881982B1 (en) | 2013-12-05 | 2019-09-04 | IMEC vzw | Method for fabricating cmos compatible contact layers in semiconductor devices |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4075652A (en) * | 1974-04-17 | 1978-02-21 | Matsushita Electronics Corporation | Junction gate type gaas field-effect transistor and method of forming |
US3984261A (en) * | 1974-06-10 | 1976-10-05 | Rca Corporation | Ohmic contact |
US4075651A (en) * | 1976-03-29 | 1978-02-21 | Varian Associates, Inc. | High speed fet employing ternary and quarternary iii-v active layers |
US4801984A (en) * | 1980-06-12 | 1989-01-31 | International Business Machines Corporation | Semiconductor ohmic contact |
US4366493A (en) * | 1980-06-20 | 1982-12-28 | International Business Machines Corporation | Semiconductor ballistic transport device |
US4410903A (en) * | 1981-02-02 | 1983-10-18 | The United States Of America As Represented By The Secretary Of The Navy | Heterojunction-diode transistor EBS amplifier |
EP0067566A3 (en) * | 1981-06-13 | 1985-08-07 | Plessey Overseas Limited | Integrated light detection or generation means and amplifying means |
US4498093A (en) * | 1981-09-14 | 1985-02-05 | At&T Bell Laboratories | High-power III-V semiconductor device |
US4471367A (en) * | 1981-12-04 | 1984-09-11 | At&T Bell Laboratories | MESFET Using a shallow junction gate structure on GaInAs |
US4468851A (en) * | 1981-12-14 | 1984-09-04 | The United States Of America As Represented By The Secretary Of The Navy | Process for making a heterojunction source-drain insulated gate field-effect transistors utilizing diffusion to form the lattice |
US4568958A (en) * | 1984-01-03 | 1986-02-04 | General Electric Company | Inversion-mode insulated-gate gallium arsenide field-effect transistors |
JPH0793428B2 (ja) * | 1984-10-03 | 1995-10-09 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
US4662058A (en) * | 1984-11-05 | 1987-05-05 | Honeywell Inc. | Self-aligned gate process for ICS based on modulation doped (Al,Ga) As/GaAs FETs |
US4745447A (en) * | 1985-06-14 | 1988-05-17 | American Telephone And Telegraph Company, At&T Bell Laboratories | Gallium arsenide on gallium indium arsenide Schottky barrier device |
JPS61295671A (ja) * | 1985-06-21 | 1986-12-26 | ハネウエル・インコ−ポレ−テツド | 相補形プレ−ナ・ヘテロ構造icおよびその製造方法 |
US4729000A (en) * | 1985-06-21 | 1988-03-01 | Honeywell Inc. | Low power AlGaAs/GaAs complementary FETs incorporating InGaAs n-channel gates |
US4672414A (en) * | 1985-06-28 | 1987-06-09 | Texas Instruments Incorporated | Planar heterojunction bipolar device and method |
US4632713A (en) * | 1985-07-31 | 1986-12-30 | Texas Instruments Incorporated | Process of making Schottky barrier devices formed by diffusion before contacting |
DE3688318T2 (de) * | 1985-12-19 | 1993-07-29 | Sumitomo Electric Industries | Feldeffekttransistor. |
US4794444A (en) * | 1986-04-10 | 1988-12-27 | General Electric Company | Ohmic contact and method for making same |
US4745082A (en) * | 1986-06-12 | 1988-05-17 | Ford Microelectronics, Inc. | Method of making a self-aligned MESFET using a substitutional gate with side walls |
US4825265A (en) * | 1987-09-04 | 1989-04-25 | American Telephone And Telegraph Company At&T Bell Laboratories | Transistor |
-
1987
- 1987-05-08 JP JP62110712A patent/JPS63276267A/ja active Pending
- 1987-11-30 US US07/126,339 patent/US4889831A/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5212103A (en) * | 1989-05-11 | 1993-05-18 | Mitsubishi Denki Kabushiki Kaisha | Method of making a heterojunction bipolar transistor |
EP0430289A2 (en) * | 1989-12-01 | 1991-06-05 | Hughes Aircraft Company | Fabrication of self-aligned, T-gate hemt |
EP0430289A3 (en) * | 1989-12-01 | 1995-08-16 | Hughes Aircraft Co | Fabrication of self-aligned, t-gate hemt |
JPH0483345A (ja) * | 1990-07-25 | 1992-03-17 | Nec Corp | バイポーラトランジスタおよびその製造方法 |
JPH0483346A (ja) * | 1990-07-25 | 1992-03-17 | Nec Corp | バイポーラトランジスタおよびその製造方法 |
US6037663A (en) * | 1992-09-18 | 2000-03-14 | Sharp Kabushiki Kaisha | Ohmic electrode structure for Inx Ga1-x As layer |
JP4507285B2 (ja) * | 1998-09-18 | 2010-07-21 | ソニー株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US4889831A (en) | 1989-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63276267A (ja) | 半導体装置の製造方法 | |
US4714948A (en) | HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer | |
JP2925008B2 (ja) | 半導体装置の製造方法 | |
JPH0727915B2 (ja) | 半導体装置の製造方法 | |
US6114195A (en) | Manufacturing method of compound semiconductor field effect transistor | |
JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
JP3035917B2 (ja) | 電界効果型半導体装置及びその製造方法 | |
JP2708492B2 (ja) | 半導体装置の製造方法 | |
JPH0547797A (ja) | 電界効果トランジスタの製造方法 | |
JPH0523497B2 (ja) | ||
JPS63228762A (ja) | 半導体装置の製造方法 | |
JPS63115384A (ja) | 半導体装置の製造方法 | |
JPH08139284A (ja) | 半導体装置及びその製造方法 | |
JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
JP3030123B2 (ja) | 半導体装置の製造方法 | |
JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
JPH0260224B2 (ja) | ||
JPS61123175A (ja) | ヘテロ接合パイポ−ラトランジスタの製造方法 | |
JPS6223175A (ja) | 半導体装置の製造方法 | |
JPS63283126A (ja) | 半導体装置の製造方法 | |
JPH0312770B2 (ja) | ||
JPS6378575A (ja) | 半導体装置の製造方法 | |
JPS6010785A (ja) | 電界効果トランジスタおよびその製造方法 | |
JPS61274370A (ja) | 接合形電界効果トランジスタ |