JPH0582560A - 電界効果型トランジスタの製造方法 - Google Patents
電界効果型トランジスタの製造方法Info
- Publication number
- JPH0582560A JPH0582560A JP3268536A JP26853691A JPH0582560A JP H0582560 A JPH0582560 A JP H0582560A JP 3268536 A JP3268536 A JP 3268536A JP 26853691 A JP26853691 A JP 26853691A JP H0582560 A JPH0582560 A JP H0582560A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gas
- gaas
- etching
- algaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 40
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 30
- 239000000460 chlorine Substances 0.000 claims abstract description 12
- 239000000470 constituent Substances 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 8
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 8
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000011737 fluorine Substances 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 abstract description 66
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 45
- 238000000034 method Methods 0.000 abstract description 36
- 239000000203 mixture Substances 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 150000001875 compounds Chemical class 0.000 abstract description 3
- 229910003910 SiCl4 Inorganic materials 0.000 abstract 1
- 238000003912 environmental pollution Methods 0.000 abstract 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 29
- 239000002184 metal Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 6
- 229910003902 SiCl 4 Inorganic materials 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910016569 AlF 3 Inorganic materials 0.000 description 1
- 101150097381 Mtor gene Proteins 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- KYKAJFCTULSVSH-UHFFFAOYSA-N chloro(fluoro)methane Chemical compound F[C]Cl KYKAJFCTULSVSH-UHFFFAOYSA-N 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/778—Nanostructure within specified host or matrix material, e.g. nanocomposite films
- Y10S977/782—Possessing nanosized physical convexity, ridge, or protrusion extending upward from the host's surface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/813—Of specified inorganic semiconductor composition, e.g. periodic table group IV-VI compositions
- Y10S977/815—Group III-V based compounds, e.g. AlaGabIncNxPyAsz
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/84—Manufacture, treatment, or detection of nanostructure
- Y10S977/888—Shaping or removal of materials, e.g. etching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Junction Field-Effect Transistors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ＧａＡｓ／ＡｌＧａＡｓ形の化合物半導体を
エッチングする際の再現性を良好なものとし、電界効果
トランジスタの特性向上を図る。また、環境破壊につな
がるガスを使用しないようにする。 【構成】 電子供給層として機能するｎ−ＡｌＧａＡｓ
層４上にキャップ層としてのｎ−ＧａＡｓ層５が形成さ
れ、そのＧａＡｓ層５が選択的にエッチングされる。こ
の場合において、そのエッチングガスには、炭素とフッ
素を構成元素として含むガス、珪素と塩素を構成元素と
して含むガス及び希ガスの混合ガスが使用される。この
混合ガスは極めて選択比が高いため、トランジスタの特
性向上等が実現する。また、この混合ガスは脱フロン対
策として有効である。
エッチングする際の再現性を良好なものとし、電界効果
トランジスタの特性向上を図る。また、環境破壊につな
がるガスを使用しないようにする。 【構成】 電子供給層として機能するｎ−ＡｌＧａＡｓ
層４上にキャップ層としてのｎ−ＧａＡｓ層５が形成さ
れ、そのＧａＡｓ層５が選択的にエッチングされる。こ
の場合において、そのエッチングガスには、炭素とフッ
素を構成元素として含むガス、珪素と塩素を構成元素と
して含むガス及び希ガスの混合ガスが使用される。この
混合ガスは極めて選択比が高いため、トランジスタの特
性向上等が実現する。また、この混合ガスは脱フロン対
策として有効である。
Description
【０００１】
【産業上の利用分野】本発明は高選択比なエッチングを
利用したＨＥＭＴ（高電子移動度トランジスタ）やＭＥ
Ｓ−ＦＥＴ等の電界効果型トランジスタの製造方法に関
する。
利用したＨＥＭＴ（高電子移動度トランジスタ）やＭＥ
Ｓ−ＦＥＴ等の電界効果型トランジスタの製造方法に関
する。
【０００２】
【従来の技術】従来より半導体の主流とされているシリ
コンに比べて、ＧａＡｓ等の化合物半導体は、その電子
移動度が高いために、その応用分野を拡げつつあり、化
合物半導体を用いた高速な電界効果型トランジスタ（Ｆ
ＥＴ）は、高速通信技術分野や電子計算機技術分野の根
幹をなす技術に成長してきている。
コンに比べて、ＧａＡｓ等の化合物半導体は、その電子
移動度が高いために、その応用分野を拡げつつあり、化
合物半導体を用いた高速な電界効果型トランジスタ（Ｆ
ＥＴ）は、高速通信技術分野や電子計算機技術分野の根
幹をなす技術に成長してきている。
【０００３】ところで、ＧａＡｓ基板を用いてＨＥＭＴ
やＭＥＳ−ＦＥＴを作製する場合において、ゲート電極
の形成は、プロセス上最も重要な工程となる。すなわ
ち、ゲート電極の形状や寸法によって、デバイス特性が
左右され、特に高速性を追求して、ゲート長を微細なサ
イズにした場合に、その再現性が問題となる。
やＭＥＳ−ＦＥＴを作製する場合において、ゲート電極
の形成は、プロセス上最も重要な工程となる。すなわ
ち、ゲート電極の形状や寸法によって、デバイス特性が
左右され、特に高速性を追求して、ゲート長を微細なサ
イズにした場合に、その再現性が問題となる。
【０００４】このＧａＡｓ基板を用いた電界効果型トラ
ンジスタのゲート形成技術としては、例えば特開昭６２
−６０２６９号公報に記載されるようなダミーゲートを
用いる技術がある。また、リセスエッチングした後にゲ
ートを形成する技術も知られており、このようなリセス
エッチングを経てゲート電極を形成した場合には、Ｒs
が低減される。
ンジスタのゲート形成技術としては、例えば特開昭６２
−６０２６９号公報に記載されるようなダミーゲートを
用いる技術がある。また、リセスエッチングした後にゲ
ートを形成する技術も知られており、このようなリセス
エッチングを経てゲート電極を形成した場合には、Ｒs
が低減される。
【０００５】従来のリセスエッチングには、リン酸系の
ウェットエッチングやＣＣｌ2 Ｆ2 ／Ｈｅガスを用いた
ドライエッチングが使用されていた。例えば、従来のＨ
ＥＭＴのドライエッチング法によるリセスエッチングに
ついて説明すると、まず、界面が２次元電子チャネル層
として機能するアンドープＧａＡｓ層上に電子供給層と
してのｎ−ＡｌＧａＡｓ層が形成され、且つそのｎ−Ａ
ｌＧａＡｓ層上にキャップ層であるＧａＡｓ層が形成さ
れた状態で、リセスエッチングとしてＧａＡｓ層が高い
選択比を以て除去され、次いでゲート電極が形成され
る。
ウェットエッチングやＣＣｌ2 Ｆ2 ／Ｈｅガスを用いた
ドライエッチングが使用されていた。例えば、従来のＨ
ＥＭＴのドライエッチング法によるリセスエッチングに
ついて説明すると、まず、界面が２次元電子チャネル層
として機能するアンドープＧａＡｓ層上に電子供給層と
してのｎ−ＡｌＧａＡｓ層が形成され、且つそのｎ−Ａ
ｌＧａＡｓ層上にキャップ層であるＧａＡｓ層が形成さ
れた状態で、リセスエッチングとしてＧａＡｓ層が高い
選択比を以て除去され、次いでゲート電極が形成され
る。
【０００６】
【発明が解決しようとする課題】ところが、前記リセス
エッチングとして、ウェットエッチングやＣＣｌ2 Ｆ2
／Ｈｅガスを用いたドライエッチングを用いた場合で
は、それぞれ次のような問題を生ずることになる。
エッチングとして、ウェットエッチングやＣＣｌ2 Ｆ2
／Ｈｅガスを用いたドライエッチングを用いた場合で
は、それぞれ次のような問題を生ずることになる。
【０００７】すなわち、ウェットエッチングによってリ
セスを形成する場合では、その再現性や均一性に問題が
生じ、一定の特性の素子を形成することが困難である。
また、ＣＣｌ2 Ｆ2 ／Ｈｅガスを用いたドライエッチン
グによってリセスを形成する場合では、ＣＣｌ2 Ｆ2 自
体フロン規制対象ガスであり、多量に使用することは地
球の環境破壊につながることになる。また、ＣＣｌ2 Ｆ
2 ／Ｈｅガスの代替ガスとして、ＳｉＣｌ4 ／ＳＦ6 系
やＣｌ2 ／ＳＦ6 系が提案されているが、ＳＦ6 は高圧
力領域で堆積し易いと言う欠点がある。
セスを形成する場合では、その再現性や均一性に問題が
生じ、一定の特性の素子を形成することが困難である。
また、ＣＣｌ2 Ｆ2 ／Ｈｅガスを用いたドライエッチン
グによってリセスを形成する場合では、ＣＣｌ2 Ｆ2 自
体フロン規制対象ガスであり、多量に使用することは地
球の環境破壊につながることになる。また、ＣＣｌ2 Ｆ
2 ／Ｈｅガスの代替ガスとして、ＳｉＣｌ4 ／ＳＦ6 系
やＣｌ2 ／ＳＦ6 系が提案されているが、ＳＦ6 は高圧
力領域で堆積し易いと言う欠点がある。
【０００８】そこで、本発明は上述の技術的な課題に鑑
み、ＧａＡｓ／ＡｌＧａＡｓ系の化合物半導体層をエッ
チングしてゲート電極を形成する際において、再現性に
優れ且つ環境破壊も未然に防止するような電界効果型ト
ランジスタの製造方法の提供を目的とする。
み、ＧａＡｓ／ＡｌＧａＡｓ系の化合物半導体層をエッ
チングしてゲート電極を形成する際において、再現性に
優れ且つ環境破壊も未然に防止するような電界効果型ト
ランジスタの製造方法の提供を目的とする。
【０００９】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明の電界効果型トランジスタの製造方法は、
チャネル層上にＡｌＧａＡｓ層及びＧａＡｓ層を積層
し、炭素とフッ素を構成元素として含むガスと、珪素と
塩素を構成元素として含むガスと、希ガスとを含んだ混
合ガスを用いてＡｌＧａＡｓ層上のＧａＡｓ層を選択的
にエッチングし、そのエッチングされた領域にゲート電
極を形成することを特徴とする。
めに、本発明の電界効果型トランジスタの製造方法は、
チャネル層上にＡｌＧａＡｓ層及びＧａＡｓ層を積層
し、炭素とフッ素を構成元素として含むガスと、珪素と
塩素を構成元素として含むガスと、希ガスとを含んだ混
合ガスを用いてＡｌＧａＡｓ層上のＧａＡｓ層を選択的
にエッチングし、そのエッチングされた領域にゲート電
極を形成することを特徴とする。
【００１０】ここで、本発明が適用される電界効果型ト
ランジスタとしては、例えばＨＥＭＴ（高電子移動度ト
ランジスタ）やＭＥＳ−ＦＥＴ等が挙げられるが、Ａｌ
ＧａＡｓ層とＧａＡｓ層が積層される部分を削ってゲー
ト電極を形成する構造の電界効果型トランジスタであれ
ば、他の構造のものでも良い。
ランジスタとしては、例えばＨＥＭＴ（高電子移動度ト
ランジスタ）やＭＥＳ−ＦＥＴ等が挙げられるが、Ａｌ
ＧａＡｓ層とＧａＡｓ層が積層される部分を削ってゲー
ト電極を形成する構造の電界効果型トランジスタであれ
ば、他の構造のものでも良い。
【００１１】前記炭素とフッ素を構成元素として含むガ
スは、例えばＣＦ4，ＣＨＦ3 ，Ｃ3 Ｆ8 ，ＣＨ
2 Ｆ2 ，ＣＢｒＦ3 等のガスである。前記珪素と塩素を
構成元素として含むガスは、ＳｉＣｌ4 ，ＳｉＨ2 Ｃｌ
2，ＳｉＨＣｌ3 等である。また、前記希ガスは、Ｈ
ｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ，Ｒｎ等である。
スは、例えばＣＦ4，ＣＨＦ3 ，Ｃ3 Ｆ8 ，ＣＨ
2 Ｆ2 ，ＣＢｒＦ3 等のガスである。前記珪素と塩素を
構成元素として含むガスは、ＳｉＣｌ4 ，ＳｉＨ2 Ｃｌ
2，ＳｉＨＣｌ3 等である。また、前記希ガスは、Ｈ
ｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ，Ｒｎ等である。
【００１２】
【作用】本発明で使用される前記混合ガスは、放電によ
りフロン系ガスを使用した場合と同様のエッチング種を
生成することができ、同様の機構によりＧａＡｓ層のエ
ッチングを進行させることができる。しかし、ＧａＡｓ
層のエッチング進行して下地のＡｌＧａＡｓ層が露出す
ると、蒸気圧が低く安定なＡｌＦ3 が形成されるために
該ＡｌＧａＡｓ層の表面は不動態化され、エッチングが
進行しなくなる。かかる機構により、高選択比が達成さ
れ、プロセス上安定してゲート電極を形成できることに
なる。
りフロン系ガスを使用した場合と同様のエッチング種を
生成することができ、同様の機構によりＧａＡｓ層のエ
ッチングを進行させることができる。しかし、ＧａＡｓ
層のエッチング進行して下地のＡｌＧａＡｓ層が露出す
ると、蒸気圧が低く安定なＡｌＦ3 が形成されるために
該ＡｌＧａＡｓ層の表面は不動態化され、エッチングが
進行しなくなる。かかる機構により、高選択比が達成さ
れ、プロセス上安定してゲート電極を形成できることに
なる。
【００１３】前記混合ガスを構成する各成分ガスは、い
ずれも個々の分子内に塩素原子とフッ素原子とを同時に
含むものではないので、放電解離されないままエッチン
グ反応系外へ排出されても、環境破壊の原因となること
はない。したがって、本発明は脱フロン対策として極め
て有効である。
ずれも個々の分子内に塩素原子とフッ素原子とを同時に
含むものではないので、放電解離されないままエッチン
グ反応系外へ排出されても、環境破壊の原因となること
はない。したがって、本発明は脱フロン対策として極め
て有効である。
【００１４】
【実施例】本発明の好適な実施例について説明する。
【００１５】〔選択エッチングに関する実験例〕本発明
の実施例の説明に先立ち、ＧａＡｓ／ＡｌＧａＡｓの選
択比に関する本件発明者が行った実験について説明す
る。この実験によって、本発明にかかる混合ガスがＦＥ
Ｔ（電界効果型トランジスタ）のゲート形成前のリセス
エッチング等に極めて有効であることが示される。
の実施例の説明に先立ち、ＧａＡｓ／ＡｌＧａＡｓの選
択比に関する本件発明者が行った実験について説明す
る。この実験によって、本発明にかかる混合ガスがＦＥ
Ｔ（電界効果型トランジスタ）のゲート形成前のリセス
エッチング等に極めて有効であることが示される。
【００１６】この実験は、一定の高周波パワー密度と混
合ガス組成下におけるｎ型ＧａＡｓ層とｎ型ＡｌＧａＡ
ｓ層との間の選択性のガス圧依存性について検討したも
のである。混合ガスは、ＣＦ4 ガス，ＳｉＣｌ4 ガス、
Ｈｅガスからなる。高周波パワーは、0.05Ｗ／ｃｍ
2 （２５Ｗ）に固定され、混合ガス組成はＣＦ4 ：Ｓｉ
Ｃｌ4 ：Ｈｅ＝19.7：3.45：29 (流量比) とした。ここ
で、ガス圧を３０mTorr,４５mTorr,６０mTorr,８０mTor
r と変化させながら５分間エッチングを行った。
合ガス組成下におけるｎ型ＧａＡｓ層とｎ型ＡｌＧａＡ
ｓ層との間の選択性のガス圧依存性について検討したも
のである。混合ガスは、ＣＦ4 ガス，ＳｉＣｌ4 ガス、
Ｈｅガスからなる。高周波パワーは、0.05Ｗ／ｃｍ
2 （２５Ｗ）に固定され、混合ガス組成はＣＦ4 ：Ｓｉ
Ｃｌ4 ：Ｈｅ＝19.7：3.45：29 (流量比) とした。ここ
で、ガス圧を３０mTorr,４５mTorr,６０mTorr,８０mTor
r と変化させながら５分間エッチングを行った。
【００１７】その実験結果を第１図に示す。図中、縦軸
は対数目盛りのエッチング深さ (Å) 、横軸はガス圧
(mTorr)を表し、黒丸（●）及び黒四角（■）のプロッ
トはｎＧａＡｓ／ｉ−ＧａＡｓ、白丸 (○）及び白四角
（□）のプロットはｎ型ＡｌＧａＡｓ層のエッチング速
度をそれぞれ表す。なお、四角は、丸のデータに対して
追加されたデータである。
は対数目盛りのエッチング深さ (Å) 、横軸はガス圧
(mTorr)を表し、黒丸（●）及び黒四角（■）のプロッ
トはｎＧａＡｓ／ｉ−ＧａＡｓ、白丸 (○）及び白四角
（□）のプロットはｎ型ＡｌＧａＡｓ層のエッチング速
度をそれぞれ表す。なお、四角は、丸のデータに対して
追加されたデータである。
【００１８】この実験結果から算出したｎ型ＧａＡｓ基
板のｎ型ＡｌＧａＡｓ基板に対する選択比は、ガス圧３
０mTorr のときに５９、４５mTorr のときに１３１、６
０mTorr のときに１７１及び１２２であり、８０mTorr
のときに１３４である。すなわち、以上の実験結果か
ら、本発明の混合ガス系によれば低パワーでダメージの
少ない、ＧａＡｓ／ＡｌＧａＡｓ系の高選択性エッチン
グが行えることが示されたことになる。
板のｎ型ＡｌＧａＡｓ基板に対する選択比は、ガス圧３
０mTorr のときに５９、４５mTorr のときに１３１、６
０mTorr のときに１７１及び１２２であり、８０mTorr
のときに１３４である。すなわち、以上の実験結果か
ら、本発明の混合ガス系によれば低パワーでダメージの
少ない、ＧａＡｓ／ＡｌＧａＡｓ系の高選択性エッチン
グが行えることが示されたことになる。
【００１９】〔第１の実施例〕本実施例はＨＥＭＴの製
造方法の例であり、そのリセスエッチングにＣＦ4 ガ
ス、ＳｉＣｌ4 ガス、Ｈｅガスの混合ガスを用いた例で
ある。以下、本実施例を図２〜図４を参照しながら説明
する。
造方法の例であり、そのリセスエッチングにＣＦ4 ガ
ス、ＳｉＣｌ4 ガス、Ｈｅガスの混合ガスを用いた例で
ある。以下、本実施例を図２〜図４を参照しながら説明
する。
【００２０】まず、図２に示すように、半絶縁性のＧａ
Ａｓ基板１上に、そのヘテロ界面に２次元電子チャネル
層（２ＤＥＧ）が形成されるｉ（アンドープ）−ＧａＡ
ｓ層２がエピタキシャル成長によって形成され、そのｉ
−ＧａＡｓ層２上にスペーサー層としてのｉ−ＡｌＧａ
Ａｓ層３及び電子供給層として機能するｎ−ＡｌＧａＡ
ｓ層４が同じくエピタキシャル成長により積層される。
ＡｌＧａＡｓ層４はｎ型とするためにＳｉがドープされ
てなる。このｎ−ＡｌＧａＡｓ層４上には、キャップ層
であるｎ−ＧａＡｓ層５が積層される。
Ａｓ基板１上に、そのヘテロ界面に２次元電子チャネル
層（２ＤＥＧ）が形成されるｉ（アンドープ）−ＧａＡ
ｓ層２がエピタキシャル成長によって形成され、そのｉ
−ＧａＡｓ層２上にスペーサー層としてのｉ−ＡｌＧａ
Ａｓ層３及び電子供給層として機能するｎ−ＡｌＧａＡ
ｓ層４が同じくエピタキシャル成長により積層される。
ＡｌＧａＡｓ層４はｎ型とするためにＳｉがドープされ
てなる。このｎ−ＡｌＧａＡｓ層４上には、キャップ層
であるｎ−ＧａＡｓ層５が積層される。
【００２１】ｎ−ＧａＡｓ層５上には、シリコン酸化膜
やシリコン窒化膜からなる誘電体膜６が形成される。誘
電体膜６の形成後、全面にレジスト層７が塗布され、こ
のレジスト層７は選択的な露光と現像によって、ゲート
形成部が開口したパターンにされる。このレジスト層７
は、例えばＰＭＭＡ系の電子線反応型レジストとするこ
とができる。そして、このレジスト層７をマスクとして
ＲＩＥによって前記誘電体膜６の窓空けを行う。この段
階で、誘電体膜６の開口部の底部には、ｎ−ＧａＡｓ層
５の表面が臨むことになる。
やシリコン窒化膜からなる誘電体膜６が形成される。誘
電体膜６の形成後、全面にレジスト層７が塗布され、こ
のレジスト層７は選択的な露光と現像によって、ゲート
形成部が開口したパターンにされる。このレジスト層７
は、例えばＰＭＭＡ系の電子線反応型レジストとするこ
とができる。そして、このレジスト層７をマスクとして
ＲＩＥによって前記誘電体膜６の窓空けを行う。この段
階で、誘電体膜６の開口部の底部には、ｎ−ＧａＡｓ層
５の表面が臨むことになる。
【００２２】続いて、本実施例では、ＣＦ4 ガス、Ｓｉ
Ｃｌ4 ガス、Ｈｅガスの混合ガスを用いてｎ−ＧａＡｓ
層５のゲートリセスエッチングを行う。このエッチング
は、前述の実験例からも明らかなように、１００以上の
高い選択比を以て行われるため、図３に示すように、ｎ
−ＧａＡｓ層５とｎ−ＡｌＧａＡｓ層４の界面でほぼエ
ッチングが停止することになる。また、このリセスエッ
チングではアンダーカットも入るため、ゲートリークや
ゲート耐圧に優れる形状のトランジスタが得られること
になる。
Ｃｌ4 ガス、Ｈｅガスの混合ガスを用いてｎ−ＧａＡｓ
層５のゲートリセスエッチングを行う。このエッチング
は、前述の実験例からも明らかなように、１００以上の
高い選択比を以て行われるため、図３に示すように、ｎ
−ＧａＡｓ層５とｎ−ＡｌＧａＡｓ層４の界面でほぼエ
ッチングが停止することになる。また、このリセスエッ
チングではアンダーカットも入るため、ゲートリークや
ゲート耐圧に優れる形状のトランジスタが得られること
になる。
【００２３】このリセスエッチングの一例としては、実
験例と同様に、例えば混合ガスの流量比をＣＦ4 ／Ｓｉ
Ｃｌ4 ／Ｈｅ＝１９．７／３．４５／２９とすることが
でき、また、必要に応じてその流量比やガスを変えるこ
とも可能である。
験例と同様に、例えば混合ガスの流量比をＣＦ4 ／Ｓｉ
Ｃｌ4 ／Ｈｅ＝１９．７／３．４５／２９とすることが
でき、また、必要に応じてその流量比やガスを変えるこ
とも可能である。
【００２４】次に、このようなリセスエッチングを行っ
た後、例えばＡｌの如きゲートメタル層８を基板全面に
蒸着する。リセスエッチングを行った凹部内にも、ゲー
トメタル層８が堆積し、極めて細い線幅でゲートメタル
層８はｎ−ＡｌＧａＡｓ層４の表面にショットキー接触
する。次いで、全面にレジスト層９を塗布し、このレジ
スト層９をゲート電極の配線パターンに加工し、そのパ
ターニングされたレジスト層９をマスクとしてゲートメ
タル層８を切断し、図４に示すように、Ｔ型形状のゲー
ト電極を形成する。以下、通常の工程に従ってＨＥＭＴ
が完成する。
た後、例えばＡｌの如きゲートメタル層８を基板全面に
蒸着する。リセスエッチングを行った凹部内にも、ゲー
トメタル層８が堆積し、極めて細い線幅でゲートメタル
層８はｎ−ＡｌＧａＡｓ層４の表面にショットキー接触
する。次いで、全面にレジスト層９を塗布し、このレジ
スト層９をゲート電極の配線パターンに加工し、そのパ
ターニングされたレジスト層９をマスクとしてゲートメ
タル層８を切断し、図４に示すように、Ｔ型形状のゲー
ト電極を形成する。以下、通常の工程に従ってＨＥＭＴ
が完成する。
【００２５】本実施例の電界効果型トランジスタの製造
方法では、上述のように、高選択比のドライエッチング
によって、ゲート電極の形成のためのリセスエッチング
が行われるため、その均一性や再現性が高くなり、プロ
セス上のばらつきが減少する。また、環境面からも脱フ
ロン対策として有効である。
方法では、上述のように、高選択比のドライエッチング
によって、ゲート電極の形成のためのリセスエッチング
が行われるため、その均一性や再現性が高くなり、プロ
セス上のばらつきが減少する。また、環境面からも脱フ
ロン対策として有効である。
【００２６】ここで、本実施例の製造方法により、製造
されたＨＥＭＴの特性の一例について説明すると、ゲー
ト長、ゲート幅として、それぞれ０．２８μｍ、２００
μｍの素子が形成されており、ドレイン電流Ｖdsが２Ｖ
の場合において、最大ｇｍ（相互コンダクタンス）が３
４５ｍｓ／ｍｍのものが得られている。
されたＨＥＭＴの特性の一例について説明すると、ゲー
ト長、ゲート幅として、それぞれ０．２８μｍ、２００
μｍの素子が形成されており、ドレイン電流Ｖdsが２Ｖ
の場合において、最大ｇｍ（相互コンダクタンス）が３
４５ｍｓ／ｍｍのものが得られている。
【００２７】〔第２の実施例〕本実施例は、ＭＥＳ−Ｆ
ＥＴの製造方法の例であり、本実施例を図５及び図６を
参照しながら説明する。
ＥＴの製造方法の例であり、本実施例を図５及び図６を
参照しながら説明する。
【００２８】まず、半絶縁性のＧａＡｓ基板１１上に、
活性層となるｎ−ＧａＡｓ層１２が形成される。このｎ
−ＧａＡｓ層１２上には、エッチングのストッパーとし
て機能するＡｌＧａＡｓ膜１３が形成される。このＡｌ
ＧａＡｓ膜１３の膜厚は、例えば数１０Å程度の極めて
薄い膜厚とされる。このＡｌＧａＡｓ膜１３はゲート形
成領域のみに形成しても良い。次いで、そのＡｌＧａＡ
ｓ膜１３上にｎ−ＧａＡｓ層１４が形成される。
活性層となるｎ−ＧａＡｓ層１２が形成される。このｎ
−ＧａＡｓ層１２上には、エッチングのストッパーとし
て機能するＡｌＧａＡｓ膜１３が形成される。このＡｌ
ＧａＡｓ膜１３の膜厚は、例えば数１０Å程度の極めて
薄い膜厚とされる。このＡｌＧａＡｓ膜１３はゲート形
成領域のみに形成しても良い。次いで、そのＡｌＧａＡ
ｓ膜１３上にｎ−ＧａＡｓ層１４が形成される。
【００２９】ｎ−ＧａＡｓ層１４上には、ゲート形成領
域を開口するためのマスク層１５が塗布され、このマス
ク層１５はゲート形成領域に対応した開口部１６を有す
るように加工される。
域を開口するためのマスク層１５が塗布され、このマス
ク層１５はゲート形成領域に対応した開口部１６を有す
るように加工される。
【００３０】次いで、図５に示すように、開口部１６を
有するマスク層１５をマスクとして、混合ガスによるド
ライエッチングを行う。その混合ガスは、第１の実施例
と同様に、例えばＣＦ4 ガス、ＳｉＣｌ4 ガス、Ｈｅガ
スの混合ガスとすることができ、そのＧａＡｓとＡｌＧ
ａＡｓの間の高い選択比から、徐々にｎ−ＧａＡｓ層１
４が削られるが、ＡｌＧａＡｓ膜１３の表面で確実にエ
ッチングが停止することになる。
有するマスク層１５をマスクとして、混合ガスによるド
ライエッチングを行う。その混合ガスは、第１の実施例
と同様に、例えばＣＦ4 ガス、ＳｉＣｌ4 ガス、Ｈｅガ
スの混合ガスとすることができ、そのＧａＡｓとＡｌＧ
ａＡｓの間の高い選択比から、徐々にｎ−ＧａＡｓ層１
４が削られるが、ＡｌＧａＡｓ膜１３の表面で確実にエ
ッチングが停止することになる。
【００３１】続いて、ゲートメタル層１７が蒸着され、
そのゲートメタル層１７がパターニングされて、また、
マスク層１５が除去される。また、極めて薄い膜厚から
なるＡｌＧａＡｓ膜１３も必要に応じて除去される。そ
の結果、図６に示すような、Ｔ型ゲート構造のＭＥＳ−
ＦＥＴが形成されることになる。
そのゲートメタル層１７がパターニングされて、また、
マスク層１５が除去される。また、極めて薄い膜厚から
なるＡｌＧａＡｓ膜１３も必要に応じて除去される。そ
の結果、図６に示すような、Ｔ型ゲート構造のＭＥＳ−
ＦＥＴが形成されることになる。
【００３２】〔第３の実施例〕本実施例はＨＥＭＴの図
７に示すゲート構造を得るための製造方法である。すな
わち、Ｃ及びＦを含むガス、Ｓｉ及びＣｌを含むガス及
び希ガスの混合ガスを用い、所要のＲＦパワー、圧力及
びガス流量により、ＡｌＧａＡｓ層２１上のＧａＡｓ層
２２を選択的に除去する。この時、シリコン酸化膜やシ
リコン窒化膜からなる誘電体膜２３及びレジスト層２４
がマスクとして用いられる。なお、この工程までは、第
１の実施例の図３の工程までと同一である。
７に示すゲート構造を得るための製造方法である。すな
わち、Ｃ及びＦを含むガス、Ｓｉ及びＣｌを含むガス及
び希ガスの混合ガスを用い、所要のＲＦパワー、圧力及
びガス流量により、ＡｌＧａＡｓ層２１上のＧａＡｓ層
２２を選択的に除去する。この時、シリコン酸化膜やシ
リコン窒化膜からなる誘電体膜２３及びレジスト層２４
がマスクとして用いられる。なお、この工程までは、第
１の実施例の図３の工程までと同一である。
【００３３】このエッチングの際には、前記混合ガスに
よる高い選択比を利用して、再現性が高く、均一性に優
れたエッチングが行われる。また、誘電体膜２３の下部
がアンダーカットされ、ゲート特性が向上する。
よる高い選択比を利用して、再現性が高く、均一性に優
れたエッチングが行われる。また、誘電体膜２３の下部
がアンダーカットされ、ゲート特性が向上する。
【００３４】次いで、全面に薄膜の金属膜からなるメッ
キ下地膜２５が蒸着等により形成される。このメッキ下
地膜２５は、例えばＡｕ，Ｔｉ／Ａｕ，Ｔｉ／Ｐｔ／Ａ
ｕ等の金属からなる。そのメッキ下地膜２５の形成後、
レジスト層２６を形成し、このレジスト層２６には、ゲ
ート形成部に開口部２７を設ける。そして、その開口部
２７が形成されたレジスト層２６をマスクとして、図７
に示すようにゲートメタル層２８を被着し、余分な部分
のゲートメタル層２８や余分なメッキ下地膜２５及びレ
ジスト層２６を除去して素子を完成する。
キ下地膜２５が蒸着等により形成される。このメッキ下
地膜２５は、例えばＡｕ，Ｔｉ／Ａｕ，Ｔｉ／Ｐｔ／Ａ
ｕ等の金属からなる。そのメッキ下地膜２５の形成後、
レジスト層２６を形成し、このレジスト層２６には、ゲ
ート形成部に開口部２７を設ける。そして、その開口部
２７が形成されたレジスト層２６をマスクとして、図７
に示すようにゲートメタル層２８を被着し、余分な部分
のゲートメタル層２８や余分なメッキ下地膜２５及びレ
ジスト層２６を除去して素子を完成する。
【００３５】なお、上記工程において、誘電体膜２３や
レジスト層２４は除去するようにしても良い。
レジスト層２４は除去するようにしても良い。
【００３６】〔第４の実施例〕本実施例は、リフトオフ
法に適用した例である。まず、ゲート形成部を窓とする
所要のマスク膜３３をマスクとして、Ｃ及びＦを含むガ
ス、Ｓｉ及びＣｌを含むガス及び希ガスの混合ガスを用
い、所要のＲＦパワー、圧力及びガス流量により、Ａｌ
ＧａＡｓ層３１上のＧａＡｓ層３２を選択的に除去す
る。
法に適用した例である。まず、ゲート形成部を窓とする
所要のマスク膜３３をマスクとして、Ｃ及びＦを含むガ
ス、Ｓｉ及びＣｌを含むガス及び希ガスの混合ガスを用
い、所要のＲＦパワー、圧力及びガス流量により、Ａｌ
ＧａＡｓ層３１上のＧａＡｓ層３２を選択的に除去す
る。
【００３７】このエッチングの際には、前述の実施例と
同様に、前記混合ガスによる高い選択比を利用して、再
現性が高く、均一性に優れたエッチングが行われる。ま
た、マスク膜３３の下部の一部がアンダーカットされ、
ゲート特性が向上する。
同様に、前記混合ガスによる高い選択比を利用して、再
現性が高く、均一性に優れたエッチングが行われる。ま
た、マスク膜３３の下部の一部がアンダーカットされ、
ゲート特性が向上する。
【００３８】次に、ゲート形成部に開口部３４を有する
レジスト層３５が形成される。この開口部３４のゲート
長方向の寸法は、マスク膜３３の窓よりも大きくて良
い。また、レジスト層３５の膜厚は段差で金属膜が段切
れするような厚みとされる。
レジスト層３５が形成される。この開口部３４のゲート
長方向の寸法は、マスク膜３３の窓よりも大きくて良
い。また、レジスト層３５の膜厚は段差で金属膜が段切
れするような厚みとされる。
【００３９】このような開口部３４を有するレジスト層
３５を形成した後、ゲートメタル層３６を全面に形成す
る。このゲートメタル層３６は、開口部３４の段差によ
って段切れが生じ、図８に示すように、開口部３４内に
は、パターン化されたゲートメタルが残されることにな
る。以下、レジスト層３５及びゲート電極部以外のゲー
トメタル層３６を除去して素子を完成する。
３５を形成した後、ゲートメタル層３６を全面に形成す
る。このゲートメタル層３６は、開口部３４の段差によ
って段切れが生じ、図８に示すように、開口部３４内に
は、パターン化されたゲートメタルが残されることにな
る。以下、レジスト層３５及びゲート電極部以外のゲー
トメタル層３６を除去して素子を完成する。
【００４０】なお、上述の各実施例に挙げた構造以外の
ゲート構造についても、本発明の電界効果型トランジス
タの製造方法が適用可能であることは勿論である。
ゲート構造についても、本発明の電界効果型トランジス
タの製造方法が適用可能であることは勿論である。
【００４１】
【発明の効果】本発明の電界効果型トランジスタの製造
方法は、上述のような、炭素とフッ素を構成元素とする
ガス、珪素と塩素を構成元素とするガス及び希ガスの混
合ガスによって、ＧａＡｓ／ＡｌＧａＡｓ系のエッチン
グを高選択比を以て行うことができ、ゲート電極形成時
のリセスエッチング等に用いることで、均一且つ再現性
に優れたトランジスタの製造が可能となる。
方法は、上述のような、炭素とフッ素を構成元素とする
ガス、珪素と塩素を構成元素とするガス及び希ガスの混
合ガスによって、ＧａＡｓ／ＡｌＧａＡｓ系のエッチン
グを高選択比を以て行うことができ、ゲート電極形成時
のリセスエッチング等に用いることで、均一且つ再現性
に優れたトランジスタの製造が可能となる。
【００４２】また、その反応メカニズムから、本発明で
は、オゾン層の破壊につながるようなガスを用いずに済
む。従って、環境の保全に大幅に寄与することになる。
は、オゾン層の破壊につながるようなガスを用いずに済
む。従って、環境の保全に大幅に寄与することになる。
【図１】本発明の電界効果型トランジスタの製造方法に
用いられる混合ガスの一例について行った実験結果を示
すものであって、ＧａＡｓ層とＡｌＧａＡｓ層の選択比
をエッチング深さとガス圧の関係で示す特性図である。
用いられる混合ガスの一例について行った実験結果を示
すものであって、ＧａＡｓ層とＡｌＧａＡｓ層の選択比
をエッチング深さとガス圧の関係で示す特性図である。
【図２】本発明の第１の実施例の電界効果型トランジス
タの製造方法におけるｎ−ＧａＡｓ層の形成工程までの
工程断面図である。
タの製造方法におけるｎ−ＧａＡｓ層の形成工程までの
工程断面図である。
【図３】本発明の第１の実施例の電界効果型トランジス
タの製造方法におけるレジスト層の形成工程までの工程
断面図である。
タの製造方法におけるレジスト層の形成工程までの工程
断面図である。
【図４】本発明の第１の実施例の電界効果型トランジス
タの製造方法におけるゲートメタルの加工工程までの工
程断面図である。
タの製造方法におけるゲートメタルの加工工程までの工
程断面図である。
【図５】本発明の第２の実施例の電界効果型トランジス
タの製造方法におけるレジスト層の開口部の形成工程ま
での工程断面図である。
タの製造方法におけるレジスト層の開口部の形成工程ま
での工程断面図である。
【図６】本発明の第２の実施例の電界効果型トランジス
タの製造方法におけるゲートメタルの加工工程までの工
程断面図である。
タの製造方法におけるゲートメタルの加工工程までの工
程断面図である。
【図７】本発明の第３の実施例の電界効果型トランジス
タの製造方法におけるゲートメタルの加工工程までの工
程断面図である。
タの製造方法におけるゲートメタルの加工工程までの工
程断面図である。
【図８】本発明の第４の実施例の電界効果型トランジス
タの製造方法におけるゲートメタルの加工工程までの工
程断面図である。
タの製造方法におけるゲートメタルの加工工程までの工
程断面図である。
１，１１…ＧａＡｓ基板 ２…ｉ−ＧａＡｓ層 ３…ｉ−ＡｌＧａＡｓ層 ４…ｎ−ＡｌＧａＡｓ層 ５，１２，１４…ｎ−ＧａＡｓ層 ６…誘電体膜 ７，９，１５，２４，３５…レジスト層 ８，１７…ゲートメタル層 １３…ＡｌＧａＡｓ膜
Claims (1)
- 【請求項１】 チャネル層上にＡｌＧａＡｓ層及びＧａ
Ａｓ層を積層し、炭素とフッ素を構成元素として含むガ
スと、珪素と塩素を構成元素として含むガスと、希ガス
とを含んだ混合ガスを用いてＡｌＧａＡｓ層上のＧａＡ
ｓ層を選択的にエッチングし、そのエッチングされた領
域にゲート電極を形成することを特徴とする電界効果型
トランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3268536A JPH0582560A (ja) | 1991-09-20 | 1991-09-20 | 電界効果型トランジスタの製造方法 |
| EP92116042A EP0533203A3 (en) | 1991-09-20 | 1992-09-18 | Method for selectively etching a iii-v semiconductor, in the production of a field effect transistor |
| US08/136,597 US5389574A (en) | 1991-09-20 | 1993-10-14 | Selective etching method for III-V group semiconductor material using a mixed etching gas and a stop-etching gas |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3268536A JPH0582560A (ja) | 1991-09-20 | 1991-09-20 | 電界効果型トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582560A true JPH0582560A (ja) | 1993-04-02 |
Family
ID=17459888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3268536A Pending JPH0582560A (ja) | 1991-09-20 | 1991-09-20 | 電界効果型トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5389574A (ja) |
| EP (1) | EP0533203A3 (ja) |
| JP (1) | JPH0582560A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774341A (ja) * | 1993-08-31 | 1995-03-17 | Sony Corp | 光電子集積回路装置の製造方法 |
| JPH08316217A (ja) * | 1995-05-18 | 1996-11-29 | Nec Corp | 選択ドライエッチング方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5380398A (en) * | 1992-11-25 | 1995-01-10 | At&T Bell Laboratories | Method for selectively etching AlGaAs |
| JP3631506B2 (ja) * | 1994-02-18 | 2005-03-23 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| EP0696053A1 (fr) * | 1994-06-29 | 1996-02-07 | Laboratoires D'electronique Philips | Procédé de réalisation d'un transistor à effet de champ à canal creusé |
| JPH0822998A (ja) * | 1994-07-06 | 1996-01-23 | Mitsubishi Electric Corp | 半導体装置、及びその製造方法 |
| US5719088A (en) * | 1995-11-13 | 1998-02-17 | Motorola, Inc. | Method of fabricating semiconductor devices with a passivated surface |
| JP3109590B2 (ja) * | 1998-05-15 | 2000-11-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6060402A (en) * | 1998-07-23 | 2000-05-09 | The Whitaker Corporation | Process for selective recess etching of epitaxial field effect transistors with a novel etch-stop layer |
| US6087207A (en) * | 1998-09-29 | 2000-07-11 | Raytheon Company | Method of making pseudomorphic high electron mobility transistors |
| US20070018199A1 (en) * | 2005-07-20 | 2007-01-25 | Cree, Inc. | Nitride-based transistors and fabrication methods with an etch stop layer |
| US8502272B2 (en) | 2007-05-16 | 2013-08-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Metal-oxide-semiconductor high electron mobility transistors and methods of fabrication |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2598256B1 (fr) * | 1986-04-30 | 1988-07-08 | Thomson Csf | Procede de gravure seche selective de couches de materiaux semi-conducteurs iii-v, et transistor obtenu par ce procede. |
| US4734152A (en) * | 1986-12-22 | 1988-03-29 | Massachusetts Institute Of Technology | Dry etching patterning of electrical and optical materials |
| JPS63276267A (ja) * | 1987-05-08 | 1988-11-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4830705A (en) * | 1987-07-16 | 1989-05-16 | Texas Instruments Incorporated | Method for etch of GaAs |
| JPS6432627A (en) * | 1987-07-29 | 1989-02-02 | Hitachi Ltd | Low-temperature dry etching method |
| EP0348944B1 (en) * | 1988-06-28 | 1997-10-22 | Nec Corporation | Semiconductor device having compound semiconductor fet of E/D structure with high noise margin |
| FR2652200A1 (fr) * | 1989-09-21 | 1991-03-22 | Philips Lab Electronique | Procede de realisation d'un circuit semiconducteur integre incluant un transistor bipolaire a heterojonction et/ou des resistances enterrees. |
| JPH04105319A (ja) * | 1990-08-24 | 1992-04-07 | Sony Corp | 選択エッチング方法 |
-
1991
- 1991-09-20 JP JP3268536A patent/JPH0582560A/ja active Pending
-
1992
- 1992-09-18 EP EP92116042A patent/EP0533203A3/en not_active Withdrawn
-
1993
- 1993-10-14 US US08/136,597 patent/US5389574A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774341A (ja) * | 1993-08-31 | 1995-03-17 | Sony Corp | 光電子集積回路装置の製造方法 |
| JPH08316217A (ja) * | 1995-05-18 | 1996-11-29 | Nec Corp | 選択ドライエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5389574A (en) | 1995-02-14 |
| EP0533203A3 (en) | 1995-08-16 |
| EP0533203A2 (en) | 1993-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0582560A (ja) | 電界効果型トランジスタの製造方法 | |
| JP4874461B2 (ja) | シュードモルフィック高電子移動度トランジスター | |
| US6720200B2 (en) | Field effect transistor and fabrication process thereof | |
| US6294446B1 (en) | Methods of manufacturing a high electron mobility transistor with a T-shaped gate electrode | |
| EP0374036B1 (en) | Method of fabricating a semiconductor device using U.V. assisted selective multilayer etching | |
| JPH08195405A (ja) | 半導体装置の製造方法および高周波半導体装置の製造方法 | |
| JP3109590B2 (ja) | 半導体装置の製造方法 | |
| JPH06333883A (ja) | 化合物半導体の選択ドライエッチング方法，および半導体装置の製造方法 | |
| JPH0945894A (ja) | 電界効果トランジスタの製造方法 | |
| JP3036452B2 (ja) | 半導体装置の製造方法 | |
| JPH04105319A (ja) | 選択エッチング方法 | |
| JPH04252031A (ja) | 絶縁膜とその形成方法と絶縁膜パターン形成方法及び半導体装置の製造方法 | |
| Lee et al. | Device characteristics of AlGaAs/InGaAs HEMTs fabricated by inductively coupled plasma etching | |
| JP2914429B2 (ja) | 半導体集積回路の製造方法 | |
| JPH10335638A (ja) | 高電子移動度トランジスタおよびその製造方法 | |
| JPH06333955A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US5380398A (en) | Method for selectively etching AlGaAs | |
| JP3225902B2 (ja) | 半導体装置の製造方法 | |
| JP3420617B2 (ja) | エッチング方法及び半導体装置の製造方法 | |
| JPH065635A (ja) | ２次元電子ガス半導体装置の製造方法 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JPH0645293A (ja) | ゲート電極の形成方法 | |
| KR20030065787A (ko) | 티(ｔ)형 게이트 형성 방법 | |
| JPH07176521A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPH11162945A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000704 |