JPH0774341A - 光電子集積回路装置の製造方法 - Google Patents
光電子集積回路装置の製造方法Info
- Publication number
- JPH0774341A JPH0774341A JP5238895A JP23889593A JPH0774341A JP H0774341 A JPH0774341 A JP H0774341A JP 5238895 A JP5238895 A JP 5238895A JP 23889593 A JP23889593 A JP 23889593A JP H0774341 A JPH0774341 A JP H0774341A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- etching
- integrated circuit
- optoelectronic integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 高速動作が可能で信頼性も高い光電子集積回
路装置を容易にしかも高い生産性で製造する。 【構成】 ＧａＡｓ基板１上にエッチングストッパー膜
２を介してｐ型コンタクト層３、ｐ型クラッド層４、活
性層５、ｎ型クラッド層６およびｎ型コンタクト層７を
順次形成し、ｎ型コンタクト層７上にｎ側電極８および
バリアメタル膜９を形成した後、各レーザーダイオード
間の部分の層を無選択エッチングにより除去してＧａＡ
ｓ基板１に達する素子分離溝１０を形成する。次に、電
子回路部１２およびバンプメッキ電極１３が形成された
Ｓｉ基板１１上にＧａＡｓ基板１をフリップチップ実装
した後、ＧａＡｓ基板１をその裏面側からエッチングス
トッパー膜２を用いて選択エッチングすることにより除
去し、各レーザーダイオードを分離する。
路装置を容易にしかも高い生産性で製造する。 【構成】 ＧａＡｓ基板１上にエッチングストッパー膜
２を介してｐ型コンタクト層３、ｐ型クラッド層４、活
性層５、ｎ型クラッド層６およびｎ型コンタクト層７を
順次形成し、ｎ型コンタクト層７上にｎ側電極８および
バリアメタル膜９を形成した後、各レーザーダイオード
間の部分の層を無選択エッチングにより除去してＧａＡ
ｓ基板１に達する素子分離溝１０を形成する。次に、電
子回路部１２およびバンプメッキ電極１３が形成された
Ｓｉ基板１１上にＧａＡｓ基板１をフリップチップ実装
した後、ＧａＡｓ基板１をその裏面側からエッチングス
トッパー膜２を用いて選択エッチングすることにより除
去し、各レーザーダイオードを分離する。
Description
【０００１】
【産業上の利用分野】この発明は、光電子集積回路装置
の製造方法に関し、特に、光通信、光伝送、光情報処
理、画像表示装置などに利用される発光素子や受光素子
のアレーを電子回路とともに同一基板上に集積化した光
電子集積回路装置の製造に適用して好適なものである。
の製造方法に関し、特に、光通信、光伝送、光情報処
理、画像表示装置などに利用される発光素子や受光素子
のアレーを電子回路とともに同一基板上に集積化した光
電子集積回路装置の製造に適用して好適なものである。
【０００２】
【従来の技術】近年、超高速、大容量のデータ転送が必
要な分野で光信号伝送技術の応用が進んできている。例
えば、幹線系や加入者系の光通信、光ＬＡＮ（ローカル
エリアネットワーク）などがこれに相当する。
要な分野で光信号伝送技術の応用が進んできている。例
えば、幹線系や加入者系の光通信、光ＬＡＮ（ローカル
エリアネットワーク）などがこれに相当する。
【０００３】一方、画像処理や伝送を行う情報処理機器
のように膨大な量の信号を扱う機器では、システムの内
部にまで光信号伝送または光信号処理技術が必要とされ
始めている。このような観点から、現在、非常に高帯域
での動作を目指した光電子集積回路（ＯＥＩＣ）の開発
や、光の並列性を生かし、処理能力の大幅な向上を目指
した光電子集積回路の研究が盛んに行われている。
のように膨大な量の信号を扱う機器では、システムの内
部にまで光信号伝送または光信号処理技術が必要とされ
始めている。このような観点から、現在、非常に高帯域
での動作を目指した光電子集積回路（ＯＥＩＣ）の開発
や、光の並列性を生かし、処理能力の大幅な向上を目指
した光電子集積回路の研究が盛んに行われている。
【０００４】この光電子集積回路は、現在素子の微細
化、高集積化が非常に進んでいるＳｉＩＣと同様にＳｉ
基板を用いて実現することができれば望ましいが、Ｓｉ
は、そのエネルギーバンド構造が間接遷移型であること
により発光素子を形成することが困難であるため、Ｓｉ
基板上に光電子集積回路をモノリシックに実現すること
は困難である。そこで、従来の光電子集積回路において
は、発光素子や受光素子のアレーを電子回路とともに同
一基板上に混成（ハイブリッド）集積化し、発光素子や
受光素子の電極と電子回路の電極とをワイヤボンディン
グにより接続するのが一般的である。このようなハイブ
リッド光電子集積回路の一例（ハイブリッド構成の４並
列光送信ＩＣ）を図１８に示す。図１８において、符号
１０１はアルミナ基板、１０２はレーザーダイオードチ
ップ、１０３は電極、１０４、１０５はそれぞれ電子回
路が形成されたＳｉチップ、１０６、１０７はボンディ
ングパッド、１０８はワイヤ、１０９は電極、１１０は
先球ファイバー、１１１はファイバーガイドを示す。
化、高集積化が非常に進んでいるＳｉＩＣと同様にＳｉ
基板を用いて実現することができれば望ましいが、Ｓｉ
は、そのエネルギーバンド構造が間接遷移型であること
により発光素子を形成することが困難であるため、Ｓｉ
基板上に光電子集積回路をモノリシックに実現すること
は困難である。そこで、従来の光電子集積回路において
は、発光素子や受光素子のアレーを電子回路とともに同
一基板上に混成（ハイブリッド）集積化し、発光素子や
受光素子の電極と電子回路の電極とをワイヤボンディン
グにより接続するのが一般的である。このようなハイブ
リッド光電子集積回路の一例（ハイブリッド構成の４並
列光送信ＩＣ）を図１８に示す。図１８において、符号
１０１はアルミナ基板、１０２はレーザーダイオードチ
ップ、１０３は電極、１０４、１０５はそれぞれ電子回
路が形成されたＳｉチップ、１０６、１０７はボンディ
ングパッド、１０８はワイヤ、１０９は電極、１１０は
先球ファイバー、１１１はファイバーガイドを示す。
【０００５】上述のワイヤボンディングを基本とするハ
イブリッド集積化技術は、特に、集積化する光素子が発
光素子の場合、ＳｉＩＣだけでなく、ＧａＡｓＩＣとの
集積化においてもしばしば用いられる。これは、レーザ
ーダイオードなどの発光素子は素子構造的に電子素子と
同一平面上でその形成や配線を行うことが極めて困難で
あること、少数の素子を集積化する場合や高速動作が必
要とされない場合はワイヤボンディングを基本とするハ
イブリッド集積化技術で十分であることなどに起因す
る。
イブリッド集積化技術は、特に、集積化する光素子が発
光素子の場合、ＳｉＩＣだけでなく、ＧａＡｓＩＣとの
集積化においてもしばしば用いられる。これは、レーザ
ーダイオードなどの発光素子は素子構造的に電子素子と
同一平面上でその形成や配線を行うことが極めて困難で
あること、少数の素子を集積化する場合や高速動作が必
要とされない場合はワイヤボンディングを基本とするハ
イブリッド集積化技術で十分であることなどに起因す
る。
【０００６】一方、上述の従来のハイブリッド光電子集
積回路とは別に、発光素子をＳｉ基板上に直接形成する
ことを目指した光電子集積回路の研究開発が行われてい
る。例えば、Ｓｉ基板上へのＧａＡｓやＩｎＰなどのヘ
テロエピタキシー技術の研究開発がそれにあたる（例え
ば、応用物理、第６１巻、第２号（１９９２）第１２６
頁）。しかし、このような格子定数の大きく異なる基板
上へのＧａＡｓやＩｎＰなどのヘテロエピタキシーで
は、基板とエピタキシャル層との界面に発生する転位な
どの影響により、十分に良好な結晶性を有する結晶が得
られていないのが現状である。すなわち、例えば、Ｓｉ
基板上へのＧａＡｓのヘテロエピタキシーでは、成長さ
れるＧａＡｓエピタキシャル層の転位密度≧１×１０6
ｃｍ-2であるが、この値は例えばＧａＡｓ基板の転位密
度と比較して１０2 〜１０3 ｃｍ-2以上大きく、信頼性
上問題である。
積回路とは別に、発光素子をＳｉ基板上に直接形成する
ことを目指した光電子集積回路の研究開発が行われてい
る。例えば、Ｓｉ基板上へのＧａＡｓやＩｎＰなどのヘ
テロエピタキシー技術の研究開発がそれにあたる（例え
ば、応用物理、第６１巻、第２号（１９９２）第１２６
頁）。しかし、このような格子定数の大きく異なる基板
上へのＧａＡｓやＩｎＰなどのヘテロエピタキシーで
は、基板とエピタキシャル層との界面に発生する転位な
どの影響により、十分に良好な結晶性を有する結晶が得
られていないのが現状である。すなわち、例えば、Ｓｉ
基板上へのＧａＡｓのヘテロエピタキシーでは、成長さ
れるＧａＡｓエピタキシャル層の転位密度≧１×１０6
ｃｍ-2であるが、この値は例えばＧａＡｓ基板の転位密
度と比較して１０2 〜１０3 ｃｍ-2以上大きく、信頼性
上問題である。
【０００７】また、電子素子や発光素子（レーザーダイ
オードまたは発光ダイオード）を別の基板（ＧａＡｓ基
板）上に形成しておき、弗酸系（ＨＦまたはＨＦ＋ＮＨ
4 ＯＨ）エッチング液に可溶なＡｌx Ｇａ1-x Ａｓから
成るバッファ層を用いてこの基板をエッチング除去した
後、これらの電子素子や発光素子をＳｉ基板上に実装す
る方法（Appl. Phys. Lett. 51(26),2222(1987))や、Ｓ
ｉ基板上にＡｌ組成比ｘの大きいＡｌx Ｇａ1-x Ａｓ層
を格子歪み緩和層として形成し、その上に発光素子構造
を順次形成した後、上述と同様な弗酸系エッチング液を
用いてＡｌx Ｇａ1-x Ａｓ層から成る格子歪み緩和層を
部分的に除去することにより信頼性を高める方法（IEDM
91,p.962)が提案されている。
オードまたは発光ダイオード）を別の基板（ＧａＡｓ基
板）上に形成しておき、弗酸系（ＨＦまたはＨＦ＋ＮＨ
4 ＯＨ）エッチング液に可溶なＡｌx Ｇａ1-x Ａｓから
成るバッファ層を用いてこの基板をエッチング除去した
後、これらの電子素子や発光素子をＳｉ基板上に実装す
る方法（Appl. Phys. Lett. 51(26),2222(1987))や、Ｓ
ｉ基板上にＡｌ組成比ｘの大きいＡｌx Ｇａ1-x Ａｓ層
を格子歪み緩和層として形成し、その上に発光素子構造
を順次形成した後、上述と同様な弗酸系エッチング液を
用いてＡｌx Ｇａ1-x Ａｓ層から成る格子歪み緩和層を
部分的に除去することにより信頼性を高める方法（IEDM
91,p.962)が提案されている。
【０００８】
【発明が解決しようとする課題】上述のワイヤボンディ
ングを基本とするハイブリッド集積化技術では、多数の
列状または面状に配置された素子の形成を行う場合、多
大な労力を必要とするばかりでなく、非常に微細化され
た素子のアレーを正確に形成することはほぼ不可能であ
る。また、ワイヤが有する寄生インダクタンスやパッド
が有する寄生容量は、光電子集積回路の高速動作（≧Ｇ
Ｈｚ）性能を著しく阻害する。
ングを基本とするハイブリッド集積化技術では、多数の
列状または面状に配置された素子の形成を行う場合、多
大な労力を必要とするばかりでなく、非常に微細化され
た素子のアレーを正確に形成することはほぼ不可能であ
る。また、ワイヤが有する寄生インダクタンスやパッド
が有する寄生容量は、光電子集積回路の高速動作（≧Ｇ
Ｈｚ）性能を著しく阻害する。
【０００９】一方、上述のヘテロエピタキシー法による
Ｓｉ基板上への発光素子などのモノリシック形成では、
特に、発光素子の発熱作用が大きい場合、転位の増殖に
よる通電劣化が信頼性上問題である。
Ｓｉ基板上への発光素子などのモノリシック形成では、
特に、発光素子の発熱作用が大きい場合、転位の増殖に
よる通電劣化が信頼性上問題である。
【００１０】さらに、弗酸系エッチング液を用いてＧａ
Ａｓ基板をエッチング除去する上述の従来の方法では、
この弗酸系エッチング液が、ＳｉＩＣやＧａＡｓＩＣな
どでパッシベーション膜として多く用いられているＳｉ
Ｏ2 膜やＳｉ3 Ｎ4 膜、さらにはＳｉ基板自体をも侵し
てしまうことから、Ｓｉ基板上への発光素子などのモノ
リシック形成はかなりの困難を伴う。特に、弗酸系エッ
チング液中で先にＧａＡｓ基板を除去し、これにより得
られる電子素子や発光素子を別のＳｉ基板上に一つずつ
精密に位置合わせを行って実装することは、多数の発光
素子のアレーなどを形成する場合には、極めて困難でか
つ量産性に乏しい。
Ａｓ基板をエッチング除去する上述の従来の方法では、
この弗酸系エッチング液が、ＳｉＩＣやＧａＡｓＩＣな
どでパッシベーション膜として多く用いられているＳｉ
Ｏ2 膜やＳｉ3 Ｎ4 膜、さらにはＳｉ基板自体をも侵し
てしまうことから、Ｓｉ基板上への発光素子などのモノ
リシック形成はかなりの困難を伴う。特に、弗酸系エッ
チング液中で先にＧａＡｓ基板を除去し、これにより得
られる電子素子や発光素子を別のＳｉ基板上に一つずつ
精密に位置合わせを行って実装することは、多数の発光
素子のアレーなどを形成する場合には、極めて困難でか
つ量産性に乏しい。
【００１１】従って、この発明の目的は、高速動作が可
能で信頼性も高い光電子集積回路装置を容易にしかも高
い生産性で製造することができる光電子集積回路装置の
製造方法を提供することにある。
能で信頼性も高い光電子集積回路装置を容易にしかも高
い生産性で製造することができる光電子集積回路装置の
製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、この発明による光電子集積回路装置の製造方法は、
第１の基板（１）の一方の主面上にエッチングストッパ
ー膜（２）を介して複数の光素子を形成する層（３、
４、５、６、７）を形成する工程と、電子回路（１２）
が形成された第２の基板（１１）の一方の主面上に第１
の基板（１）の一方の主面側を複数の光素子と電子回路
（１２）とが所定の配置で接続されるように接着する工
程と、エッチングストッパー膜（２）を用いて第１の基
板（１）をその他方の主面側からエッチングすることに
より第１の基板（１）を除去する工程とを有する。
め、この発明による光電子集積回路装置の製造方法は、
第１の基板（１）の一方の主面上にエッチングストッパ
ー膜（２）を介して複数の光素子を形成する層（３、
４、５、６、７）を形成する工程と、電子回路（１２）
が形成された第２の基板（１１）の一方の主面上に第１
の基板（１）の一方の主面側を複数の光素子と電子回路
（１２）とが所定の配置で接続されるように接着する工
程と、エッチングストッパー膜（２）を用いて第１の基
板（１）をその他方の主面側からエッチングすることに
より第１の基板（１）を除去する工程とを有する。
【００１３】この発明による光電子集積回路装置の製造
方法の一実施形態において、光電子集積回路装置の製造
方法は、層（３、４、５、６、７）を形成した後に、複
数の光素子の間の部分の層（３、４、５、６、７）、エ
ッチングストッパー膜（２）および第１の基板（１）の
途中の深さまでを順次選択的にエッチングすることによ
り素子分離溝（１０）を形成する工程をさらに有する。
方法の一実施形態において、光電子集積回路装置の製造
方法は、層（３、４、５、６、７）を形成した後に、複
数の光素子の間の部分の層（３、４、５、６、７）、エ
ッチングストッパー膜（２）および第１の基板（１）の
途中の深さまでを順次選択的にエッチングすることによ
り素子分離溝（１０）を形成する工程をさらに有する。
【００１４】この発明による光電子集積回路装置の製造
方法の他の実施形態において、光電子集積回路装置の製
造方法は、第１の基板（１）を除去した後に、エッチン
グストッパー膜（２）および層（３、４、５、６、７）
を順次選択的にエッチングすることにより素子分離溝
（１０）を形成する工程をさらに有する。
方法の他の実施形態において、光電子集積回路装置の製
造方法は、第１の基板（１）を除去した後に、エッチン
グストッパー膜（２）および層（３、４、５、６、７）
を順次選択的にエッチングすることにより素子分離溝
（１０）を形成する工程をさらに有する。
【００１５】この発明による光電子集積回路装置の製造
方法において、光素子は発光素子および／または受光素
子である。具体的には、発光素子はレーザーダイオード
や発光ダイオードであり、受光素子はＭＳＭ（金属−半
導体−金属）フォトダイオード、アバランシェフォトダ
イオード、ｐｉｎフォトダイオードなどである。
方法において、光素子は発光素子および／または受光素
子である。具体的には、発光素子はレーザーダイオード
や発光ダイオードであり、受光素子はＭＳＭ（金属−半
導体−金属）フォトダイオード、アバランシェフォトダ
イオード、ｐｉｎフォトダイオードなどである。
【００１６】この発明による光電子集積回路装置の製造
方法の好適な一実施形態において、第１の基板はＧａＡ
ｓ基板であり、第２の基板はＳｉ基板である。
方法の好適な一実施形態において、第１の基板はＧａＡ
ｓ基板であり、第２の基板はＳｉ基板である。
【００１７】
【作用】上述のように構成されたこの発明による光電子
集積回路装置の製造方法によれば、例えば、複数の光素
子を形成する層を形成した後にこれらの光素子の間の部
分の層、エッチングストッパー膜および第１の基板の途
中の深さまでを順次選択的にエッチングすることにより
素子分離溝を形成しておき、次に第１の基板の一方の主
面上の複数の光素子と第２の基板の一方の主面上の電子
回路とを位置合わせした上で第１の基板の一方の主面側
を第２の基板の一方の主面上に接着し、その後に第１の
基板をその裏面側からエッチングして除去することによ
り、複数の光素子を、各光素子間の位置関係が互いにず
れることなく、第２の基板上の所望の位置に正確にしか
も一括して実装することができる。また、複数の光素子
と電子回路とをワイヤボンディングを用いることなく接
続することができるので、ワイヤが有する寄生インダク
タンスやボンディングパッドが有する寄生容量などによ
る高速動作性能の劣化を防止することができる。さら
に、複数の光素子が形成される第１の基板は最終的に除
去されるので、例えば光素子が発光素子である場合、発
光部から極近接した位置に放熱作用を兼ね備えた電極を
形成することが可能となり、従って熱抵抗を十分に低減
することができる。また、光素子アレーの各光素子は最
終的には分離されて微小な大きさになることから、光素
子を形成する層と第２の基板との熱膨張係数の差に基づ
く応力を十分解放することができ、従って光電子集積回
路装置の信頼性を十分に確保することができる。
集積回路装置の製造方法によれば、例えば、複数の光素
子を形成する層を形成した後にこれらの光素子の間の部
分の層、エッチングストッパー膜および第１の基板の途
中の深さまでを順次選択的にエッチングすることにより
素子分離溝を形成しておき、次に第１の基板の一方の主
面上の複数の光素子と第２の基板の一方の主面上の電子
回路とを位置合わせした上で第１の基板の一方の主面側
を第２の基板の一方の主面上に接着し、その後に第１の
基板をその裏面側からエッチングして除去することによ
り、複数の光素子を、各光素子間の位置関係が互いにず
れることなく、第２の基板上の所望の位置に正確にしか
も一括して実装することができる。また、複数の光素子
と電子回路とをワイヤボンディングを用いることなく接
続することができるので、ワイヤが有する寄生インダク
タンスやボンディングパッドが有する寄生容量などによ
る高速動作性能の劣化を防止することができる。さら
に、複数の光素子が形成される第１の基板は最終的に除
去されるので、例えば光素子が発光素子である場合、発
光部から極近接した位置に放熱作用を兼ね備えた電極を
形成することが可能となり、従って熱抵抗を十分に低減
することができる。また、光素子アレーの各光素子は最
終的には分離されて微小な大きさになることから、光素
子を形成する層と第２の基板との熱膨張係数の差に基づ
く応力を十分解放することができ、従って光電子集積回
路装置の信頼性を十分に確保することができる。
【００１８】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。図１〜図７
はこの発明の第１実施例による光電子集積回路装置の製
造方法を工程順に示す。
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。図１〜図７
はこの発明の第１実施例による光電子集積回路装置の製
造方法を工程順に示す。
【００１９】この第１実施例においては、まず、図１に
示すように、ＧａＡｓ基板１上に、例えば有機金属化学
気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢ
Ｅ）法などの結晶成長法により、後に行われるＧａＡｓ
基板１のエッチングの際に用いられるエッチングストッ
パー膜２をまずエピタキシャル成長させた後、このエッ
チングストッパー膜２上に、レーザーダイオードを形成
する層であるｐ型コンタクト層３、ｐ型クラッド層４、
活性層５、ｎ型クラッド層６およびｎ型コンタクト層７
を順次エピタキシャル成長させる。
示すように、ＧａＡｓ基板１上に、例えば有機金属化学
気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢ
Ｅ）法などの結晶成長法により、後に行われるＧａＡｓ
基板１のエッチングの際に用いられるエッチングストッ
パー膜２をまずエピタキシャル成長させた後、このエッ
チングストッパー膜２上に、レーザーダイオードを形成
する層であるｐ型コンタクト層３、ｐ型クラッド層４、
活性層５、ｎ型クラッド層６およびｎ型コンタクト層７
を順次エピタキシャル成長させる。
【００２０】ここで、ＧａＡｓ基板１は最終的には完全
に除去されるので、このＧａＡｓ基板１はその上にエピ
タキシャル成長を行うことができるものであれば面方位
に制約がないことは勿論、導電型にも制約はなく、半絶
縁性、ｎ型およびｐ型のいずれのものであってもよい。
また、エッチングストッパー膜２としては、例えば厚さ
が０．３μｍのＡｌ0.3 Ｇａ0.7 Ａｓ層が用いられる。
ｐ型コンタクト層３としては、例えば厚さが０．２μｍ
のｐ型ＧａＡｓ層が用いられる。ｐ型クラッド層４とし
ては、例えば厚さが１μｍのＡｌ0.4 Ｇａ0.6 Ａｓ層が
用いられる。活性層５としては、例えばＧａＡｓ／Ａｌ
ＧａＡｓ多重量子井戸（ＭＱＷ）構造の層が用いられ
る。ｎ型クラッド層６としては、例えば厚さが１μｍの
Ａｌ0.4 Ｇａ0.6 Ａｓ層が用いられる。ｎ型コンタクト
層７としては、例えば厚さが０．２μｍのｎ型ＧａＡｓ
層が用いられる。なお、上述の各層の結晶性を改善する
ために、あらかじめＧａＡｓ基板１上にバッファ層を形
成した後に上述の各層のエピタキシャル成長を行うよう
にしてもよい。
に除去されるので、このＧａＡｓ基板１はその上にエピ
タキシャル成長を行うことができるものであれば面方位
に制約がないことは勿論、導電型にも制約はなく、半絶
縁性、ｎ型およびｐ型のいずれのものであってもよい。
また、エッチングストッパー膜２としては、例えば厚さ
が０．３μｍのＡｌ0.3 Ｇａ0.7 Ａｓ層が用いられる。
ｐ型コンタクト層３としては、例えば厚さが０．２μｍ
のｐ型ＧａＡｓ層が用いられる。ｐ型クラッド層４とし
ては、例えば厚さが１μｍのＡｌ0.4 Ｇａ0.6 Ａｓ層が
用いられる。活性層５としては、例えばＧａＡｓ／Ａｌ
ＧａＡｓ多重量子井戸（ＭＱＷ）構造の層が用いられ
る。ｎ型クラッド層６としては、例えば厚さが１μｍの
Ａｌ0.4 Ｇａ0.6 Ａｓ層が用いられる。ｎ型コンタクト
層７としては、例えば厚さが０．２μｍのｎ型ＧａＡｓ
層が用いられる。なお、上述の各層の結晶性を改善する
ために、あらかじめＧａＡｓ基板１上にバッファ層を形
成した後に上述の各層のエピタキシャル成長を行うよう
にしてもよい。
【００２１】次に、ｎ型コンタクト層７上に形成すべき
ｎ側電極に対応した形状のレジストパターン（図示せ
ず）を形成し、さらに全面に例えばＡｕＧｅ／Ｎｉ膜を
例えば真空蒸着法により形成した後、レジストパターン
をその上のＡｕＧｅ／Ｎｉ膜とともに除去（リフトオ
フ）する。これによって、図２に示すように、ＡｕＧｅ
／Ｎｉ膜から成るｎ側電極８が各レーザーダイオード毎
に形成される。次に、ｎ側電極８のアロイ工程を経た
後、ｎ型コンタクト層７およびｎ側電極８上に再度所定
形状のレジストパターンを形成し、さらに全面に例えば
Ｔｉ／Ｐｔ／Ａｕ膜やＴｉ／Ｍｏ／Ａｕ膜のようなバリ
アメタル膜を形成した後、レジストパターンをその上の
バリアメタル膜とともに除去する。これによって、ｎ側
電極８上にバリアメタル膜９が形成される。この後、こ
のバリアメタル膜９上にハンダ材（図示せず）を形成す
る。
ｎ側電極に対応した形状のレジストパターン（図示せ
ず）を形成し、さらに全面に例えばＡｕＧｅ／Ｎｉ膜を
例えば真空蒸着法により形成した後、レジストパターン
をその上のＡｕＧｅ／Ｎｉ膜とともに除去（リフトオ
フ）する。これによって、図２に示すように、ＡｕＧｅ
／Ｎｉ膜から成るｎ側電極８が各レーザーダイオード毎
に形成される。次に、ｎ側電極８のアロイ工程を経た
後、ｎ型コンタクト層７およびｎ側電極８上に再度所定
形状のレジストパターンを形成し、さらに全面に例えば
Ｔｉ／Ｐｔ／Ａｕ膜やＴｉ／Ｍｏ／Ａｕ膜のようなバリ
アメタル膜を形成した後、レジストパターンをその上の
バリアメタル膜とともに除去する。これによって、ｎ側
電極８上にバリアメタル膜９が形成される。この後、こ
のバリアメタル膜９上にハンダ材（図示せず）を形成す
る。
【００２２】次に、ｎ型コンタクト層７およびバリアメ
タル膜９上に所定形状のレジストパターン（図示せず）
を形成した後、このレジストパターンをマスクとして、
ＧａＡｓ、Ａｌx Ｇａ1-x Ａｓ双方ともにエッチング可
能なエッチングガスを用いて例えば反応性イオンエッチ
ング（ＲＩＥ）法によりＧａＡｓ基板１の途中の深さま
で無選択エッチングを行い、その後レジストパターンを
除去する。これによって、図３に示すように、ＧａＡｓ
基板１に達する素子分離溝１０が形成される。この素子
分離溝１０の間の各部分のｐ型コンタクト層３、ｐ型ク
ラッド層４、活性層５、ｎ型クラッド層６およびｎ型コ
ンタクト層７により各レーザーダイオードが形成され
る。
タル膜９上に所定形状のレジストパターン（図示せず）
を形成した後、このレジストパターンをマスクとして、
ＧａＡｓ、Ａｌx Ｇａ1-x Ａｓ双方ともにエッチング可
能なエッチングガスを用いて例えば反応性イオンエッチ
ング（ＲＩＥ）法によりＧａＡｓ基板１の途中の深さま
で無選択エッチングを行い、その後レジストパターンを
除去する。これによって、図３に示すように、ＧａＡｓ
基板１に達する素子分離溝１０が形成される。この素子
分離溝１０の間の各部分のｐ型コンタクト層３、ｐ型ク
ラッド層４、活性層５、ｎ型クラッド層６およびｎ型コ
ンタクト層７により各レーザーダイオードが形成され
る。
【００２３】上述の無選択エッチングの際のエッチング
ガスとしては、例えばＣｌ2 、ＳｉＣｌ4 、Ｂｒ2 、Ｃ
Ｃｌ4 、ＳｉＢｒ4 、ＣＢｒ4 、ＢＣｌ3 、ＢＢｒ3 、
これらの混合ガス、さらにはこれらのガスとＨｅやＡｒ
などの不活性ガスとの混合ガスなどが好適に用いられ
る。図８にＧａＡｓおよびＡｌx Ｇａ1-x Ａｓの無選択
エッチングのエッチング特性の一例を示す。図８には、
エッチングガスがＣｌ2＋ＳｉＣｌ4 である場合のエッ
チング特性が示されているが、これより、ＡｌxＧａ
1-x ＡｓのＡｌ組成比ｘが大きくなってＡｌＡｓに近づ
いても、十分なエッチング速度でエッチングが可能であ
ることがわかる。
ガスとしては、例えばＣｌ2 、ＳｉＣｌ4 、Ｂｒ2 、Ｃ
Ｃｌ4 、ＳｉＢｒ4 、ＣＢｒ4 、ＢＣｌ3 、ＢＢｒ3 、
これらの混合ガス、さらにはこれらのガスとＨｅやＡｒ
などの不活性ガスとの混合ガスなどが好適に用いられ
る。図８にＧａＡｓおよびＡｌx Ｇａ1-x Ａｓの無選択
エッチングのエッチング特性の一例を示す。図８には、
エッチングガスがＣｌ2＋ＳｉＣｌ4 である場合のエッ
チング特性が示されているが、これより、ＡｌxＧａ
1-x ＡｓのＡｌ組成比ｘが大きくなってＡｌＡｓに近づ
いても、十分なエッチング速度でエッチングが可能であ
ることがわかる。
【００２４】次に、上述のようにして形成されたレーザ
ーダイオードアレーチップを所望の大きさに劈開して共
振器端面を形成し、さらに必要ならば端面コーティング
（反射コーティング／無反射コーティング）を行う。
ーダイオードアレーチップを所望の大きさに劈開して共
振器端面を形成し、さらに必要ならば端面コーティング
（反射コーティング／無反射コーティング）を行う。
【００２５】次に、図４に示すように、Ｓｉ基板１１上
に電子回路部１２およびバンプメッキ電極１３があらか
じめ形成されたものを用意し、このＳｉ基板１１上のバ
ンプメッキ電極１３と上述のレーザーダイオードアレー
チップの各ｎ側電極８との位置合わせを行った上でハン
ダペーストなどにより上述のレーザーダイオードアレー
チップをＳｉ基板１１上に仮実装する。この状態を図５
に示す。Ｓｉ基板１１上に別のチップを実装したい場合
には続けてその実装を行う。この後、ハンダのリフロー
を行い、Ｓｉ基板１１上のバンプメッキ電極１３とレー
ザーダイオードアレーチップの各ｎ側電極８とを確実に
接続する。以上により、いわゆるフリップチップ実装が
行われる。
に電子回路部１２およびバンプメッキ電極１３があらか
じめ形成されたものを用意し、このＳｉ基板１１上のバ
ンプメッキ電極１３と上述のレーザーダイオードアレー
チップの各ｎ側電極８との位置合わせを行った上でハン
ダペーストなどにより上述のレーザーダイオードアレー
チップをＳｉ基板１１上に仮実装する。この状態を図５
に示す。Ｓｉ基板１１上に別のチップを実装したい場合
には続けてその実装を行う。この後、ハンダのリフロー
を行い、Ｓｉ基板１１上のバンプメッキ電極１３とレー
ザーダイオードアレーチップの各ｎ側電極８とを確実に
接続する。以上により、いわゆるフリップチップ実装が
行われる。
【００２６】次に、上述のようにしてＳｉ基板１１上に
フリップチップ実装されたＧａＡｓ基板１（厚さは通常
４００〜６００μｍ）をその裏面側からＲＩＥによりエ
ッチング可能な厚さ（５０〜１００μｍ）までラッピン
グして薄膜化する。なお、このＧａＡｓ基板１の薄膜化
は、図３に示す工程の終了直後に行うようにしてもよ
い。
フリップチップ実装されたＧａＡｓ基板１（厚さは通常
４００〜６００μｍ）をその裏面側からＲＩＥによりエ
ッチング可能な厚さ（５０〜１００μｍ）までラッピン
グして薄膜化する。なお、このＧａＡｓ基板１の薄膜化
は、図３に示す工程の終了直後に行うようにしてもよ
い。
【００２７】次に、Ｓｉ基板１１上に、ＧａＡｓ基板１
を除いた部分の表面を覆うレジストパターン（図示せ
ず）を形成した後、このレジストパターンをマスクとし
て、ＧａＡｓ基板１をその裏面側から、エッチングスト
ッパー膜２を構成するＡｌＧａＡｓ層に対して十分なエ
ッチング選択性を有するエッチングガスを用いてＲＩＥ
法によりエッチングする。
を除いた部分の表面を覆うレジストパターン（図示せ
ず）を形成した後、このレジストパターンをマスクとし
て、ＧａＡｓ基板１をその裏面側から、エッチングスト
ッパー膜２を構成するＡｌＧａＡｓ層に対して十分なエ
ッチング選択性を有するエッチングガスを用いてＲＩＥ
法によりエッチングする。
【００２８】上述の選択エッチングの際のエッチングガ
スとしては、例えば、弗素（Ｆ）原子を含むガス、例え
ばＣｌx Ｆy 、Ｃx Ｃｌy Ｆz や、それ自身はＧａＡｓ
をエッチングしない、ＳＦ6 、ＣＦ4 、Ｃ2 Ｆ6 、ＣＨ
Ｆ、ＣＨＦ3 などの弗素原子を含むガスと、Ｃｌ2 、Ｂ
ｒ2 、ＳｉＣｌ4 、ＳｉＢｒ4 、ＣＣｌ4 などの塩素
（Ｃｌ）原子や臭素（Ｂｒ）原子を含むガスとの混合ガ
スなどが好適に用いられる。これは、アルミニウム（Ａ
ｌ）原子の弗化物であるＡｌ2 Ｆ3 の昇華温度が高く、
この物質がエッチング保護膜として働くためである。図
９に、ＧａＡｓおよびＡｌＧａＡｓを無選択エッチング
するエッチングガスであるＳｉＣｌ4 ＋ＨｅにＣＦ4 を
添加した場合のＳｉＣｌ4 ＋ＣＦ4 に対するＣＦ4 の流
量比によるエッチング速度の変化を示すが、これより、
ＣＦ4 の添加によりＧａＡｓおよびＡｌＧａＡｓの選択
エッチングが可能となることがわかる。図９の場合に
は、ＳｉＣｌ4 ＋ＣＦ4 に対するＣＦ4 の流量比が約
０．５のところでエッチング選択比≧１００が得られて
いる。
スとしては、例えば、弗素（Ｆ）原子を含むガス、例え
ばＣｌx Ｆy 、Ｃx Ｃｌy Ｆz や、それ自身はＧａＡｓ
をエッチングしない、ＳＦ6 、ＣＦ4 、Ｃ2 Ｆ6 、ＣＨ
Ｆ、ＣＨＦ3 などの弗素原子を含むガスと、Ｃｌ2 、Ｂ
ｒ2 、ＳｉＣｌ4 、ＳｉＢｒ4 、ＣＣｌ4 などの塩素
（Ｃｌ）原子や臭素（Ｂｒ）原子を含むガスとの混合ガ
スなどが好適に用いられる。これは、アルミニウム（Ａ
ｌ）原子の弗化物であるＡｌ2 Ｆ3 の昇華温度が高く、
この物質がエッチング保護膜として働くためである。図
９に、ＧａＡｓおよびＡｌＧａＡｓを無選択エッチング
するエッチングガスであるＳｉＣｌ4 ＋ＨｅにＣＦ4 を
添加した場合のＳｉＣｌ4 ＋ＣＦ4 に対するＣＦ4 の流
量比によるエッチング速度の変化を示すが、これより、
ＣＦ4 の添加によりＧａＡｓおよびＡｌＧａＡｓの選択
エッチングが可能となることがわかる。図９の場合に
は、ＳｉＣｌ4 ＋ＣＦ4 に対するＣＦ4 の流量比が約
０．５のところでエッチング選択比≧１００が得られて
いる。
【００２９】以上のようにしてＧａＡｓ基板１を完全に
エッチング除去した後、必要であればエッチング残渣を
適当なエッチング液、例えば塩酸などにより処理し、そ
の後保護膜として用いたレジストパターンを除去する。
これによって、図６に示すように、レーザーダイオード
アレーの各レーザーダイオードが、互いの位置関係がず
れることなく、相互に分離される。
エッチング除去した後、必要であればエッチング残渣を
適当なエッチング液、例えば塩酸などにより処理し、そ
の後保護膜として用いたレジストパターンを除去する。
これによって、図６に示すように、レーザーダイオード
アレーの各レーザーダイオードが、互いの位置関係がず
れることなく、相互に分離される。
【００３０】上述のようにしてフリップチップ実装が行
われたレーザーダイオードとＳｉ基板１１との段差は通
常数μｍ程度である。そこで、平坦化工程を行った後、
リソグラフィー工程、真空蒸着工程、リフトオフ工程な
どを経て各レーザーダイオードのエッチングストッパー
膜２上の所定の位置に、例えばＴｉ／Ｐｔ／Ａｕから成
るｐ側電極（図示せず）を形成する。次に、再び平坦化
工程を行った後、図７に示すように、各レーザーダイオ
ードのｐ側電極に接続されたｐ側配線（電源共通配線）
１４を形成し、目的とする光電子集積回路装置を完成さ
せる。
われたレーザーダイオードとＳｉ基板１１との段差は通
常数μｍ程度である。そこで、平坦化工程を行った後、
リソグラフィー工程、真空蒸着工程、リフトオフ工程な
どを経て各レーザーダイオードのエッチングストッパー
膜２上の所定の位置に、例えばＴｉ／Ｐｔ／Ａｕから成
るｐ側電極（図示せず）を形成する。次に、再び平坦化
工程を行った後、図７に示すように、各レーザーダイオ
ードのｐ側電極に接続されたｐ側配線（電源共通配線）
１４を形成し、目的とする光電子集積回路装置を完成さ
せる。
【００３１】なお、エッチングストッパー膜２の材料と
しては、ＡｌＧａＡｓ以外に、Ｉｎ原子を含む化合物半
導体、具体的にはＩｎＰ、ＩｎＧａＡｓ、ＡｌＩｎＡ
ｓ、ＡｌＩｎＧａＰ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓ
Ｐなどを用いることもできる。一例として、図１０に、
ＳｉＣｌ4 ＋ＣＦ4 をエッチングガスとして用いた場合
のＧａＡｓ、ＩｎＰおよびＩｎＧａＡｓのエッチング特
性を示すが、これより、ＩｎＰおよびＩｎＧａＡｓのい
ずれに対してもＧａＡｓのエッチング選択比＞５００が
得られていることがわかる。この場合にエッチング選択
性が得られるメカニズムは、Ｉｎ原子がＩｎ液滴として
表面に残りやすい性質や、Ｉｎの酸化物の昇華温度が非
常に高い性質などによっている。
しては、ＡｌＧａＡｓ以外に、Ｉｎ原子を含む化合物半
導体、具体的にはＩｎＰ、ＩｎＧａＡｓ、ＡｌＩｎＡ
ｓ、ＡｌＩｎＧａＰ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓ
Ｐなどを用いることもできる。一例として、図１０に、
ＳｉＣｌ4 ＋ＣＦ4 をエッチングガスとして用いた場合
のＧａＡｓ、ＩｎＰおよびＩｎＧａＡｓのエッチング特
性を示すが、これより、ＩｎＰおよびＩｎＧａＡｓのい
ずれに対してもＧａＡｓのエッチング選択比＞５００が
得られていることがわかる。この場合にエッチング選択
性が得られるメカニズムは、Ｉｎ原子がＩｎ液滴として
表面に残りやすい性質や、Ｉｎの酸化物の昇華温度が非
常に高い性質などによっている。
【００３２】以上のように、この第１実施例によれば、
ＧａＡｓ基板１上にエッチングストッパー膜２およびレ
ーザーダイオードを形成する複数の層を順次形成し、さ
らにｎ側電極８およびバリアメタル膜９を形成した後、
エッチングストッパー膜２およびレーザーダイオードを
形成する複数の層の無選択エッチングを行うことにより
ＧａＡｓ基板１に達する素子分離溝１０を形成し、この
ＧａＡｓ基板１を電子回路部１２があらかじめ形成され
た別のＳｉ基板１１上に位置合わせを行った上でフリッ
プチップ実装し、その後にＧａＡｓ基板１をその裏面側
からエッチングストッパー膜２を用いて選択エッチング
して除去することにより各レーザーダイオードを相互に
分離するようにしているので、レーザーダイオードアレ
ーを、各レーザーダイオード間の位置関係がずれること
なく、Ｓｉ基板１１上の所定の位置に正確かつ容易に実
装することができる。これによって、光電子集積回路装
置を高い生産性で製造することができる。
ＧａＡｓ基板１上にエッチングストッパー膜２およびレ
ーザーダイオードを形成する複数の層を順次形成し、さ
らにｎ側電極８およびバリアメタル膜９を形成した後、
エッチングストッパー膜２およびレーザーダイオードを
形成する複数の層の無選択エッチングを行うことにより
ＧａＡｓ基板１に達する素子分離溝１０を形成し、この
ＧａＡｓ基板１を電子回路部１２があらかじめ形成され
た別のＳｉ基板１１上に位置合わせを行った上でフリッ
プチップ実装し、その後にＧａＡｓ基板１をその裏面側
からエッチングストッパー膜２を用いて選択エッチング
して除去することにより各レーザーダイオードを相互に
分離するようにしているので、レーザーダイオードアレ
ーを、各レーザーダイオード間の位置関係がずれること
なく、Ｓｉ基板１１上の所定の位置に正確かつ容易に実
装することができる。これによって、光電子集積回路装
置を高い生産性で製造することができる。
【００３３】また、各レーザーダイオードと電子回路部
１２との接続にワイヤボンディングを用いていないの
で、ワイヤが有する寄生インダクタンスやボンディング
パッドが有する寄生容量などに起因する高速動作性能の
劣化を防止することができる。さらに、ＧａＡｓ基板１
は最終的に除去されるので、放熱作用を兼ね備えたｐ側
電極を各レーザーダイオードの発光部に極近接して形成
することができ、従って熱抵抗を大幅に低減することが
できる。また、Ｓｉ基板上にヘテロエピタキシーにより
発光素子をモノリシックに形成する上述の従来技術と異
なり、転位の増殖による通電劣化の問題もなく、従って
光電子集積回路装置の信頼性の向上を図ることができ
る。さらに、個々に分離された後の各レーザーダイオー
ドの大きさは微小であるため、レーザーダイオードを形
成する層とＳｉ基板１１との熱膨張係数の差に基づく応
力は十分解放され、従って光電子集積回路装置の信頼性
を十分に確保することができる。以上により、高速動作
が可能で信頼性も高い光電子集積回路装置を容易にしか
も高い生産性で製造することができる。
１２との接続にワイヤボンディングを用いていないの
で、ワイヤが有する寄生インダクタンスやボンディング
パッドが有する寄生容量などに起因する高速動作性能の
劣化を防止することができる。さらに、ＧａＡｓ基板１
は最終的に除去されるので、放熱作用を兼ね備えたｐ側
電極を各レーザーダイオードの発光部に極近接して形成
することができ、従って熱抵抗を大幅に低減することが
できる。また、Ｓｉ基板上にヘテロエピタキシーにより
発光素子をモノリシックに形成する上述の従来技術と異
なり、転位の増殖による通電劣化の問題もなく、従って
光電子集積回路装置の信頼性の向上を図ることができ
る。さらに、個々に分離された後の各レーザーダイオー
ドの大きさは微小であるため、レーザーダイオードを形
成する層とＳｉ基板１１との熱膨張係数の差に基づく応
力は十分解放され、従って光電子集積回路装置の信頼性
を十分に確保することができる。以上により、高速動作
が可能で信頼性も高い光電子集積回路装置を容易にしか
も高い生産性で製造することができる。
【００３４】次に、この発明の第２実施例について説明
する。図１１〜図１３はこの第２実施例による光電子集
積回路装置の製造方法を示すものである。
する。図１１〜図１３はこの第２実施例による光電子集
積回路装置の製造方法を示すものである。
【００３５】この第２実施例においては、まず、図１１
Ａに示すように、ＧａＡｓ基板１上に、エッチングスト
ッパー膜２、光吸収層１５およびショットキーコンタク
ト層１６を順次エピタキシャル成長させた後、このショ
ットキーコンタクト層１６上に所定形状のレジストパタ
ーン（図示せず）を形成し、このレジストパターンをマ
スクとしてＧａＡｓ基板１の途中の深さまで無選択エッ
チングを行い、ＧａＡｓ基板１に達する素子分離溝１０
を形成する。この場合、エッチングストッパー膜２とし
ては、例えば厚さが２μｍのＡｌ0.48Ｉｎ0.52Ａｓ層か
ら成る格子歪み緩和層が用いられる。光吸収層１５とし
ては、例えば、１．３μｍ帯の波長の光に感度を有する
例えば厚さが１μｍのＩｎ0.53Ｇａ0.47Ａｓ層が用いら
れる。ショットキーコンタクト層１６としては、厚さが
０．１μｍのＡｌＩｎＡｓ層が用いられる。
Ａに示すように、ＧａＡｓ基板１上に、エッチングスト
ッパー膜２、光吸収層１５およびショットキーコンタク
ト層１６を順次エピタキシャル成長させた後、このショ
ットキーコンタクト層１６上に所定形状のレジストパタ
ーン（図示せず）を形成し、このレジストパターンをマ
スクとしてＧａＡｓ基板１の途中の深さまで無選択エッ
チングを行い、ＧａＡｓ基板１に達する素子分離溝１０
を形成する。この場合、エッチングストッパー膜２とし
ては、例えば厚さが２μｍのＡｌ0.48Ｉｎ0.52Ａｓ層か
ら成る格子歪み緩和層が用いられる。光吸収層１５とし
ては、例えば、１．３μｍ帯の波長の光に感度を有する
例えば厚さが１μｍのＩｎ0.53Ｇａ0.47Ａｓ層が用いら
れる。ショットキーコンタクト層１６としては、厚さが
０．１μｍのＡｌＩｎＡｓ層が用いられる。
【００３６】次に、図１１Ｂに示すように、ショットキ
ーコンタクト層１６上に互いに対向する一対の櫛型のシ
ョットキー電極１７（図１２参照）を形成する。このよ
うにして、ＭＳＭフォトダイオードがアレー状に形成さ
れる。
ーコンタクト層１６上に互いに対向する一対の櫛型のシ
ョットキー電極１７（図１２参照）を形成する。このよ
うにして、ＭＳＭフォトダイオードがアレー状に形成さ
れる。
【００３７】次に、図１２に示すように、上述のように
してＭＳＭフォトダイオードアレーが形成されたＧａＡ
ｓ基板１上に、一対のショットキー電極１７にそれぞれ
接続された配線１８を形成するとともに、これらの配線
１８の各端部にＡｕバンプメッキ電極１９を形成する。
してＭＳＭフォトダイオードアレーが形成されたＧａＡ
ｓ基板１上に、一対のショットキー電極１７にそれぞれ
接続された配線１８を形成するとともに、これらの配線
１８の各端部にＡｕバンプメッキ電極１９を形成する。
【００３８】次に、図１２に示すＧａＡｓ基板１をその
ショットキー電極１７側が下になるようにＳｉ基板１１
上にフリップチップ実装した後、エッチングストッパー
膜２を用いてＧａＡｓ基板１をその裏面側から選択エッ
チングすることにより除去する。これによって、図１３
に示すように、ＭＳＭフォトダイオードアレーの各ＭＳ
Ｍフォトダイオードが、互いの位置関係がずれることな
く分離される。次に、これらのＭＳＭフォトダイオード
の間の部分に例えばポリイミド膜２０を充填して表面を
平坦化し、その平坦化された表面上に反射防止膜２１を
形成して、目的とする光電子集積回路装置を完成させ
る。
ショットキー電極１７側が下になるようにＳｉ基板１１
上にフリップチップ実装した後、エッチングストッパー
膜２を用いてＧａＡｓ基板１をその裏面側から選択エッ
チングすることにより除去する。これによって、図１３
に示すように、ＭＳＭフォトダイオードアレーの各ＭＳ
Ｍフォトダイオードが、互いの位置関係がずれることな
く分離される。次に、これらのＭＳＭフォトダイオード
の間の部分に例えばポリイミド膜２０を充填して表面を
平坦化し、その平坦化された表面上に反射防止膜２１を
形成して、目的とする光電子集積回路装置を完成させ
る。
【００３９】なお、この第２実施例においては、エッチ
ングストッパー膜２として、格子歪み緩和層であるＡｌ
ＩｎＡｓ層を用いているが、このエッチングストッパー
膜２としては、必要に応じて、Ｉｎ原子やＡｌ原子を含
む例えばＧａＡｓ／ＩｎＧａＡｓ歪み超格子層やＡｌＩ
ｎＧａＡｓ格子歪み緩和層を用いてもよい。さらに、こ
のエッチングストッパー膜２は、ＧａＡｓ基板１を除去
した後に、適当な酸系またはアルカリ系のエッチング液
を用いたウエットエッチングにより除去するようにして
もよい。このようにエッチングストッパー膜２を除去し
ておくことは、光電子集積回路装置の信頼性の向上に寄
与する。
ングストッパー膜２として、格子歪み緩和層であるＡｌ
ＩｎＡｓ層を用いているが、このエッチングストッパー
膜２としては、必要に応じて、Ｉｎ原子やＡｌ原子を含
む例えばＧａＡｓ／ＩｎＧａＡｓ歪み超格子層やＡｌＩ
ｎＧａＡｓ格子歪み緩和層を用いてもよい。さらに、こ
のエッチングストッパー膜２は、ＧａＡｓ基板１を除去
した後に、適当な酸系またはアルカリ系のエッチング液
を用いたウエットエッチングにより除去するようにして
もよい。このようにエッチングストッパー膜２を除去し
ておくことは、光電子集積回路装置の信頼性の向上に寄
与する。
【００４０】以上のように、この第２実施例によれば、
ＧａＡｓ基板１上に受光素子としてのＭＳＭフォトダイ
オードの二次元アレーを形成し、各ＭＳＭフォトダイオ
ード間に無選択エッチングによりＧａＡｓ基板１に達す
る素子分離溝１０を形成し、このＧａＡｓ基板１を電子
回路が形成されたＳｉ基板１１上にあらかじめ相互の位
置合わせを行った上でフリップチップ実装した後、Ｇａ
Ａｓ基板１をその裏面側からエッチングストッパー膜２
を用いて選択エッチングすることにより除去するように
している。これによって、ＭＳＭフォトダイオードアレ
ーを、各ＭＳＭフォトダイオードの互いの位置関係がず
れることなく、Ｓｉ基板１１上の所定の位置に正確にし
かも一括して実装することができるなど、第１実施例と
同様な種々の利点を得ることができる。
ＧａＡｓ基板１上に受光素子としてのＭＳＭフォトダイ
オードの二次元アレーを形成し、各ＭＳＭフォトダイオ
ード間に無選択エッチングによりＧａＡｓ基板１に達す
る素子分離溝１０を形成し、このＧａＡｓ基板１を電子
回路が形成されたＳｉ基板１１上にあらかじめ相互の位
置合わせを行った上でフリップチップ実装した後、Ｇａ
Ａｓ基板１をその裏面側からエッチングストッパー膜２
を用いて選択エッチングすることにより除去するように
している。これによって、ＭＳＭフォトダイオードアレ
ーを、各ＭＳＭフォトダイオードの互いの位置関係がず
れることなく、Ｓｉ基板１１上の所定の位置に正確にし
かも一括して実装することができるなど、第１実施例と
同様な種々の利点を得ることができる。
【００４１】さらに、この第２実施例によれば、ＭＳＭ
フォトダイオードの二次元アレーにおいては、配線部分
の段差が小さく、しかも多数のＭＳＭフォトダイオード
を互いに素子分離を行った状態で高密度に形成すること
が可能であり、さらにはＳｉ基板１１の表面および裏面
の両面からの信号光の入射が可能である（図１３にはＳ
ｉ基板１１の表面から信号光が入射する場合が示されて
いる）。また、この第２実施例による光電子集積回路装
置は、ＭＳＭフォトダイオードが二次元アレー状に配置
されているので、並列光情報処理や並列光伝送における
光信号入力装置としての応用が可能である。
フォトダイオードの二次元アレーにおいては、配線部分
の段差が小さく、しかも多数のＭＳＭフォトダイオード
を互いに素子分離を行った状態で高密度に形成すること
が可能であり、さらにはＳｉ基板１１の表面および裏面
の両面からの信号光の入射が可能である（図１３にはＳ
ｉ基板１１の表面から信号光が入射する場合が示されて
いる）。また、この第２実施例による光電子集積回路装
置は、ＭＳＭフォトダイオードが二次元アレー状に配置
されているので、並列光情報処理や並列光伝送における
光信号入力装置としての応用が可能である。
【００４２】次に、この発明の第３実施例について説明
する。図１４〜図１７はこの第３実施例による光電子集
積回路装置の製造方法を示すものである。
する。図１４〜図１７はこの第３実施例による光電子集
積回路装置の製造方法を示すものである。
【００４３】この第３実施例においては、図１４に示す
ように、ＧａＡｓ基板１上に、ｐ型コンタクト層３、ｐ
型クラッド層４、活性層５、ｎ型クラッド層６、ｎ型コ
ンタクト層７、ｎ型電流ブロック層２２およびｐ型電流
ブロック層２３を形成し、さらにｎ型コンタクト層７と
オーミックコンタクトするｎ側電極８を形成して、マル
チビームのファブリーペロー共振器型埋め込みヘテロ構
造のレーザーダイオードを形成する。ここで、ｐ型コン
タクト層３としては、例えば厚さが０．２μｍのｐ型Ａ
ｌ0.2 Ｇａ0.8 Ａｓ層が用いられる。この場合、このｐ
型コンタクト層３がエッチングストッパー膜を兼用す
る。ｐ型クラッド層４としては、例えば厚さが１μｍの
Ａｌ0.3 Ｇａ0.7 Ａｓ層が用いられる。活性層５として
は、例えばＧａＡｓ／ＡｌＧａＡｓＭＱＷ構造の層が用
いられる。ｎ型クラッド層６としては、例えば厚さが２
μｍのＡｌ0.3 Ｇａ0.7 Ａｓ層が用いられる。ｎ型コン
タクト層７としては、例えば厚さが０．２μｍのｐ型Ａ
ｌ0.1 Ｇａ0.9 Ａｓ層が用いられる。また、ｎ型電流ブ
ロック層２２としては、例えば厚さが０．６μｍのｎ型
Ａｌ0.1 Ｇａ0.9 Ａｓ層が用いられる。さらに、ｐ型電
流ブロック層２３としては、例えば厚さが２μｍのｐ型
ＧａＡｓ層が用いられる。
ように、ＧａＡｓ基板１上に、ｐ型コンタクト層３、ｐ
型クラッド層４、活性層５、ｎ型クラッド層６、ｎ型コ
ンタクト層７、ｎ型電流ブロック層２２およびｐ型電流
ブロック層２３を形成し、さらにｎ型コンタクト層７と
オーミックコンタクトするｎ側電極８を形成して、マル
チビームのファブリーペロー共振器型埋め込みヘテロ構
造のレーザーダイオードを形成する。ここで、ｐ型コン
タクト層３としては、例えば厚さが０．２μｍのｐ型Ａ
ｌ0.2 Ｇａ0.8 Ａｓ層が用いられる。この場合、このｐ
型コンタクト層３がエッチングストッパー膜を兼用す
る。ｐ型クラッド層４としては、例えば厚さが１μｍの
Ａｌ0.3 Ｇａ0.7 Ａｓ層が用いられる。活性層５として
は、例えばＧａＡｓ／ＡｌＧａＡｓＭＱＷ構造の層が用
いられる。ｎ型クラッド層６としては、例えば厚さが２
μｍのＡｌ0.3 Ｇａ0.7 Ａｓ層が用いられる。ｎ型コン
タクト層７としては、例えば厚さが０．２μｍのｐ型Ａ
ｌ0.1 Ｇａ0.9 Ａｓ層が用いられる。また、ｎ型電流ブ
ロック層２２としては、例えば厚さが０．６μｍのｎ型
Ａｌ0.1 Ｇａ0.9 Ａｓ層が用いられる。さらに、ｐ型電
流ブロック層２３としては、例えば厚さが２μｍのｐ型
ＧａＡｓ層が用いられる。
【００４４】次に、図１５に示すように、隣接するレー
ザーダイオードの間の部分のｎ型コンタクト層７、ｐ型
電流ブロック層２３、ｎ型電流ブロック層２２、ｐ型ク
ラッド層４、ｐ型コンタクト層３およびＧａＡｓ基板１
の途中の深さまでを無選択エッチングし、ＧａＡｓ基板
１に達する深さの素子分離溝１０を形成する。
ザーダイオードの間の部分のｎ型コンタクト層７、ｐ型
電流ブロック層２３、ｎ型電流ブロック層２２、ｐ型ク
ラッド層４、ｐ型コンタクト層３およびＧａＡｓ基板１
の途中の深さまでを無選択エッチングし、ＧａＡｓ基板
１に達する深さの素子分離溝１０を形成する。
【００４５】次に、図１６に示すように、ｎ側電極８上
にハンダペースト２４を形成するとともに、このＧａＡ
ｓ基板１とは別に、電子回路が形成されたＳｉ基板１１
の一方の主面上に例えばＡｕＧｅ／Ｎｉから成るオーミ
ック電極２５、例えばＴｉ／Ｐｔ／Ａｕから成るバリア
メタル膜２６およびＡｕメッキ層２７を形成したものを
用意し、このＳｉ基板１１の一方の主面上にＧａＡｓ基
板１を、このＧａＡｓ基板１上のハンダペースト２４と
Ｓｉ基板１１上のＡｕメッキ層２７とが互いに接触する
ように位置合わせを行った上で接着する。このようにし
てフリップチップ実装を行った後、上述の第１実施例お
よび第２実施例と同様に、ＧａＡｓ基板１をその裏面側
から選択エッチングによりエッチングして除去する。上
述のように、この場合、ｐ型コンタクト層３がエッチン
グストッパー膜として働く。このようにしてＧａＡｓ基
板１が除去された時点で、各レーザーダイオードは互い
に分離される。
にハンダペースト２４を形成するとともに、このＧａＡ
ｓ基板１とは別に、電子回路が形成されたＳｉ基板１１
の一方の主面上に例えばＡｕＧｅ／Ｎｉから成るオーミ
ック電極２５、例えばＴｉ／Ｐｔ／Ａｕから成るバリア
メタル膜２６およびＡｕメッキ層２７を形成したものを
用意し、このＳｉ基板１１の一方の主面上にＧａＡｓ基
板１を、このＧａＡｓ基板１上のハンダペースト２４と
Ｓｉ基板１１上のＡｕメッキ層２７とが互いに接触する
ように位置合わせを行った上で接着する。このようにし
てフリップチップ実装を行った後、上述の第１実施例お
よび第２実施例と同様に、ＧａＡｓ基板１をその裏面側
から選択エッチングによりエッチングして除去する。上
述のように、この場合、ｐ型コンタクト層３がエッチン
グストッパー膜として働く。このようにしてＧａＡｓ基
板１が除去された時点で、各レーザーダイオードは互い
に分離される。
【００４６】次に、図１７に示すように、各レーザーダ
イオードのｐ型コンタクト層３上に例えばＴｉ／Ｐｔ／
Ａｕから成るｐ側電極２８をそれぞれ形成した後、例え
ばＴｉ／Ｐｔ／Ａｕから成るｐ側配線１４をエアーブリ
ッジ配線として形成し、目的とする光電子集積回路装置
を完成させる。
イオードのｐ型コンタクト層３上に例えばＴｉ／Ｐｔ／
Ａｕから成るｐ側電極２８をそれぞれ形成した後、例え
ばＴｉ／Ｐｔ／Ａｕから成るｐ側配線１４をエアーブリ
ッジ配線として形成し、目的とする光電子集積回路装置
を完成させる。
【００４７】以上のように、この第３実施例によれば、
ＧａＡｓ基板１上に複数のレーザーダイオードを形成
し、各レーザーダイオード間に無選択エッチングにより
ＧａＡｓ基板１に達する素子分離溝１０を形成し、この
ＧａＡｓ基板１を電子回路が形成されたＳｉ基板１１上
に位置合わせを行った上でフリップチップ実装した後、
ＧａＡｓ基板１をその裏面側からｐ型コンタクト層３を
エッチングストッパー膜として用いて選択エッチングに
より除去することにより各レーザーダイオードを分離し
ているので、各レーザーダイオードの位置関係が互いに
ずれることなく、レーザーダイオードアレーをＳｉ基板
１１上の所定の位置に正確にしかも一括して実装するこ
とができるなど、第１実施例と同様な種々の利点を得る
ことができる。
ＧａＡｓ基板１上に複数のレーザーダイオードを形成
し、各レーザーダイオード間に無選択エッチングにより
ＧａＡｓ基板１に達する素子分離溝１０を形成し、この
ＧａＡｓ基板１を電子回路が形成されたＳｉ基板１１上
に位置合わせを行った上でフリップチップ実装した後、
ＧａＡｓ基板１をその裏面側からｐ型コンタクト層３を
エッチングストッパー膜として用いて選択エッチングに
より除去することにより各レーザーダイオードを分離し
ているので、各レーザーダイオードの位置関係が互いに
ずれることなく、レーザーダイオードアレーをＳｉ基板
１１上の所定の位置に正確にしかも一括して実装するこ
とができるなど、第１実施例と同様な種々の利点を得る
ことができる。
【００４８】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
【００４９】例えば、上述の第１実施例において、特に
素子の高速動作を必要としない場合や、高密度のレーザ
ーダイオードアレーを必要としない場合は、従来と同様
なワイヤボンディングにより配線を行うようにしてもよ
い。
素子の高速動作を必要としない場合や、高密度のレーザ
ーダイオードアレーを必要としない場合は、従来と同様
なワイヤボンディングにより配線を行うようにしてもよ
い。
【００５０】また、上述の第１実施例においては、Ｇａ
Ａｓ基板１上にレーザーダイオード構造を形成し、無選
択エッチングにより各レーザーダイオード間に素子分離
溝１０を形成し、次にＳｉ基板１１上にこのＧａＡｓ基
板１のフリップチップ実装を行った後、ＧａＡｓ基板１
を選択エッチングにより除去しているが、先にＧａＡｓ
基板１のフリップチップ実装を行った後に、まず選択エ
ッチングを行ってＧａＡｓ基板１を除去し、その後にレ
ジストパターンなどをマスクとしてレーザーダイオード
構造を形成する層を無選択エッチングすることにより素
子分離溝を形成するようにしてもよい。
Ａｓ基板１上にレーザーダイオード構造を形成し、無選
択エッチングにより各レーザーダイオード間に素子分離
溝１０を形成し、次にＳｉ基板１１上にこのＧａＡｓ基
板１のフリップチップ実装を行った後、ＧａＡｓ基板１
を選択エッチングにより除去しているが、先にＧａＡｓ
基板１のフリップチップ実装を行った後に、まず選択エ
ッチングを行ってＧａＡｓ基板１を除去し、その後にレ
ジストパターンなどをマスクとしてレーザーダイオード
構造を形成する層を無選択エッチングすることにより素
子分離溝を形成するようにしてもよい。
【００５１】また、上述の第２実施例においては、受光
素子がＭＳＭフォトダイオードである場合について説明
したが、受光素子としては、例えば、縦型のアバランシ
ェフォトダイオードやｐｉｎフォトダイオードを用いる
ようにしてもよい。
素子がＭＳＭフォトダイオードである場合について説明
したが、受光素子としては、例えば、縦型のアバランシ
ェフォトダイオードやｐｉｎフォトダイオードを用いる
ようにしてもよい。
【００５２】さらに、上述の第１実施例、第２実施例お
よび第３実施例においては、フリップチップ実装を行う
基板としてＳｉ基板を用いているが、このフリップチッ
プ実装を行う基板としては、平坦性が良好であればどの
ようなものを用いてもよく、具体的には、ＧａＡｓやＩ
ｎＰなどの化合物半導体基板は勿論、ガラス基板、さら
にはアルミナ、ＡｌＮ、ベリリア、ジルコニアなどのセ
ラミック基板を用いてもよい。
よび第３実施例においては、フリップチップ実装を行う
基板としてＳｉ基板を用いているが、このフリップチッ
プ実装を行う基板としては、平坦性が良好であればどの
ようなものを用いてもよく、具体的には、ＧａＡｓやＩ
ｎＰなどの化合物半導体基板は勿論、ガラス基板、さら
にはアルミナ、ＡｌＮ、ベリリア、ジルコニアなどのセ
ラミック基板を用いてもよい。
【００５３】
【発明の効果】以上述べたように、この発明によれば、
高速動作が可能で信頼性も高い光電子集積回路装置を容
易にしかも高い生産性で製造することができる。
高速動作が可能で信頼性も高い光電子集積回路装置を容
易にしかも高い生産性で製造することができる。
【図１】この発明の第１実施例による光電子集積回路装
置の製造方法を説明するための斜視図である。
置の製造方法を説明するための斜視図である。
【図２】この発明の第１実施例による光電子集積回路装
置の製造方法を説明するための斜視図である。
置の製造方法を説明するための斜視図である。
【図３】この発明の第１実施例による光電子集積回路装
置の製造方法を説明するための斜視図である。
置の製造方法を説明するための斜視図である。
【図４】この発明の第１実施例による光電子集積回路装
置の製造方法を説明するための斜視図である。
置の製造方法を説明するための斜視図である。
【図５】この発明の第１実施例による光電子集積回路装
置の製造方法を説明するための斜視図である。
置の製造方法を説明するための斜視図である。
【図６】この発明の第１実施例による光電子集積回路装
置の製造方法を説明するための斜視図である。
置の製造方法を説明するための斜視図である。
【図７】この発明の第１実施例による光電子集積回路装
置の製造方法を説明するための斜視図である。
置の製造方法を説明するための斜視図である。
【図８】Ａｌx Ｇａ1-x Ａｓのエッチング速度のＡｌ組
成比ｘによる変化の一例を示すグラフである。
成比ｘによる変化の一例を示すグラフである。
【図９】ＧａＡｓおよびＡｌ0.3 Ｇａ0.7 Ａｓのエッチ
ング速度のＳｉＣｌ4 ＋ＣＦ4に対するＣＦ4 の流量比
による変化の一例を示すグラフである。
ング速度のＳｉＣｌ4 ＋ＣＦ4に対するＣＦ4 の流量比
による変化の一例を示すグラフである。
【図１０】ＧａＡｓ、Ｉｎ0.53Ｇａ0.47ＡｓおよびＩｎ
Ｐのエッチング速度の高周波電力による変化の一例を示
すグラフである。
Ｐのエッチング速度の高周波電力による変化の一例を示
すグラフである。
【図１１】この発明の第２実施例による光電子集積回路
装置の製造方法を説明するための断面図である。
装置の製造方法を説明するための断面図である。
【図１２】この発明の第２実施例による光電子集積回路
装置の製造方法を説明するための斜視図である。
装置の製造方法を説明するための斜視図である。
【図１３】この発明の第２実施例による光電子集積回路
装置の製造方法を説明するための断面図である。
装置の製造方法を説明するための断面図である。
【図１４】この発明の第３実施例による光電子集積回路
装置の製造方法を説明するための斜視図である。
装置の製造方法を説明するための斜視図である。
【図１５】この発明の第３実施例による光電子集積回路
装置の製造方法を説明するための斜視図である。
装置の製造方法を説明するための斜視図である。
【図１６】この発明の第３実施例による光電子集積回路
装置の製造方法を説明するための断面図である。
装置の製造方法を説明するための断面図である。
【図１７】この発明の第３実施例による光電子集積回路
装置の製造方法を説明するための断面図である。
装置の製造方法を説明するための断面図である。
【図１８】従来のハイブリッド光電子集積回路の一例を
示す斜視図である。
示す斜視図である。
１ ＧａＡｓ基板 ２ エッチングストッパー膜 ３ ｐ型コンタクト層 ４ ｐ型クラッド層 ５ 活性層 ６ ｎ型クラッド層 ７ ｎ型コンタクト層 ８ ｎ側電極 ９ バリアメタル膜 １０ 素子分離溝 １１ Ｓｉ基板 １２ 電子回路部 １３ バンプメッキ電極 １５ 光吸収層 １７ ショットキー電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｓ 3/18
Claims (5)
- 【請求項１】 第１の基板の一方の主面上にエッチング
ストッパー膜を介して複数の光素子を形成する層を形成
する工程と、 電子回路が形成された第２の基板の一方の主面上に上記
第１の基板の上記一方の主面側を上記複数の光素子と上
記電子回路とが所定の配置で接続されるように接着する
工程と、 上記エッチングストッパー膜を用いて上記第１の基板を
その他方の主面側からエッチングすることにより上記第
１の基板を除去する工程とを有する光電子集積回路装置
の製造方法。 - 【請求項２】 上記層を形成した後に、上記複数の光素
子の間の部分の上記層、上記エッチングストッパー膜お
よび上記第１の基板の途中の深さまでを順次選択的にエ
ッチングすることにより素子分離溝を形成する工程をさ
らに有することを特徴とする請求項１記載の光電子集積
回路装置の製造方法。 - 【請求項３】 上記第１の基板を除去した後に、上記エ
ッチングストッパー膜および上記層を順次選択的にエッ
チングすることにより素子分離溝を形成する工程をさら
に有することを特徴とする請求項１記載の光電子集積回
路装置の製造方法。 - 【請求項４】 上記光素子は発光素子および／または受
光素子であることを特徴とする請求項１、２または３記
載の光電子集積回路装置の製造方法。 - 【請求項５】 上記第１の基板はＧａＡｓ基板であり、
上記第２の基板はＳｉ基板であることを特徴とする請求
項１、２、３または４記載の光電子集積回路装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23889593A JP3668979B2 (ja) | 1993-08-31 | 1993-08-31 | 光電子集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23889593A JP3668979B2 (ja) | 1993-08-31 | 1993-08-31 | 光電子集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774341A true JPH0774341A (ja) | 1995-03-17 |
| JP3668979B2 JP3668979B2 (ja) | 2005-07-06 |
Family
ID=17036869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23889593A Expired - Fee Related JP3668979B2 (ja) | 1993-08-31 | 1993-08-31 | 光電子集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3668979B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077772A (ja) * | 1998-08-31 | 2000-03-14 | Hewlett Packard Co <Hp> | 半導体レ―ザ装置 |
| EP1515367A2 (en) * | 2003-09-11 | 2005-03-16 | Oki Data Corporation | Semiconductor device and method of manufacturing the same |
| JP2009004644A (ja) * | 2007-06-22 | 2009-01-08 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2023121105A (ja) * | 2022-02-18 | 2023-08-30 | ネクサス・フォトニクス・インコーポレイテッド | 誘電体導波路に対する光結合を改善したｇａａｓ集積能動デバイス |
| JP2023164231A (ja) * | 2022-04-28 | 2023-11-10 | ネクサス・フォトニクス・インコーポレイテッド | 性能改善されたヘテロジニアスレーザおよび能動構成要素 |
| JP2023165584A (ja) * | 2022-05-06 | 2023-11-16 | ネクサス・フォトニクス・インコーポレイテッド | ヘテロジニアスＧａＮレーザおよび能動構成要素 |
| JP2023181956A (ja) * | 2022-06-13 | 2023-12-25 | ネクサス・フォトニクス・インコーポレイテッド | 非線形周波数変換素子を有する、ヘテロジニアスに統合したフォトニックプラットフォーム |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182256A (ja) * | 1985-02-08 | 1986-08-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62134965A (ja) * | 1985-12-06 | 1987-06-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4783594A (en) * | 1987-11-20 | 1988-11-08 | Santa Barbara Research Center | Reticular detector array |
| JPH04105319A (ja) * | 1990-08-24 | 1992-04-07 | Sony Corp | 選択エッチング方法 |
| JPH0574925A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | 化合物半導体装置及びその製造方法 |
| JPH0582560A (ja) * | 1991-09-20 | 1993-04-02 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPH06224404A (ja) * | 1993-01-28 | 1994-08-12 | Oki Electric Ind Co Ltd | 集積回路装置の製造方法 |
| JPH07142815A (ja) * | 1993-06-25 | 1995-06-02 | At & T Corp | 集積半導体デバイス及びこれを製造するための方法 |
-
1993
- 1993-08-31 JP JP23889593A patent/JP3668979B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182256A (ja) * | 1985-02-08 | 1986-08-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62134965A (ja) * | 1985-12-06 | 1987-06-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4783594A (en) * | 1987-11-20 | 1988-11-08 | Santa Barbara Research Center | Reticular detector array |
| JPH04105319A (ja) * | 1990-08-24 | 1992-04-07 | Sony Corp | 選択エッチング方法 |
| JPH0574925A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | 化合物半導体装置及びその製造方法 |
| JPH0582560A (ja) * | 1991-09-20 | 1993-04-02 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPH06224404A (ja) * | 1993-01-28 | 1994-08-12 | Oki Electric Ind Co Ltd | 集積回路装置の製造方法 |
| JPH07142815A (ja) * | 1993-06-25 | 1995-06-02 | At & T Corp | 集積半導体デバイス及びこれを製造するための方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000077772A (ja) * | 1998-08-31 | 2000-03-14 | Hewlett Packard Co <Hp> | 半導体レ―ザ装置 |
| JP4608040B2 (ja) * | 1998-08-31 | 2011-01-05 | アバゴ・テクノロジーズ・ファイバー・アイピー（シンガポール）プライベート・リミテッド | 半導体レーザ装置 |
| EP1515367A2 (en) * | 2003-09-11 | 2005-03-16 | Oki Data Corporation | Semiconductor device and method of manufacturing the same |
| EP1515367A3 (en) * | 2003-09-11 | 2010-09-08 | Oki Data Corporation | Semiconductor device and method of manufacturing the same |
| US8384221B2 (en) | 2003-09-11 | 2013-02-26 | Oki Data Corporation | Semiconductor device, LED head and method of manufacturing the same |
| JP2009004644A (ja) * | 2007-06-22 | 2009-01-08 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2023121105A (ja) * | 2022-02-18 | 2023-08-30 | ネクサス・フォトニクス・インコーポレイテッド | 誘電体導波路に対する光結合を改善したｇａａｓ集積能動デバイス |
| JP2023164231A (ja) * | 2022-04-28 | 2023-11-10 | ネクサス・フォトニクス・インコーポレイテッド | 性能改善されたヘテロジニアスレーザおよび能動構成要素 |
| JP2023165584A (ja) * | 2022-05-06 | 2023-11-16 | ネクサス・フォトニクス・インコーポレイテッド | ヘテロジニアスＧａＮレーザおよび能動構成要素 |
| JP2023181956A (ja) * | 2022-06-13 | 2023-12-25 | ネクサス・フォトニクス・インコーポレイテッド | 非線形周波数変換素子を有する、ヘテロジニアスに統合したフォトニックプラットフォーム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3668979B2 (ja) | 2005-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6730990B2 (en) | Mountable microstructure and optical transmission apparatus | |
| Mathine | The integration of III-V optoelectronics with silicon circuitry | |
| KR100649777B1 (ko) | ＩｎＡｌＧａＮ 발광 장치 및 수직 전도 ＡｌＩｎＧａＮ 발광 장치 제조 방법 | |
| JP4126749B2 (ja) | 半導体装置の製造方法 | |
| US8994004B2 (en) | Hybrid silicon optoelectronic device and method of formation | |
| US6658041B2 (en) | Wafer bonded vertical cavity surface emitting laser systems | |
| US20190067900A1 (en) | Iii-nitride nanowire array monolithic photonic integrated circuit on (001)silicon operating at near-infrared wavelengths | |
| JP6452651B2 (ja) | 半導体光デバイスの製造方法および半導体光デバイス | |
| JPH11154774A (ja) | 面発光半導体デバイスの製造方法、この方法によって製造された面発光半導体デバイス及びこのデバイスを用いた表示装置 | |
| JP3230785B2 (ja) | 半導体レーザおよびその製造方法 | |
| US5101246A (en) | Photo-functional device | |
| US10734788B2 (en) | Quantum dot lasers integrated on silicon submount with mechanical features and through-silicon vias | |
| EP0204725A1 (en) | ASYMMETRIC CHIP DESIGN FOR LIGHT EMITTING DIODES. | |
| JP3668979B2 (ja) | 光電子集積回路装置の製造方法 | |
| CN118073965A (zh) | 异质集成结构及其制备方法、半导体器件 | |
| US20240030679A1 (en) | Quantum cascade laser devices with improved heat extraction | |
| US4911765A (en) | Method for fabricating a monolithic integration of a laser diode and a wide aperture photo diode | |
| US10461495B2 (en) | Substrate technology for quantum dot lasers integrated on silicon | |
| US5374588A (en) | Process for fabricating a compound semiconductor device | |
| JP2002232080A (ja) | 電流閉じ込め構造を持つ半導体素子及びその製造方法 | |
| US20230112885A1 (en) | Ridge waveguide laser with dielectric current confinement | |
| CN111727535B (zh) | 利用机械特征和贯穿硅通孔集成在硅基座上的量子点激光器 | |
| US10734785B2 (en) | Silicon photonics co-integrated with quantum dot lasers on silicon | |
| US20210375963A1 (en) | Image sensor and electronic device | |
| JPH02199877A (ja) | 光受信器及び光電子集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041111 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050117 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050404 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |