JP2002232080A - 電流閉じ込め構造を持つ半導体素子及びその製造方法 - Google Patents

電流閉じ込め構造を持つ半導体素子及びその製造方法

Info

Publication number
JP2002232080A
JP2002232080A JP2002005692A JP2002005692A JP2002232080A JP 2002232080 A JP2002232080 A JP 2002232080A JP 2002005692 A JP2002005692 A JP 2002005692A JP 2002005692 A JP2002005692 A JP 2002005692A JP 2002232080 A JP2002232080 A JP 2002232080A
Authority
JP
Japan
Prior art keywords
current
active layer
barrier structure
region
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002005692A
Other languages
English (en)
Other versions
JP2002232080A5 (ja
Inventor
Paul Marshall Charles
ポール・マーシャル・チャールズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2002232080A publication Critical patent/JP2002232080A/ja
Publication of JP2002232080A5 publication Critical patent/JP2002232080A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds

Abstract

(57)【要約】 【課題】１ＧＨｚを超えた帯域を持つ光通信リンクで使
用されることのできる半導体素子、及びその製造方法。 【解決手段】半導体装置は、活性層（１０）、電流伝導
領域（４）、及び電流伝導領域に隣接する１つ以上の電
流閉じ込め領域（２０、４５）を含み、電流伝導領域
（４）及び電流閉じ込め領域（２０、４５）が活性層
（１０）へと電流を流すように構成されており、電流閉
じ込め領域が金属不純物を添加した電流障壁構造（４
５）と、ｐ−ｎ接合電流障壁構造（２０）とを含み、ｐ
−ｎ接合電流障壁構造（２０）が電流伝導領域（４）と
金属不純物を添加した電流障壁構造（４５）との間に設
けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に１つ以上の電
流閉じ込め領域を有する半導体素子及びこのような素子
の製造方法に関するものであり、より具体的には半導体
レーザや発光ダイオード等のような埋め込みへテロ構造
発光素子に関する。
【０００２】
【従来の技術】埋め込みへテロ構造発光素子は通常、高
抵抗領域により画定された電流閉じ込め領域を有し、こ
れにより電流はその構造中にある光活性層へと流れる。
ＩｎＧａＡｓＰ／ＩｎＰ材料を使用した素子において
は、逆バイアスｐ‐ｎ又はｎ‐ｐダイオード構造による
電流閉じ込め領域が採用されている。このような構造に
よれば高抵抗及び低リーク電流を得ることが出来、作動
周波数範囲全域にわたって光ファイバ通信に広く採用さ
れている。しかしながら、作動周波数が約１ＧＨｚにも
なると、このような素子の性能は逆バイアスダイオード
接合にある電荷に起因する電流障壁構造のキャパシタン
スにより制約されてしまう。
【０００３】このことから他の電流障壁構造が開発され
ており、その一例として米国特許第４，６６０，２０８
号に記載されているＦｅを添加したＩｎＰベースの層を
あげることが出来る。このようなＦｅ添加層によれば逆
バイアス接合に基づく構造よりもキャパシタンスは低く
なるが、これと同等の抵抗には到達し得ない。この低抵
抗特性は更に素子の作動温度を上げる原因ともなる為、
高周波数帯ではその作動が制約され、また、素子寿命も
短い。そして過剰な昇温を避けるには駆動電圧を低く設
定しなければならず、これにより鉄添加材料から成る素
子の到達可能な帯域幅が制約される。
【０００４】
【発明が解決しようとする課題】近年、１ＧＨｚを超え
た帯域、例えば１０ＧＨｚにまで達する帯域を持つ光通
信リンクへの要求が高まっている。本発明の目的は、こ
れらの問題を解消する半導体素子を提供するところにあ
る。
【０００５】
【発明を解決するための手段】本発明は、活性層、電流
伝導領域、その電流伝導領域に隣接した１つ以上の電流
閉じ込め領域を含む半導体素子を提供するものであり、
電流伝導領域及び電流閉じ込め領域は活性層へと電流を
流すように構成されており、電流閉じ込め領域の各々
は、金属を添加した電流障壁構造とｐ‐ｎ接合電流障壁
構造とを有しており、このｐ−ｎ接合電流障壁構造が電
流伝導領域と金属添加した電流障壁構造との間に設けら
れていることを特徴とする。
【０００６】電流伝導領域のより近傍に配置されたｐ−
ｎ電流障壁構造は、高温において高抵抗及び良好な高周
波数性能を提供することが判明しており、また、ｐ−ｎ
電流障壁構造の体積を小さくすること、そして電流伝導
領域から更に離れた位置に金属を添加した第二の電流障
壁構造を用いることにより寄生容量を低減することが出
来る。
【０００７】例えば埋め込み型へテロ構造レーザダイオ
ードといった一部の種類の素子は、基板、基板上に設け
たメサストライプ及びメサストライプ中に設けた活性層
を含んでいる。ここで電流伝導領域は活性層へと電流を
流す。
【０００８】メサストライプは、例えば基板から隆起し
た１つ以上の側壁を含んだものである。活性層は側壁ま
で伸びており、側壁においてｐ−ｎ接合電流障壁構造で
覆われている。
【０００９】本発明の一実施例においては、メサ側壁は
活性層から金属不純物添加の電流閉じ込め構造へと横方
向に向かって傾斜している。また、好適実施形態におい
ては、金属不純物を添加した電流閉じ込め構造は実質的
に垂直の界面に沿ってｐ−ｎ電流閉じ込め構造に当接し
ている。
【００１０】更に本発明によれば、活性層、電流伝導領
域、この電流伝導領域に隣接した１つ以上の電流閉じ込
め領域を含み、電流伝導領域及び電流閉じ込め領域が活
性層へと電流を流すように構成されたことを特徴とする
半導体素子の製造方法が提供される。この方法は、ｉ）
半導体基板上に、活性層及び電流を活性層へと印加する
電流伝導領域を含む複数の半導体層成長させるステップ
と、ｉｉ）活性層に隣接してｐ−ｎ接合電流障壁構造を
成長させるステップと、そしてｉｉｉ）ｐ−ｎ接合電流
障壁構造に隣接して金属を添加した電流障壁構造を成長
させるステップとを含み、ｐ−ｎ接合電流障壁構造及び
金属を添加した電流障壁構造により電流伝導領域に電流
を流す為の電流閉じ込め領域が形成されることを特徴と
する。
【００１１】本発明の一実施例においては、ステップｉ
ｉ）の前に、活性層上に第一のエッチマスクが形成され
る。この第一のエッチマスクはエッチング工程において
エッチング除去すべき活性層の電流伝導領域に隣接する
領域を画定するものである。そしてステップｉｉｉ）の
前には第二のエッチマスクが活性層上及び電流伝導領域
に隣接したｐ−ｎ接合電流障壁構造上に形成される。第
二のエッチマスクは、エッチング工程においてエッチン
グ除去すべきｐ−ｎ接合電流障壁構造の活性層に隣接し
ていない領域を画定するものである。
【００１２】この第二のエッチマスクはステップｉｉ
ｉ）にて金属を添加した電流障壁構造を成長させる際も
残しておくことが出来る。
【００１３】第一の電流障壁構造の幅に充分な均等性を
持たせる為に、第二のエッチマスクは第一のエッチマス
クに対し、代表的には第二のエッチマスク幅の１０％〜
２０％程度の精度で横方向に揃えて設けられる。本発明
の一実施例においては、第二のエッチマスクは第一のエ
ッチマスクよりも横幅が大きい。
【００１４】本発明の他の実施例においては、ステップ
ｉｉ）の前に活性層上にエッチマスクが形成される。こ
のエッチマスクは、第一のエッチング工程においては活
性層の電流伝導領域に隣接したエッチング除去すべき領
域を画定するものである。このエッチマスクはステップ
ｉｉ）にてｐ−ｎ電流障壁構造を成長させる際も残して
おく。そしてこのエッチマスクは、第二のエッチング工
程においてはｐ−ｎ接合電流障壁構造の活性層に隣接し
ていないエッチング除去すべき領域の画定に利用され
る。
【００１５】このエッチマスクはステップｉｉｉ）にて
金属を添加した電流障壁構造を成長させる際もそのまま
残しておくことが出来る。
【００１６】この工程によれば、第一及び第二の電流障
壁構造の形成に１つのマスクしか使用せず、これら２つ
の電流障壁構造を自己整合的に形成することが出来る。
【００１７】以下に添付図を参照しつつ本発明の具体例
を説明する。
【００１８】
【発明の実施の形態】図１は実際の相対的な寸法を表し
たものではないが、本発明に基づく半導体素子１の断面
を示しており、ここでは素子は１．５５μｍ波長にて作
動する高速光ファイバリンク用のトランスミッタとして
好適な埋め込み型へテロ構造レーザダイオードである。
現在高速リンクは２．５又は１０Ｇｂｉｔ／秒で作動し
ているが、実験的には４０Ｇｂｉｔ／秒のビットレート
が可能であることが実証されている。
【００１９】次に図２を参照するが、素子１の製作は３
２ｍｍ２のウエハ３から開始されるが、ウエハは１０
１９／ｃｃの濃度に不純物添加されたｎ−ＩｎＰ基板２
及びその上に１０１８／ｃｃの濃度に不純物添加し、２
μｍの厚さに成長させたｎ−ＩｎＰ緩衝層８を含む。緩
衝層８の上に活性層１０がレーザダイオードの平坦活性
層を製作する周知の技術により形成されている。活性層
はバルク領域としても、ひずみ多重量子井戸構造（ＳＭ
ＱＷ）としても良い。ＳＭＱＷ素子の一例はＷ．Ｓ．Ｒ
ｉｎｇ等によるＯｐｔｉｃａｌ Ｆｉｂｒｅ Ｃｏｎｆ
ｅｒｅｎｃｅ，Ｖｏｌ．２，１９９６ Ｔｅｃｈｎｉｃ
ａｌ Ｄｉｇｅｓｔ Ｓｅｒｉｅｓ， Ｏｐｔｉｃａｌ
Ｓｏｃｉｅｔｙ ｏｆ Ａｍｅｒｉｃａに記載されて
いる。使用する活性層の種類は、本発明においては重要
ではない。
【００２０】本実施例においては、レーザダイオード１
は約１００ｎｍ〜３００ｎｍ厚のＩｎｘＧａ１−ｘＡｓ
１−ｙＰｙ四元活性層１０を含む。活性層１０の上に
は、約４００ｎｍ〜１μｍ厚に成長させたｐ＋‐ＩｎＰ
から成るＰ０層とも呼ばれるもう１つの緩衝層１２が設
けられている。
【００２１】図示はしていないが、レーザダイオード１
用のＤＦＢ格子をｎ−−ＩｎＰ緩衝層８中又は追加のｐ
−ＩｎＧａＡｓＰ格子層中に設けても良い。
【００２２】その後図２に示すように、周知の製造技術
を用いてウエハ３を酸化膜１６でコーティングする。酸
化膜はプラスマ化学蒸着法（ＰＥＣＶＤ）により形成し
たＳｉＯ２とすることが出来る。しかしながらＳｉＯ２
の他に、窒化シリコンも好適な選択肢の１つである。次
に図３に示したように、フォトレジストマスクを使用し
てフォトリソグラフィック技術により酸化膜１６をパタ
ーニングしてマスク２６を形成し、マスクに覆われてい
ないＰ０層１２、活性層１０及び２００ｎｍを残した緩
衝層８の全領域がエッチング除去される。この実施例に
おいては、層８、１０、１２はウエットエッチング工程
にて除去される為、マスク２６下には約２００ｎｍ〜５
００ｎｍのアンダーカットが生じる。
【００２３】層８、１０及び１２は、図の紙面に対して
直角方向に伸び、基板２の高さよりも隆起しているメサ
ストライプ構造１４に沿った部分以外は全域において除
去される。メサストライプ１４は対向して位置する左右
の側壁２１、２２を含んでいる。これらの側壁、緩衝層
８及びＰ０層１２によって印加電流Ｉ用の電流伝導領域
４が形成されるが、これはストライプ１４中の活性層１
０に沿った光モード１５における導光効果を持つもので
ある。
【００２４】メサストライプ１４の幅は素子によって異
なるが、レーザダイオード等の光電素子の場合、メサス
トライプ１４の幅は一般的に１μｍ〜１０μｍである。
メサストライプ１４は周囲の基板２から１μｍ〜２μｍ
隆起している。
【００２５】その後、第一の電流障壁構造２０をエッチ
ングされた素子上に形成するが、これはパターニングさ
れたマスク２６高さとほぼ同じレベルにまで成長させ
る。先ず始めにｐ型不純物を添加したＩｎＰ層１７が形
成され、その後ｎ型不純物を添加したＩｎＰ層１８が形
成される。ｐ型及びｎ型不純物添加層の厚さはほぼ等し
い。これらのＩｎＰ層１７及び１８により、レーザダイ
オード１に順バイアスが印加されている間は絶縁性を呈
するｐ−ｎ接合が形成される。
【００２６】第一の電流障壁構造２０を形成した後、１
０：１の緩衝ＨＦ溶液を用いて隆起ストライプ１４から
ＰＥＣＶＤで成膜した酸化膜１６を除去し、再度Ｐ０層
１２を露出させる。これにより、基板２、メサストライ
プ１４及びメサストライプ１４両側の側壁２１、２２に
当接する第一の電流障壁構造２０から成る、エッチング
及びコーティングされたウエハ２３が構成される。
【００２７】次にＰＥＣＶＤによるＳｉＯ２又は窒化シ
リコン等の酸化膜でエッチング及びコーティングされた
ウエハ２３を覆い、その後これを上述と同様にフォトリ
ソグラフィ技術によりパターンニング及びエッチングし
て第二のパターンニングされたマスク３６を形成する。
第二のパターニングされたマスク３６はメサストライプ
１４の長手方向に沿って設けられるが、幅はメサストラ
イプよりも大きい。従ってマスク３６はＰ０層１２の上
面３７上及び両メサ側壁２１、２２との接合部を少なく
とも１μｍ、望ましくは２μｍ横方向に超えて伸びてい
る。
【００２８】次に反応性イオンプラズマドライエッチン
グ工程において、Ｐ０層１２、活性層１０及び緩衝層８
（望ましくは緩衝層８の全厚）を除去し、これらの層を
実質的に垂直に切断する側壁４１、４２が形成される。
この結果得られた構造４４を図５に示す。
【００２９】その後エッチングで得た構造４４の露出し
た半導体表面にＭＯＶＣＤ法を実施して第二の電流障壁
構造４５を成長させる。この電流障壁構造は、鉄を添加
したＩｎＰベースの層４６と、その上に設けられたｎ‐
‐ＩｎＰ層４７とから構成される。金属不純物として、
鉄のかわりにルテニウム又はクロムを使用しても良い。
Ｆｅ−ＩｎＰ層は１μｍ〜２μｍであり、従ってこの層
はマスク３６レベル付近にまで達している。ｎ−−Ｉｎ
Ｐ層の厚さは約２００ｎｍ〜５００ｎｍであり、マスク
３６をわずかに超える。従って第二の電流障壁構造４５
は第一の電流障壁構造２０の側壁４１、４２に対し、そ
の実質的に垂直な界面に沿って当接しており、また、第
一の電流障壁構造２０はメサストライプ１４の側壁２
１、２２に当接している。第二の電流障壁構造４５は第
一の電流障壁構造２０よりも電流障壁領域深くにまで伸
びている為、第二の電流障壁構造４５は更にｎ−−Ｉｎ
Ｐ緩衝層８の一部にも実質的に垂直な界面に沿って当接
している。
【００３０】第二の障壁構造４５のｎ−−ＩｎＰ層４７
は、障壁構造を通じて正孔が伝搬されないように遮断す
ると同時に、金属添加層４６へのＺｎ拡散を防止するバ
リアとしての働きも持つ。
【００３１】第二の電流閉じ込め構造４５を形成した
後、パターニングされた酸化膜３６を１０：１の緩衝Ｈ
Ｆ溶液によりメサストライプ１４から除去し、再度Ｐ０
層１２を露出させる。
【００３２】その後Ｐ０層１２及び電流障壁構造２０、
４５上にｐ＋−ＩｎＰから成るクラッド層４８を約２μ
ｍ〜３μｍの厚さに成長させる。最後の半導体層とし
て、このクラッド層４８上に１００ｎｍ〜２００ｎｍ厚
に成膜する三元キャップ層４９を成膜する。キャップ層
４９はｐ＋＋−ＧａＩｎＡｓから成り、メサストライプ
１４の電流伝導領域４への電気接続を得る為の良好な低
抵抗のオーム接触を作る為に高度に不純物添加された
（約１０１９／ｃｃ）ものである。三元キャップ層のか
わりに、ＩｎＧａＡｓＰの四元キャップ層としても良
い。
【００３３】その後キャップ層４９上に周知の技術によ
り金属層５０を真空蒸着するが、これはまず、リフトオ
フ法によりパターンニングしたＴｉＰｔ層を用いてＴｉ
Ａｕ層の最終成膜を実施し、そして次にフォトリソグラ
フィック技術により画定された領域に金属ウエットエッ
チングを施すという周知の二段階方式で実施される。Ｔ
ｉＡｕ層の残された部分がキャップ層４９を介した良好
なオーム接触を持つコンタクトパッド５２を構成するこ
とになる。
【００３４】この結果得られたウエハ５４は、劈開工程
を助ける為に標準的な方法で約７０μｍ〜１００μｍの
厚さに薄く加工される。薄く加工されたウエハは次に従
来のスクライビング及び劈開工程により、先ず、横方向
に３５０μｍ幅のバー状に切断され、その後各バーが劈
開されて２００μｍ幅の個々の素子へと切り離される。
劈開した素子１の寸法は、長さ約３５０μｍ（例えばメ
サ１４の方向）、幅約２００μｍである。
【００３５】その後素子をヒートシンクへとはんだ付け
出来るようにウエハ裏面にＴｉ／Ａｕ金属層５３をスパ
ッタリングにより成膜する。
【００３６】図示していないが、試験終了後にレーザダ
イオードの出力面側に球面レンズと結合したシングルモ
ード光ファイバを配置し、金製のボンディングワイヤを
メタライズ接触５２へとはんだ付けした状態でこの素子
１を業界標準型パッケージに封止することも出来る。
【００３７】従って上述したＩｎＧａＡｓ／ＩｎＰ素子
１は、活性領域１０のより近傍に配した逆バイアスｐ−
ｎ構造と、活性領域１０からこれより離して設けた金属
添加ＩｎＰベース層とから成る複合型の電流閉じ込め領
域を含んでいる。活性層近傍のｐ−ｎ構造は、単に金属
を添加しただけの電流閉じ込め領域よりも優れた温度性
能を持ち、同時にこの構造の体積を小さくしたことによ
り第一の電流閉じ込め構造が高周波数作動した場合に逆
バイアスダイオード構造からの寄生容量によって生じる
過剰なリーク電流を低減している。従って、以下にも更
なる詳細を説明するが、本発明は高抵抗電流閉じ込め領
域と、広い範囲の作動温度にわたって低リーク電流を提
供するものである。本発明は更に、高速作動の実現にお
いて有用な高い駆動電圧の使用を可能とするものであ
る。
【００３８】図８乃至図１０は、上述した製造方法に変
更を加えた本発明の第二の実施例１０１に基づく製作方
法を説明するものであり、図中、図１乃至図７に示した
ものと同様の構成要素には同じ符号に１００を足したも
のを付している。第二の実施例１０１を製作する為に用
いる工程は、ウエハ上に設けるマスクがパターニングし
た無機材料マスク１２６の１つだけであるという点にお
いて第一の実施例１とは異なる。この態様におけるマス
ク１２６は、第一の電流障壁構造１２０が第二の電流障
壁構造１４５に対して確実に自己整列的に設けられる方
法で用いられる。
【００３９】この実施例においては、マスク１２６は図
３に示される対応マスクよりも幅が広い。しかしなが
ら、この場合においても第一の電流障壁構造１２０の
層、ｐ型不純物添加ＩｎＰ層１１７及びｎ型不純物添加
ＩｎＰ層１１８はマスク１２６とほぼ同じ高さにまで成
長させることが出来る。マスク１２６は充分な幅を有
し、従ってその下にある第一の電流障壁層は上述した良
好な高周波性能を提供することが出来る。よってマスク
１２６の領域外にある第一の電流障壁構造１２０及びそ
の下の緩衝層８を図９に示すように反応性イオンプラズ
マエッチング工程により除去することが出来る。
【００４０】このウエハは第一の実施例と同様の方法で
加工することが出来る。第二の電流障壁構造１４５は、
１μｍ〜２μｍ厚の鉄添加ＩｎＰ層１４６と、その上に
メサストライプ１１４の上面とほぼ同じ高さに設けた２
００ｎｍ〜５００ｎｍ厚のｎ −−ＩｎＰ層とから構成さ
れる。次にマスク１２６が除去され、その後クラッド層
１４８、キャップ層１４９、金属接触層１５０の成膜、
そしてメサストライプ１１４及び基板２上における接触
１５２、５３の形成が実施される。
【００４１】本発明に基づく半導体レーザダイオードの
性能を図１１乃至図１３に示す。図１１及び図１２は、
それぞれ２５℃及び８５℃における小信号応答を作動周
波数に対してプロットしたものであり、小信号の初期ス
ロープＳ２１をｄＢｏ（ｄＢＯｐｔｉｃａｌ）、そして
作動周波数をＧＨｚで表している。小信号の下降は１５
ＧＨｚ付近で−３ｄＢを通過する。信号立下り時間（９
０％から１０％まで）の測定結果は約８５ｐｓであっ
た。これはメサストライプの両側にｐ‐ｎ接合電流障壁
層しか設けていない標準的な埋め込みヘテロ構造レーザ
ダイオード素子の立下り時間である１２０ｐｓ〜２５０
ｐｓよりも著しく良好な値である。
【００４２】レーザダイオードの効率を試験する為に、
駆動電流に対する光出力のスロープ（勾配）ＤＣ測定を
２５℃及び８５℃にて実施した。代表的な駆動電流であ
る８．５ｍＡ（２５℃）及び２９ｍＡ（８５℃）でのス
ロープを測定し、これを約１ｍＡのスロープで割った。
これらのスロープの比は素子の効率を測るものさしであ
り、それぞれ２５℃では０．８６、８５℃では０．７１
であることがわかった。この種の素子に関しては、この
レベルの値は極めて良好であると言える。
【００４３】図１３は図１に示したレーザ素子の立下り
時間をプロットし、符号７０で示す円部分を他種の半導
体レーザ素子と比較したものである。図から明らかなよ
うに、代表的な立下り時間及びＳ２１初期スロープ特性
が極めて良好であることがわかる。
【００４４】本発明に基づく半導体素子は、高い作動周
波数帯域と良好な寿命特性を提供するものである。その
製造工程は、この種の素子の製造に用いられている他の
標準的な工程と似ている。更なる高価な製造装置を必要
とすることもない。２つの電流閉じ込め構造を形成する
為に用いる１つ又は複数のマスクのアライメント誤差範
囲は、標準的な製造装置を使っても過度の困難を生じず
に到達可能である。
【００４５】以上、レーザダイオードを具体例として本
発明を説明して来たが、本発明は電流伝導領域に電流を
流すことを助ける電流障壁領域を含んだ構成のものであ
ればいずれの高速半導体素子であっても適用可能であ
り、例えばリッジ導波管型レーザやポンプレーザ、エッ
ジ発光ダイオード、エッジフォトディテクタ、表面発光
レーザ、発光ダイオード及び上面受光型光検出素子等に
も適用することが出来る。他の例としては、Ｙ字接合部
にて２つの導波路に分かれた光導波管があげられる。こ
れは、Ｙ字の２つ又は３つの腕に電気的に駆動、又は変
調される活性光学領域を持つ例えば光増幅素子又は光変
調素子である。この場合、３つの異なる伝導領域が位置
することになる３本の腕の接合部に電流障壁領域を設け
ることが望ましい。
【００４６】本発明の上記説明においては、ｎ−ＩｎＰ
基板上に形成され、第一の電流障壁構造が活性層構造の
横に隣接した逆バイアスｐ−ｎ接合から構成されてお
り、第二の電流障壁構造が第一の電流障壁構造の横に隣
接した金属不純物添加ｎ−−ＩｎＰ層構造から構成され
ていることを特徴とする素子を例にあげている。しかし
ながら、本発明は異なる種類の素子に適用可能であるこ
とは言うまでもなく、例えば、ｐ＋＋−ＩｎＰ基板を使
用することも出来る。この場合、第一の電流障壁構造は
逆バイアスｎ−ｐ接合とし、第二の電流障壁構造中には
第一の電流障壁構造の横に隣接させて金属不純物添加ｐ
＋−ＩｎＰ層を設ければ良い。従って「ｐ−ｎ接合電流
障壁構造」という語は、このような逆バイアスｎ−ｐ接
合をも包含するものである。
【００４７】本発明を上述の好適実施形態に即して説明
すると、本発明は、活性層（１０）、電流伝導領域
（４；１０４）、及び前記電流伝導領域に隣接する１つ
以上の電流閉じ込め領域（２０、４５；１２０、１４
５）を含み、前記電流伝導領域（４；１０４）及び前記
電流閉じ込め領域（２０、４５；１２０、１４５）が前
記活性層（１０）へと電流を流すように構成されてお
り、前記電流閉じ込め領域が金属不純物を添加した電流
障壁構造（４５；１４５）と、ｐ−ｎ接合電流障壁構造
（２０；１２０）とを含み、前記ｐ−ｎ接合電流障壁構
造（２０；１２０）が前記電流伝導領域（４；１０４）
と前記金属不純物を添加した電流障壁構造（４５；１４
５）との間に設けられていることを特徴とする半導体素
子（１、１０１）を提供する。
【００４８】好ましくは、基板（２）と、前記基板上の
メサストライプ（１４；１１４）と、そして前記メサス
トライプ中の活性層（１０）を含み、前記電流伝導領域
（４；１０４）が前記活性層（１０）に電流を流す。
【００４９】好ましくは、前記メサストライプ（１４；
１１４）が前記基板（２）から隆起した１つ以上の側壁
（２１、２２；１２１、１２２）を含み、前記活性層
（１０）が前記側壁（２１、２２；１２１、１２２）へ
と伸びており、前記側壁において前記ｐ−ｎ接合電流障
壁構造（２０；１２０）により覆われている。
【００５０】好ましくは、前記メサの側壁（２１、２
２；１２１、１２２）が前記活性層（１０）から前記金
属不純物を添加した電流閉じ込め構造（４５；１４５）
に横方向に向かって傾斜している。
【００５１】好ましくは、前記金属不純物を添加した電
流閉じ込め構造（４５；１４５）が実質的に垂直の界面
（４１、４２；１４１、１４２）に沿って前記ｐ−ｎ接
合電流閉じ込め構造（２０；１２０）に当接している。
【００５２】好ましくは、半導体素子（１）は、埋め込
みヘテロ構造レーザダイオード素子である。
【００５３】好ましくは、半導体素子（１）は、ＩＩＩ
−Ｖ半導体材料から形成される。
【００５４】更に、本発明は、活性層（１０）、電流伝
導領域（４；１０４）、及び前記電流伝導領域に隣接す
る１つ以上の電流閉じ込め領域（２０、４５；１２０、
１４５）を含み、前記電流伝導領域（４；１０４）及び
前記電流閉じ込め領域（２０、４５；１２０、１４５）
が前記活性層（１０）へと電流を流すように構成された
ことを特徴とする半導体素子（１；１０１）を製造する
方法であって、ｉ）半導体基板（２）上に前記活性層
（１０）及び前記活性層（１０）へと電流を供給する為
の前記電流伝導層（４；１０４）を含む複数の半導体層
を成長させるステップと、ｉｉ）前記活性層（１０）に
隣接してｐ−ｎ接合電流障壁構造（２０；１２０）を成
長させるステップと、そしてｉｉｉ）前記ｐ−ｎ接合電
流障壁構造（２０；１２０）に隣接して金属不純物を添
加した電流障壁構造（４５；１４５）を成長させ、これ
により前記ｐ−ｎ接合電流障壁構造（２０；１２０）と
前記金属不純物を添加した電流障壁構造（４５；１４
５）とで、前記電流伝導領域（４；１０４）に電流を流
す為の電流閉じ込め領域を形成するステップとを含む方
法を提供する。
【００５５】好ましくは、前記ステップｉｉ）の前に、
エッチング除去すべき前記活性層（１０）の前記電流伝
導領域（４）に隣接する領域を画定する第一のエッチマ
スク（２６）を前記活性層（１０）上に形成し、また、
前記ステップｉｉｉ）の前に、エッチング除去すべき前
記ｐ−ｎ接合電流障壁構造（２０）の前記活性層（１
０）に隣接しない領域を画定する第二のエッチマスク
（３６）を前記活性層（１０）上及び前記ｐ−ｎ接合電
流障壁構造（２０）の前記電流伝導領域（４）に隣接す
る領域上に形成する。
【００５６】好ましくは、前記ステップｉｉ）の前に、
前記活性層の前記電流伝導領域（１０４）に隣接するエ
ッチング除去すべき領域を画定するエッチマスク（１２
６）を前記活性層（１０）上に形成し、前記ステップｉ
ｉ）において前記ｐ−ｎ接合電流障壁構造（１２０）を
成長させる間も前記第一のエッチマスク（１２６）を残
しておき、第二のエッチング工程においても、前記エッ
チマスク（１２６）をエッチング除去すべき前記ｐ−ｎ
接合電流障壁構造（２０）の前記活性層（１０）に隣接
していない領域の画定に利用する。
【図面の簡単な説明】
【図１】本発明に基づく埋め込みヘテロ構造半導体レー
ザ素子の断面模式図であり、素子は埋め込まれたメサス
トライプ中の活性層と、活性層へと電流を流す為の電流
伝導領域と、そして２つの異なる電流閉じ込め構造から
成る電流閉じ込め領域をヘテロ構造の両側に示す。
【図２】ｐ−ｎ接合電流障壁層から成る第一の電流閉じ
込め構造をメサストライプに隣接させて作成する為の第
１の工程を示す図である。
【図３】ｐ−ｎ接合電流障壁層から成る第一の電流閉じ
込め構造をメサストライプに隣接させて作成する為の第
２の工程を示す図である。
【図４】ｐ−ｎ接合電流障壁層から成る第一の電流閉じ
込め構造をメサストライプに隣接させて作成する為の第
３の工程を示す図である。
【図５】金属不純物を添加した電流障壁層から成る第二
の電流閉じ込め構造を第一の電流障壁層に隣接させて作
成する為の第１の工程を示す図である。
【図６】金属不純物を添加した電流障壁層から成る第二
の電流閉じ込め構造を第一の電流障壁層に隣接させて作
成する為の第２の工程を示す図である。
【図７】図１に示した素子の製作過程であり、クラッド
層、キャップ及び電気接触層を形成する手順を示す図で
ある。
【図８】本発明の第２の実施例に基づく工程手順の第１
の工程を説明する図である。
【図９】本発明の第２の実施例に基づく工程手順の第２
の工程を説明する図である。
【図１０】本発明の第２の実施例に基づく工程手順の第
３の工程を説明する図である。
【図１１】２５℃における小信号応答を作動周波数に対
してプロットしたグラフである。
【図１２】８５℃における小信号応答を作動周波数に対
してプロットしたグラフである。
【図１３】図１のレーザ素子及び周知の様々な種類の半
導体レーザ素子の立下り時間を小信号応答に対してプロ
ットしたグラフである。
【符号の説明】
１、１０１ 半導体素子 ２ 基板 ４、１０４ 電流伝導領域 １０ 活性層 １４、１１４ メサストライプ ２０、４５；１２０、１４５ 電流閉じ込め領域 ２１、２２；１２１、１２２ メサストライプの側壁 ２６ 第一のエッチマスク ３６ 第二のエッチマスク １２６ エッチマスク
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐ ａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎｉａ Ｕ．Ｓ．Ａ.

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】活性層、電流伝導領域、及び前記電流伝導
    領域に隣接する１つ以上の電流閉じ込め領域を含み、前
    記電流伝導領域及び前記電流閉じ込め領域が前記活性層
    へと電流を流すように構成されており、前記電流閉じ込
    め領域が金属不純物を添加した電流障壁構造と、ｐ−ｎ
    接合電流障壁構造とを含み、前記ｐ−ｎ接合電流障壁構
    造が前記電流伝導領域と前記金属不純物を添加した電流
    障壁構造との間に設けられていることを特徴とする半導
    体素子。
  2. 【請求項２】基板と、前記基板上のメサストライプと、
    そして前記メサストライプ中の活性層を含み、前記電流
    伝導領域が前記活性層に電流を流すことを特徴とする請
    求項１に記載の半導体素子。
  3. 【請求項３】前記メサストライプが前記基板から隆起し
    た１つ以上の側壁を含み、前記活性層が前記側壁へと伸
    びており、前記側壁において前記ｐ−ｎ接合電流障壁構
    造により覆われていることを特徴とする請求項２に記載
    の半導体素子。
  4. 【請求項４】前記メサの側壁が前記活性層から前記金属
    不純物を添加した電流閉じ込め構造に横方向に向かって
    傾斜していることを特徴とする請求項２又は３に記載の
    半導体素子。
  5. 【請求項５】前記金属不純物を添加した電流閉じ込め構
    造が実質的に垂直の界面に沿って前記ｐ−ｎ接合電流閉
    じ込め構造に当接していることを特徴とする先行請求項
    いずれかに記載の半導体素子。
  6. 【請求項６】埋め込みヘテロ構造レーザダイオード素子
    であることを特徴とする先行請求項いずれかに記載の半
    導体素子。
  7. 【請求項７】ＩＩＩ−Ｖ半導体材料から形成されたこと
    を特徴とする先行請求項いずれかに記載の半導体素子。
  8. 【請求項８】活性層、電流伝導領域、及び前記電流伝導
    領域に隣接する１つ以上の電流閉じ込め領域を含み、前
    記電流伝導領域及び前記電流閉じ込め領域が前記活性層
    へと電流を流すように構成されたことを特徴とする半導
    体素子を製造する方法であって、 ｉ）半導体基板上に前記活性層及び前記活性層へと電流
    を供給する為の前記電流伝導層を含む複数の半導体層を
    成長させるステップと、 ｉｉ）前記活性層に隣接してｐ−ｎ接合電流障壁構造を
    成長させるステップと、そして ｉｉｉ）前記ｐ−ｎ接合電流障壁構造に隣接して金属不
    純物を添加した電流障壁構造を成長させ、これにより前
    記ｐ−ｎ接合電流障壁構造と前記金属不純物を添加した
    電流障壁構造とで、前記電流伝導領域に電流を流す為の
    電流閉じ込め領域を形成するステップとを含む方法。
  9. 【請求項９】前記ステップｉｉ）の前に、エッチング除
    去すべき前記活性層の前記電流伝導領域に隣接する領域
    を画定する第一のエッチマスクを前記活性層上に形成
    し、また、前記ステップｉｉｉ）の前に、エッチング除
    去すべき前記ｐ−ｎ接合電流障壁構造の前記活性層に隣
    接しない領域を画定する第二のエッチマスクを前記活性
    層上及び前記ｐ−ｎ接合電流障壁構造の前記電流伝導領
    域に隣接する領域上に形成することを特徴とする請求項
    ８に記載の方法。
  10. 【請求項１０】前記ステップｉｉ）の前に、前記活性層
    の前記電流伝導領域に隣接するエッチング除去すべき領
    域を画定するエッチマスクを前記活性層上に形成し、前
    記ステップｉｉ）において前記ｐ−ｎ接合電流障壁構造
    を成長させる間も前記第一のエッチマスクを残してお
    き、第二のエッチング工程においても、前記エッチマス
    クをエッチング除去すべき前記ｐ−ｎ接合電流障壁構造
    の前記活性層に隣接していない領域の画定に利用するこ
    とを特徴とする請求項８に記載の方法。
JP2002005692A 2001-01-18 2002-01-15 電流閉じ込め構造を持つ半導体素子及びその製造方法 Withdrawn JP2002232080A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01300447A EP1225670B1 (en) 2001-01-18 2001-01-18 Semiconductor device with current confinement structure
EP01300447.8 2001-01-18

Publications (2)

Publication Number Publication Date
JP2002232080A true JP2002232080A (ja) 2002-08-16
JP2002232080A5 JP2002232080A5 (ja) 2005-08-04

Family

ID=8181652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002005692A Withdrawn JP2002232080A (ja) 2001-01-18 2002-01-15 電流閉じ込め構造を持つ半導体素子及びその製造方法

Country Status (4)

Country Link
US (1) US6509580B2 (ja)
EP (1) EP1225670B1 (ja)
JP (1) JP2002232080A (ja)
DE (1) DE60136261D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064512A (ja) * 2003-08-13 2005-03-10 Samsung Electronics Co Ltd 集積光学装置及びその製造方法
JP2005260109A (ja) * 2004-03-15 2005-09-22 Fujitsu Ltd 光半導体素子

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10108079A1 (de) * 2000-05-30 2002-09-12 Osram Opto Semiconductors Gmbh Optisch gepumpte oberflächenemittierende Halbleiterlaservorrichtung und Verfahren zu deren Herstellung
US6829275B2 (en) * 2001-12-20 2004-12-07 Bookham Technology, Plc Hybrid confinement layers of buried heterostructure semiconductor laser
EP1372228B1 (en) * 2002-06-12 2006-10-04 Agilent Technologies, Inc. - a Delaware corporation - Integrated semiconductor laser and waveguide device
DE60209184T2 (de) * 2002-06-12 2006-07-20 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Integriertes Halbleiterlaser-Wellenleiter-Element
US7009214B2 (en) 2003-10-17 2006-03-07 Atomic Energy Council —Institute of Nuclear Energy Research Light-emitting device with a current blocking structure and method for making the same
DE102010026518A1 (de) 2010-07-08 2012-01-12 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
JP5803366B2 (ja) * 2011-07-14 2015-11-04 住友電気工業株式会社 埋め込みヘテロ構造半導体レーザの製造方法及び埋め込みヘテロ構造半導体レーザ
US11133649B2 (en) * 2019-06-21 2021-09-28 Palo Alto Research Center Incorporated Index and gain coupled distributed feedback laser

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425650A (en) * 1980-04-15 1984-01-10 Nippon Electric Co., Ltd. Buried heterostructure laser diode
ES2084358T3 (es) * 1991-05-07 1996-05-01 British Telecomm Extraccion optica del reloj.
JPH05167191A (ja) * 1991-12-18 1993-07-02 Furukawa Electric Co Ltd:The 埋め込み型半導体レーザ素子
JPH0722691A (ja) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp 半導体レーザとその製造方法
EP0639875A1 (en) * 1993-07-12 1995-02-22 BRITISH TELECOMMUNICATIONS public limited company Electrical barrier structure for semiconductor device
JPH0851250A (ja) * 1994-08-09 1996-02-20 Mitsubishi Electric Corp 半導体レーザ
US5832019A (en) * 1994-11-28 1998-11-03 Xerox Corporation Index guided semiconductor laser biode with shallow selective IILD
JP3386261B2 (ja) * 1994-12-05 2003-03-17 三菱電機株式会社 光半導体装置、及びその製造方法
JPH08213691A (ja) * 1995-01-31 1996-08-20 Nec Corp 半導体レーザ
JPH0918079A (ja) * 1995-06-27 1997-01-17 Mitsubishi Electric Corp 半導体装置の製造方法，及び半導体装置
JP3241002B2 (ja) * 1998-09-02 2001-12-25 日本電気株式会社 半導体レーザの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064512A (ja) * 2003-08-13 2005-03-10 Samsung Electronics Co Ltd 集積光学装置及びその製造方法
JP2005260109A (ja) * 2004-03-15 2005-09-22 Fujitsu Ltd 光半導体素子

Also Published As

Publication number Publication date
US6509580B2 (en) 2003-01-21
EP1225670B1 (en) 2008-10-22
US20020093013A1 (en) 2002-07-18
EP1225670A1 (en) 2002-07-24
DE60136261D1 (de) 2008-12-04

Similar Documents

Publication Publication Date Title
US6238943B1 (en) Optical semiconductor device and a method of manufacturing the same
JP2008010484A (ja) 半導体光素子及び光送信モジュール
JP3230785B2 (ja) 半導体レーザおよびその製造方法
JPH07112098B2 (ja) 半導体素子の製造方法
JP4158383B2 (ja) 半導体光集積素子
US4958202A (en) Semiconductor light-emitting device and method of manufacturing the same
JP2002164622A (ja) 半導体光素子
JP2002232080A (ja) 電流閉じ込め構造を持つ半導体素子及びその製造方法
KR100912564B1 (ko) 반도체 광 소자 및 그 제조 방법
US6931041B2 (en) Integrated semiconductor laser device and method of manufacture thereof
KR100768535B1 (ko) 광소자
US5351258A (en) Semiconductor laser device
US6031857A (en) Semiconductor device having a current-constricting spaces and method of manufacturing the device
JP4638753B2 (ja) 半導体光素子および半導体光素子の製造方法
US20030062517A1 (en) Semiconductor device with current confinement structure
JP3186645B2 (ja) 半導体レーザ及びその製造方法
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
CN114678767A (zh) 半导体光元件及其制造方法
JPH06326399A (ja) 半導体レーザ素子およびその製造方法
EP1339108A1 (en) Semiconductor device with current confinement structure
JPH07312462A (ja) 面発光レーザダイオードの製造方法，及び面発光レーザダイオード
JPH08316584A (ja) 半導体光素子およびその製造方法
JP2002343951A (ja) 化合物半導体装置
JP2002329921A (ja) 光集積素子の製造方法および光集積素子
JPH1012972A (ja) 光半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050111

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060323

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070320

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070608