JPH0722691A - 半導体レーザとその製造方法 - Google Patents

半導体レーザとその製造方法

Info

Publication number
JPH0722691A
JPH0722691A JP5160632A JP16063293A JPH0722691A JP H0722691 A JPH0722691 A JP H0722691A JP 5160632 A JP5160632 A JP 5160632A JP 16063293 A JP16063293 A JP 16063293A JP H0722691 A JPH0722691 A JP H0722691A
Authority
JP
Japan
Prior art keywords
layer
mesa
conductivity type
inp
stripe portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5160632A
Other languages
English (en)
Inventor
Tatsuya Kimura
達也 木村
Keisuke Matsumoto
啓資 松本
Akira Takemoto
彰 武本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5160632A priority Critical patent/JPH0722691A/ja
Priority to US08/257,118 priority patent/US5452315A/en
Publication of JPH0722691A publication Critical patent/JPH0722691A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers
    • H01S5/32391—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers based on In(Ga)(As)P

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】 レーザ発振に寄与しない無効電流を低減で
き、レーザの特性及び信頼性の高い半導体レーザ１０２
を得る。 【構成】 ｐ−ＩｎＰ下クラッド層とｎ−ＩｎＰ上クラ
ッド層との間にアンドープ活性層２を挟み込んでなる、
（１１１）Ｂ面をそのメサ側面とするメサストライプ部
１０２ａを備えるとともに、該メサストライプ部１０２
ａ両側のｐ−クラッド層１ｂ上に、ｎ−ＩｎＰ電流ブロ
ック層１４及びＦｅをドープした高抵抗ＩｎＰ層１５を
積層してなる光・電流閉込領域１０２ｂを備え、該光・
電流閉込領域１０２ｂを、上記ｎ−ＩｎＰ電流ブロック
層１４の（１１１）Ｂメサ側面上に位置する側端が、上
記ｎ−ＩｎＰ上クラッド層３ａと活性層２との境界上に
位置する構造とした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体レーザ及びその
製造方法に関し、特にｐ電極とｐ型半導体領域との接触
抵抗を低減する構造及びその形成方法、活性層への不純
物の拡散を防止するための電流ブロック層の構造及びそ
の形成方法、並びに活性層横の無効電流を低減するため
の電流ブロック層の構造及びその形成方法に関するもの
である。
【０００２】
【従来の技術】図１４は、従来の埋込みヘテロ構造の半
導体レーザ（以下ＢＨ型半導体レーザともいう。）の断
面構造を示す図であり、図１５はこのＢＨ型半導体レー
ザの製造方法を主要工程順に示す断面図である。図にお
いて２０１はＢＨ型半導体レーザで、レーザ発振が行わ
れるメサストライプ部２０１ａと、該メサストライプ部
２０１ａ内にレーザ光及びレーザ駆動電流を閉じ込める
ための光・電流閉込領域２０１ｂとを有している。
【０００３】ここで、上記メサストライプ部２０１ａ
は、ｐ−ＩｎＰ基板２１ａの表面の断面メサ状部分１ａ
上にノンドープ活性層２及びｎ−ＩｎＰクラッド層３ｃ
を順次積層した構造となっており、また光・電流閉込領
域２０１ｂは、上記ｐ−ＩｎＰ基板２１ａ上に上記メサ
ストライプ部２０１ａの側面を覆うよう形成された、Ｆ
ｅをドープした半絶縁性ＩｎＰ埋込み層５０と、該埋込
み層５０上に形成されたｎ−ＩｎＰ埋込み層４０とから
構成されている。
【０００４】そして上記メサストライプ部２０１ａ上及
び光・電流閉込領域２０１ｂ上には、全面に第２のｐ−
ＩｎＰクラッド層３ｄ及びｐ−ＩｎＰコンタクト層８０
が順次形成され、さらにその上には、上記メサストライ
プ部２０１ａに対応する部分に開口を有する絶縁膜１０
ａを介してＡｕＺｎ合金からなるｐ電極２８が形成され
ており、また上記ｐ−ＩｎＰ基板２１ａの裏面側にはＣ
ｒＡｕ合金からなるｎ電極２７が全面に形成されてい
る。
【０００５】次に製造方法について説明する。まず、第
１回目の結晶成長により、ｎ−ＩｎＰ基板２１ａ上に、
厚さ０．１μｍのアンドープＩｎＧａＡｓＰ層２ａ及び
厚さ０．５μｍのｐ−ＩｎＰ層３ｃ1を順次成長する
（図１５(a) ）。ここで上記ｐ−ＩｎＰ層３ｃ1 の濃度
は１×１０18cm-3程度にしている。
【０００６】次に写真製版技術により上記ｐ−ＩｎＰ層
３ｃ1 上に形成した、所定パターンを有する絶縁膜３１
をマスクとして、上記ｐ−ＩｎＰ層３ｃ1 ，アンドープ
ＩｎＧａＡｓＰ層２ａ及びｐ−ＩｎＰ基板２１ａの表面
部分を、ＨＢｒ系のエッチング液により合わせて４．５
μｍ程度選択的にエッチングして、メサストライプ部２
０１ａを形成する（図１５(b) ）。
【０００７】続いて、２回目の結晶成長により、メサス
トライプ部２０１ａ両側のｐ−ＩｎＰ基板２１ａ上に、
Ｆｅをドープした半絶縁性ＩｎＰ埋込層５０を上記メサ
ストライプ部２０１ａの側面を覆うよう形成し、さらに
その上にｎ−ＩｎＰ層４０をその表面がメサストライプ
部２０１ａの表面と一致する程度の厚さに形成して、光
・電流閉込領域２０１ｂを形成する（図１５(c) ）。こ
こで上記半絶縁性ＩｎＰ埋込層５０及びｎ−ＩｎＰ埋込
層４０は、その平坦な部分での厚さがそれぞれ３μｍ、
１．５μｍ程度になるよう形成しており、また各層５０
及び４０の濃度は４×１０16cm-3，７×１０18cm-3程度
にしている。
【０００８】そして、上記絶縁膜３１を除去した後、メ
サストライプ部２０１ａの第１のｐ−ＩｎＰ上クラッド
層３ｃ上及び光・電流閉込領域２０１ａの半絶縁性Ｉｎ
Ｐ層５０上全面に濃度１×１０18cm-3程度の第２のｐ−
ＩｎＰ上クラッド層３ｄを厚さ１μｍ程度に形成し、さ
らにその上に濃度７×１０18cm-3程度のｐ−ＩｎＰコン
タクト層８０を厚さ０．５μｍ程度に形成する（図１５
(d) ）。
【０００９】その後、第２のｎ−ＩｎＰコンタクト層８
０上に、メサストライプ部２０１ａに対応する位置に開
口部１０ａを有する絶縁膜１０を介してｐ電極２８を形
成するとともに、ｎ−ＩｎＰ基板２１ａの裏面側にｎ電
極２７を形成して、ＢＨ型半導体レーザ２０１を完成す
る（図１５(e) ）。
【００１０】次に動作について説明する。上記ｎ電極２
８及びｐ電極２７に所定の電圧を印加すると、ｎ−Ｉｎ
Ｐ基板２１ａ及び第２のｐ−ＩｎＰ上クラッド層３ｄ間
に電位差が生じ、電流が上記ｐ−ＩｎＰクラッド層３ｄ
側からＩｎＰ基板２１ａ側に流れる。
【００１１】この時、上記メサストライプ部２０１ａの
両側には半絶縁性ＩｎＰ埋込み層５０及びｎ−ＩｎＰ埋
込み層４０とが配置されているため、電流は上記メサス
トライプ部２０１ａに集中して流れることとなる。つま
りキャリアであるホールと電子は、効率よく活性層２に
注入され、キャリアの注入量があるレベルに達すると、
レーザ発振を生ずる。
【００１２】また、半絶縁性ＩｎＰ埋込み層５０が、電
子を捕獲する深い準位を有したＦｅドープＩｎＰ層で構
成されているため、活性層２の脇を流れる電子は、半絶
縁性ＩｎＰ埋込み層５０に形成した準位に捕獲されるこ
ととなり、発光に寄与しない無効電流が小さく抑えられ
ることとなる。
【００１３】次に、ｐ−ＩｎＰ基板を用いた従来のＢＨ
型半導体レーザについて説明する。図１６はこのＢＨ型
半導体レーザの構造を示す断面図、図１７(a) 〜図１７
(e) はこの半導体レーザの製造方法を説明するための工
程図である。図において、２０２は従来の半導体レーザ
で、１は（００１）面または（００１）面近傍の結晶面
をその表面とするｐ−ＩｎＰ基板であり、該ｐ−ＩｎＰ
基板１上には、ｐ−ＩｎＰ下クラッド層１ｂが形成され
ている。そしてこのｐ−ＩｎＰ下クラッド層１ｂ表面の
所定領域上には、（２２１）Ｂ面をそのメサ側面とす
る、（１１０）方向と平行な断面順メサ形状のメサスト
ライプ部２０２ａが形成されている。このメサストライ
プ部２０２ａは、ノンドープのＩｎＧａＡｓＰ活性層２
を上下から上記ｐ−ＩｎＰ下クラッド層１ｂの表面領域
の一部１ｂ1 と、ｎ−ＩｎＰ上クラッド層３ａとで挟み
込んだ構造となっている。
【００１４】また上記メサストライプ部２０２ａの両側
のｐ−ＩｎＰクラッド層１ｂ上には、該クラッド層１ｂ
との間のＰＮ接合障壁によりホールをブロックするｎ−
ＩｎＰ電流ブロック層４１がメサストライプ部の側面を
覆うよう形成されており、さらにその上には電子をトラ
ップするＦｅドープＩｎＰ埋込み層５１が、その表面が
上記メサストライプ部２０２ａの表面と一致するよう所
定の厚さに形成されている。
【００１５】そしてここでは、上記ｎ−ＩｎＰ電流ブロ
ック層４１及びＦｅドープＩｎＰ埋込み層５１により上
記メサストライプ部２０２ａの活性層２内に光及び電流
を閉じ込めるための光・電流閉込領域２０２ｂが構成さ
れている。また、上記メサストライプ部２０２ａ及び光
・電流閉込領域２０２ｂの上には、第２のｎ−ＩｎＰク
ラッド層３ｂ及びｎ−ＩｎＰコンタクト層７０が順次形
成されている。
【００１６】次に製造方法について説明する。まず、Ｍ
ＯＣＶＤ法によりｐ−ＩｎＰ基板１の（００１）面ある
いはその近傍の結晶面上に、厚さ２μｍのｐ−ＩｎＰ下
クラッド層１ｂ，厚さ０．１μｍのアンドープＩｎＧａ
ＡｓＰ層２ａ，及び厚さ０．５μｍのｎ−ＩｎＰ層３ａ
1 を順次成長し、その上にスパッタ法により厚さ１００
０オングストロームのＳｉＯ2膜を形成し、これを通常
のホトレジスト技術を用いてパターニングして、（１１
０）方向に平行なストライプ状パターンを有するＳｉＯ
2 膜３２を形成する（図１７(a) ）。ここでは、上記ｐ
−ＩｎＰ下クラッド層１ｂ及びｐ−ＩｎＰ層３ａ1 の濃
度はそれぞれ１×１０18cm-3程度にしている。
【００１７】次に、上記ＳｉＯ2 膜３２をマスクとし
て、上記ｎ−ＩｎＰ層３ａ1 ，ＩｎＧａＡｓＰ層２ａ及
びｐ−ＩｎＰ下クラッド層１ｂの表面部分をＨＢｒ系の
エッチング液により合わせて２．５μｍ程度選択的にエ
ッチングして、メサストライプ部２０２ａを形成する
（図１７(b) ）。
【００１８】続いて、ＭＯＣＶＤ法により、上記メサス
トライプ部両側に、濃度７×１０18cm-3程度のｎ−Ｉｎ
Ｐ電流ブロック層４１を厚さ１μｍ程度成長し、さらに
その上にＦｅを４×１０16cm-3程度ドープしたＩｎＰ高
抵抗層５１を１．５μｍ程度の厚さに成長する（図１７
(c) ）。この時、ｎ−ＩｎＰ電流ブロック層４１はメサ
ストライプ部２０２ａの側面を覆うよう形成され、該ブ
ロック層４１の、ＳｉＯ2 膜３２下面に対向する上端面
４１ａは（１１１）Ｂ面となり、上記電流ブロック層６
１の、メサ側面に沿った側面４１ｂは（２２１）Ｂ面と
なる。
【００１９】そして、ＳｉＯ2 膜３２をＨＦでエッチン
グ除去した後、再びＭＯＣＶＤ法により、上記第１のｎ
−ＩｎＰ上クラッド層３ａ及びＩｎＰ高抵抗層５１上に
濃度１×１０18cm-3の第２のｎ−ＩｎＰクラッド層３ｂ
及び濃度７×１０18cm-3のｎ−ＩｎＰコンタクト層７０
をそれぞれ厚さ１μｍ程度，及び０．５μｍ程度に成長
する（図１７(d) ）。
【００２０】その後、第２のｎ−ＩｎＰ上クラッド層３
ｂ上に、メサストライプ部２０２ａに対応する位置に開
口部１０ａを有する絶縁膜１０を介してｎ電極７を形成
するとともに、ｐ−ＩｎＰ基板１の裏面側にｐ電極８を
形成して、ＢＨ型半導体レーザ２０２を完成する（図１
７(e) ）。
【００２１】次に動作について説明する。レーザ発振動
作は上記図１４に示す半導体レーザ２０１と同一である
ので、ここでは、ｎ−ＩｎＰ電流ブロック層４１及びＦ
ｅ−ＩｎＰ高抵抗層５１からなる光・電流閉込領域２０
２ａの機能について説明する。
【００２２】図２２は上記光・電流閉込領域２０２ｂ部
分，つまりｐ−ＩｎＰクラッド層１ｂ，ｎ−ＩｎＰ電流
ブロック層４１，Ｆｅ−ＩｎＰ高抵抗層５１，及び第２
のｎ−ＩｎＰクラッド層３ｂからなる積層構造のエネル
ギーバンド構造を示す図であり、図２２(a) はバイアス
を印加していない熱平衡状態のエネルギーバンド構造
を、図２２(b) は順バイアスを印加した状態のエネルギ
ーバンド構造を示している。また図２１は、上記半導体
レーザ２０２の光・電流閉込領域２０２ａをＦｅ−Ｉｎ
Ｐ高抵抗層のみから構成した場合の光・電流閉込領域で
のエネルギーバンド構造を示しており、図２１(a) はバ
イアスを印加していない熱平行状態、図２１(b) はバイ
アスを印加した状態を示している。なお、図２０は参考
までに通常のＰＮ接合部分のエネルギーバンド構造を、
バイアスを印加していない熱平衡状態（図２０(a) ）
と、バイアスを印加した状態（図２０(b) ）とにわけて
示している。そしてこれらの図において、ＩnDE は電子
の拡散による電流、ＩnDR は電子の電界による電流、Ｉ
pDE は正孔の拡散による電流、ＩpDR は正孔の電界によ
る電流である。
【００２３】例えば、ＢＨ型半導体レーザにおいて、メ
サストライプ部両側の光・電流閉込領域をＦｅ−ＩｎＰ
高抵抗層５１のみから構成した場合には、レーザ発振の
ための順バイアスＶを印加すると、図２１(b) に示すよ
うにＦｅ−ＩｎＰ高抵抗層５１は電子をトラップする高
抵抗電流ブロック層としてはたらくが、正孔は、Ｆｅ−
ＩｎＰ層とその下側のｐ−ＩｎＰクラッド層との間の低
いエネルギー障壁を乗り越えて、Ｆｅ−ＩｎＰ層５１に
注入されることとなる。この結果Ｆｅ−ＩｎＰ層５１に
注入された正孔は電子と再結合し、再結合電流が流れて
しまい、Ｆｅ−ＩｎＰ高抵抗層５１による電流ブロック
効果がなくなる。
【００２４】これに対し、図１６に示す構造のＢＨ型半
導体レーザ２０２のように、上記光・電流閉込領域２０
２をｎ−ＩｎＰ電流ブロック層４１とその上のＦｅ−Ｉ
ｎＰ高抵抗層５１とから構成したものでは、ｐ電極７と
ｎ電極８に順バイアスを印加しても、ｐ−ＩｎＰ下クラ
ッド層１ｂとその上のｎ−ＩｎＰ電流ブロック層４１と
の間のＰＮ接合障壁の高さは変化しない。これは、Ｆｅ
−ＩｎＰ高抵抗層５１部分でエネルギーバンド構造が傾
斜することにより、印加した順バイアスＶが吸収される
ためである。
【００２５】このため、ｐ−ＩｎＰクラッド層１ｂから
Ｆｅ−ＩｎＰ高抵抗層５１へのホールの注入を防止で
き、これによりレーザの駆動電流を光・電流閉込領域２
０２ｂにてブロックして、該領域２０２ｂに挟まれたメ
サストライプ部２０２ａの活性層に駆動電流を効率よく
供給することができる。
【００２６】次に、ｐｎｐｎサイリスタ構造の光・電流
閉込領域を有する従来のＢＨ型半導体レーザについて説
明する。図１８はこの半導体レーザの構造を示す断面
図、図１９(a) 〜図１９(e) は該半導体レーザの製造方
法を主要工程順に説明するための断面図である。図にお
いて、２０３はメサストライプ部２０２ａの両側にｐｎ
ｐｎサイリスタ構造の光・電流閉込領域２０３ｂを有す
る半導体レーザであり、上記光・電流閉込領域２０３ｂ
は、ｐ−ＩｎＰクラッド層１ｂ上にｐ−ＩｎＰ埋込層６
１，ｎ−ＩｎＰ電流ブロック層６２，及びｐ−ＩｎＰ電
流ブロック層６３を順次形成してなる構造となってい
る。その他の構成は図１６に示す従来のＢＨ型半導体レ
ーザ２０２と同一である。
【００２７】次に製造方法について説明する。図１７
(a) ，(b) に示す工程と同様にして、ｐ−ＩｎＰ下クラ
ッド層１ｂ上にメサストライプ部２０２ａを形成した後
（図１９(a) ，(b) ）、ｐ−ＩｎＰ埋込層６１，ｎ−Ｉ
ｎＰ電流ブロック層６２，及びｐ−ＩｎＰ電流ブロック
層６３をそれぞれ厚さ０．７μｍ，０．８μｍ，及び１
μｍ程度に順次成長する（図１９(c) ）。ここで上記ｐ
−ＩｎＰ埋込層６１及びｐ−ＩｎＰ電流ブロック層６３
の濃度はそれぞれ１×１０18cm-3程度に、またｎ−Ｉｎ
Ｐ電流ブロック層６２の濃度は７×１０18cm-3に設定し
ている。
【００２８】また上記ｐ−ＩｎＰ埋込層６１は、上記メ
サストライプ部２０２ａの側面を覆うよう成長し、これ
によりｎ−ＩｎＰ電流ブロック層６２とｎ−ＩｎＰクラ
ッド層３ａとが上記ｐ−ＩｎＰ埋込層６１により電気的
に分離されることとなる。そして該埋込層６１の、Ｓｉ
Ｏ2 膜３２下面に対向する上端面６１ａは（１１１）Ｂ
面となり、上記埋込層６１の、メサ側面に沿った側面６
１ｂは（２２１）Ｂ面となる。
【００２９】続いて、ＳｉＯ2 膜３２をＨＦにより除去
した後、再びＭＯＣＶＤ法により、上記第１のｎ−Ｉｎ
Ｐ上クラッド層３ａ及びｐ−ＩｎＰ電流ブロック層６３
上に第２のｎ−ＩｎＰクラッド層３ｂ及びｎ−ＩｎＰコ
ンタクト層７０をそれぞれ厚さ１μｍ，０．５μｍ程度
に成長する（図１９(d) ）。
【００３０】その後、第２のｎ−ＩｎＰ上クラッド層３
ｂ上に、メサストライプ部２０２ａに対応する位置に開
口部１０ａを有する絶縁膜１０を介してｎ電極７を形成
するとともに、ｐ−ＩｎＰ基板１の裏面側にｐ電極８を
形成して、ｐｎｐｎサイリスタ構造の光・電流閉込領域
２０３ｂを有するＢＨ型半導体レーザ２０３を完成する
（図１９(e) ）。
【００３１】
【発明が解決しようとする課題】ところが、上述した各
タイプの半導体レーザ２０１〜２０３では、それぞれ以
下に示すような問題がある。すなわち、図１４に示す従
来の半導体レーザ２０１では、半絶縁性ＩｎＰ層５０
と、活性層２とが接触しているため、半絶縁性ＩｎＰ層
５０にドーピングしているＦｅが活性層２中に拡散して
活性層２が汚染されることとなり、半導体レーザの特性
が悪化するという問題点があった。ここでｐ−ＩｎＰ層
３ｄにドーピングされているＺｎの拡散長は０．３μｍ
に対し、Ｆｅは約１０μｍである。
【００３２】また、一般にｐ−ＩｎＰ層３ｄとｐ電極２
８とのオーム性接触は取りにくく、しかもｎ−ＩｎＰ基
板１を用いた半導体レーザでは、上記ｐ−ＩｎＰ層３ｄ
とｐ電極２８との接触面積が素子容量低減による高速化
という点から小さくなり、このためｐ電極２８の接触抵
抗が上がり、素子全体としての抵抗の増大により、素子
の特性が悪化するという問題点があった。
【００３３】また、上記半導体レーザ２０２では、ｎ−
ＩｎＰ電流ブロック層４１とｎ−ＩｎＰクラッド層３ａ
とが接触しているため、図１６に示すような発振に寄与
しない無効電流Ｉr が流れ、効率的にアンドープ活性層
２中に注入電流が流れないという問題がある。
【００３４】さらに、上記半導体レーザ２０３の構造に
おいても、図１８に示すように無効電流Ｉr がｎ−Ｉｎ
Ｐクラッド層３ｂからｐ−ＩｎＰ埋込層６１に流れるこ
ととなり、また、図１７(b) 及び図１９(b) で示すメサ
ストライプ部２０２ａの側面（以下メサ側面ともい
う。）には図９(a) で示すような不純物（Ｓｉ）がパイ
ルアップしているため、この不純物を介してアンドープ
活性層２横を電流が流れる。この結果、効率的にアンド
ープ活性層２中に注入電流が流れないという問題があ
る。
【００３５】このように図１６，図１８に示す従来の半
導体レーザ２０２，２０３では、活性層横を流れる無効
電流があるため、効率良く活性層に電流を注入すること
ができず、レーザの特性及び信頼性を悪くしているとい
う問題点があった。
【００３６】この発明は上記のような問題点を解消する
ためになされたもので、活性層を有するメサストライプ
部の両側に形成された電流ブロック層としての半絶縁性
ＩｎＰ層から、そのドーピング原子が上記活性層に拡散
するのを防止することができる半導体レーザ及びその製
造方法を得ることを目的とする。
【００３７】また、この発明は、電極と半導体層との接
触抵抗を低減でき、これにより素子抵抗が小さく特性劣
化のない半導体レーザ及びその製造方法を得ることを目
的としている。
【００３８】さらにこの発明は、無効電流を低減し、電
流を活性層に効率良く流すことができる半導体レーザ及
びその製造方法を得ることを目的とする。
【００３９】
【課題を解決するための手段】この発明に係る半導体レ
ーザは、第１導電型半導体領域上に形成され、第１導電
型下クラッド層と第２導電型上クラッド層との間にノン
ドープ活性層を挟み込んでなる断面順メサ形状のメサス
トライプ部を備えるとともに、上記メサストライプ部両
側の第１導電型半導体領域上に該メサストライプ部側面
を覆うよう形成された第１導電型埋込み層と、上記第１
導電型埋込み層上に順次形成された第２導電型埋込み層
及び半絶縁性ＩｎＰ層とからなり、レーザ光及びレーザ
駆動電流を上記メサストライプ部内に閉じ込める光・電
流閉込領域とを備えたものである。
【００４０】この発明は上記半導体レーザにおいて、上
記第１導電型半導体領域を、その裏面側にｐ電極が形成
されたｐ型ＩｎＰ基板により構成したものである。
【００４１】この発明に係る半導体レーザの製造方法
は、第１導電型半導体領域上にアンドープ半導体層及び
第１の第２導電型半導体層を順次成長した後、上記第１
の第２導電型半導体層の所定領域上に形成したマスク層
を用いて、上記第１の第２導電型半導体層，アンドープ
半導体層及び第１導電型半導体領域の表面部分をエッチ
ングして、第２導電型上クラッド層，アンドープ活性層
及び第１導電型下クラッド領域からなる断面順メサ形状
のメサストライプ部を形成し、その後上記メサストライ
プ部両側の第１導電型半導体領域上に、第１導電型埋込
み層をこれが上記メサストライプ部の活性層側面を被覆
するよう形成し、上記第１導電型埋込み層上に第２導電
型埋込み層及び半絶縁性埋込み層を成長させ、最後に上
記半絶縁性埋込み層及び第１の第２導電型クラッド層上
に、第２の第２導電型クラッド層を成長させるものであ
る。
【００４２】この発明に係る半導体レーザは、第１導電
型の下クラッド層と第２導電型の上クラッド層との間に
活性層を挟み込んでなる、（１１１）Ｂ面をそのメサ側
面とする、（１１０）方向と平行な断面順メサ形状のメ
サストライプ部を備えるとともに、該メサストライプ部
両側の第１導電型半導体領域上に順次積層された、該半
導体領域との間のＰＮ接合障壁により第１のキャリアを
ブロックする第２導電型の電流ブロック層と、第２のキ
ャリアがトラップされるよう不純物をドープした高抵抗
半導体層とからなる光・電流閉込め層を備え、上記電流
ブロック層を、その（１１１）Ｂメサ側面上に位置する
側端が、上記第２導電型の上クラッド層と活性層との境
界上、あるいは該境界より上側にこれに近接して位置す
る構造としたものである。
【００４３】この発明に係る半導体レーザの製造方法
は、第１導電型の半導体基板の（００１）面上または
（００１）面近傍の結晶面上に、第１導電型の下クラッ
ド層、ノンドープの活性層、及び第２導電型の上クラッ
ド層を順次結晶成長した後、（１１０）方向に平行なス
トライプ状パターンを有するストライプ状絶縁膜をマス
クとして上記上クラッド層、活性層、及び下クラッド層
を順次エッチングして、（１１１）Ｂ面をそのメサ側面
とする（１１０）方向と平行なストライプ状パターンを
有する断面順メサ形状のメサストライプ部を形成し、該
メサストライプ部両側の第１導電型半導体領域上に第２
導電型の電流ブロック層を、その（１１１）Ｂメサ側面
上の側端が上記上クラッド層と活性層との境界上、ある
いは該境界より上側にこれに近接して位置するよう所定
厚さに形成し、その上に不純物をドープした高抵抗半導
体層を形成するものである。
【００４４】この発明に係る半導体レーザは、第１導電
型下クラッド層と第２導電型の上クラッド層との間に活
性層を挟み込んでなる、（１１１）Ｂ面をそのメサ側面
とする、（１１０）方向と平行な断面順メサ形状のメサ
ストライプ部を備えるとともに、該メサストライプ部両
側の第１導電型半導体領域上に順次積層された、第２導
電型の電流ブロック層及び第１導電型の電流ブロック層
からなる光・電流閉込め層を備え、上記第２導電型の電
流ブロック層を、その（１１１）Ｂメサ側面上に位置す
る側端が、上記活性層側面上、あるいは該活性層側面に
近接して位置する構造としたものである。
【００４５】この発明に係る半導体レーザの製造方法
は、第１導電型半導体基板の（００１）面上またはその
近傍の結晶面上に、第１導電型下クラッド層、ノンドー
プ活性層、及び第２導電型上クラッド層を順次結晶成長
した後、（１１０）方向に平行なストライプ状パターン
を有するストライプ状絶縁膜をマスクとして上記上クラ
ッド層，活性層，及び下クラッド層を順次エッチングし
て、（１１１）Ｂ面をそのメサ側面とする（１１０）方
向と平行なストライプ状パターンを有する断面順メサ形
状のメサストライプ部を形成し、該メサストライプ部両
側の第１導電型半導体領域上に第２導電型電流ブロック
層を、その（１１１）Ｂメサ側面上の側端が上記活性層
側面上、あるいは該活性層側面に近接して位置するよう
所定厚さに形成し、その上に第１導電型電流ブロック層
を形成するものである。
【００４６】この発明に係る半導体レーザの製造方法
は、第１導電型半導体基板の（００１）面上またはその
近傍の結晶面上に、第１導電型下クラッド層、ノンドー
プ活性層、及び第２導電型上クラッド層を順次結晶成長
した後、（１１０）方向に平行なストライプ状パターン
を有するストライプ状絶縁膜をマスクとして、上記上ク
ラッド層，活性層，及び下クラッド層を順次エッチング
して、（１１１）Ｂ面をそのメサ側面とする（１１０）
方向と平行なストライプ状パターンを有する断面順メサ
形状のメサストライプ部を形成し、該メサストライプ部
両側の第１導電型半導体領域上に第２導電型電流ブロッ
ク層を、その（１１１）Ｂメサ側面上の側端が上記上ク
ラッド層と活性層との境界上、あるいは該境界より上側
にこれに近接して位置するよう所定厚さに形成し、その
上に不純物をドープした高抵抗半導体層及び第２導電型
の埋込層を、該埋込層の表面が上記ストライプ部上面と
ほぼ一致するよう順次形成するものである。
【００４７】この発明に係る半導体レーザの製造方法
は、第１導電型半導体領域の（００１）面上またはその
近傍の結晶面上に、第１導電型下クラッド層、ノンドー
プ活性層、及び第２導電型上クラッド層を順次結晶成長
した後、該上クラッド層上に、これとは組成の異なる第
１のキャップ層、及び該第１のキャップ層とは組成の異
なる第２のキャップ層を順次形成し、その後、上記第２
のキャップ層を除去した後第１のキャップ層上に（１１
０）方向に平行なストライプ状パターンを有するストラ
イプ状絶縁膜を形成し、上記ストライプ状絶縁膜をマス
クとして、上記第１のキャップ層，上クラッド層，活性
層，及び下クラッド層を順次エッチングして、（１１
１）Ｂ面をそのメサ側面とする（１１０）方向と平行な
ストライプ状パターンを有する断面順メサ形状のメサス
トライプ部を形成し、該メサストライプ部両側に第２導
電型電流ブロック層を、その（１１１）Ｂメサ側面上の
側端が上記上クラッド層と活性層との境界上、あるいは
該境界より上側にこれに近接して位置するよう所定厚さ
に形成し、その上に不純物をドープした高抵抗半導体層
をその表面が上記ストライプ部上面とほぼ一致するよう
所定厚さに形成するものである。
【００４８】この発明は上記半導体レーザの製造方法に
おいて、上記メサストライプ部は、上クラッド層，活性
層及び下クラッド層をＨＣｌ気相エッチングして形成す
るものである。
【００４９】この発明は上記半導体レーザの製造方法に
おいて、上クラッド層，活性層及び下クラッド層のエッ
チングに、ＨＣｌ，ＣＨ3 ＣＯＯＨ，Ｈ2 Ｏ2 混合液を
用いるものである。
【００５０】この発明に係る半導体レーザは、第２導電
型の下クラッド層と第１導電型の上クラッド層との間に
活性層を挟み込んでなる、（１１１）Ｂ面をそのメサ側
面とする、（１１０）方向と平行な断面順メサ形状のメ
サストライプ部を備えるとともに、該メサストライプ部
両側の第２導電型半導体領域上に順次積層された、第２
のキャリアがトラップされるよう不純物をドープした高
抵抗半導体層と、その上の領域との間のＰＮ接合障壁に
より第１のキャリアをブロックする第２導電型の電流ブ
ロック層とからなる光・電流閉込め層を備え、上記高抵
抗半導体層を、その（１１１）Ｂメサ側面上に位置する
側端が、上記第２導電型の上クラッド層と活性層との境
界上、あるいは該境界より下側にこれに近接して位置す
る構造としたものである。
【００５１】この発明に係る半導体レーザの製造方法
は、第２導電型半導体基板の（００１）面上または（０
０１）面近傍の結晶面上に、第２導電型下クラッド層、
ノンドープ活性層、及び第１導電型上クラッド層を順次
結晶成長した後、（１１０）方向に平行なストライプ状
パターンを有するストライプ状絶縁膜をマスクとして上
記上クラッド層，活性層，及び下クラッド層を順次エッ
チングして、（１１１）Ｂ面をそのメサ側面とする（１
１０）方向と平行なストライプ状パターンを有する断面
順メサ形状のメサストライプ部を形成し、該メサストラ
イプ部両側の第２導電型半導体領域上に、第１のキャリ
アがトラップされるよう不純物をドープした高抵抗半導
体層を、その（１１１）Ｂメサ側面上の側端が上記上ク
ラッド層と活性層との境界上、あるいは該境界より下側
にこれに近接して位置するよう所定厚さに形成し、続い
てその上の領域との間のＰＮ接合障壁により第２のキャ
リアをブロックする第２導電型電流ブロック層を形成す
るものである。
【００５２】
【作用】この発明においては、メサストライプ部両側の
半導体領域上に、メサストライプ部の側面を覆うよう第
１導電型埋込み層を形成し、その上に半絶縁性埋込み層
を形成しているため、半絶縁性埋込み層がメサ側面に露
出する活性層と接触することがなく、半絶縁性埋込み層
に含まれるＦｅ，Ｔｉ，Ｃｏ等の不純物の活性層への拡
散を防ぐことができる。
【００５３】またこの発明においては、第１導電型半導
体領域を、その裏面側にｐ電極を有するｐ−ＩｎＰ基板
としているので、通常オーミック接触が取りにくいｐ側
電極の基板側との接触面積が大きくなり、電極の接触抵
抗による素子特性の劣化を抑えることができる。
【００５４】この発明においては、第１導電型下クラッ
ド層と第２導電型上クラッド層との間に活性層を挟み込
んでなる、（１１１）Ｂ面をそのメサ側面とするメサス
トライプ部を備えるとともに、該メサストライプ部両側
の第１導電型半導体領域上に、第２導電型の電流ブロッ
ク層及び不純物をドープした高抵抗半導体層を積層して
なる光・電流閉込領域を備え、該光・電流閉込領域を、
上記第２導電型電流ブロック層の（１１１）Ｂメサ側面
上に位置する側端が、上記第２導電型上クラッド層と活
性層との境界上あるいは該境界より上側にこれに近接し
て位置する構造としたから、上クラッド層からこれと同
一導電型の電流ブロック層への電流経路が遮断、あるい
は狭められることとなり、これによりメサストライプ部
内の活性層へ効率よく電流を注入でき、レーザの特性及
び信頼性を向上することができる。また高抵抗半導体層
がメサ側面に露出する活性層と接触することがなく、該
高抵抗半導体層に含まれる不純物の活性層への拡散を防
ぐことができる。
【００５５】この発明においては、下クラッド層，ノン
ドープの活性層、及び上クラッド層からなるメサストラ
イプ部を、（１１１）Ｂ面がそのメサ側面となるよう形
成し、その後メサストライプ部の両側に第２導電型の電
流ブロック層及び不純物をドープした高抵抗半導体層を
成長するようにしたので、メサストライプ部のメサ側面
上での結晶成長がメサストライプ部両側の平坦な部分に
比べて抑えられることとなり、上記第２導電型電流ブロ
ック層の（１１１）Ｂメサ側面上に位置する側端が、該
上クラッド層と活性層との境界上あるいは該境界より上
側にこれに近接して位置する構造の電流ブロック層を簡
単に形成することができる。
【００５６】この発明においては、第１導電型の下クラ
ッド層と第２導電型の上クラッド層との間に活性層を挟
み込んでなる、（１１１）Ｂ面をそのメサ側面とするメ
サストライプ部を備えるとともに、該メサストライプ部
両側の第１導電型半導体領域上に、第２導電型電流ブロ
ック層及び第１導電型電流ブロック層を形成してなる光
・電流閉込領域を備え、該光・電流閉込領域を、上記第
２導電型電流ブロック層の（１１１）Ｂメサ側面上に位
置する側端が、上記活性層側面上，あるいは該活性層側
面近接して位置する構造としたので、上クラッド層から
これと同一導電型の電流ブロック層への電流経路がこれ
らとは逆導電型の電流ブロック層により遮断，あるいは
狭められることとなり、これによりメサストライプ部の
活性層へ効率よく電流を注入でき、レーザの特性及び信
頼性を向上することができる。
【００５７】この発明においては、下クラッド層，ノン
ドープの活性層、及び上クラッド層からなるメサストラ
イプ部を、（１１１）Ｂ面がそのメサ側面となるよう形
成し、その後メサストライプ部の両側に第２導電型電流
ブロック層及び第１導電型電流ブロック層を成長するよ
うにしたので、メサストライプ部のメサ側面上での結晶
成長がメサストライプ部両側の平坦な部分に比べて抑え
られることとなり、その（１１１）Ｂメサ側面上に位置
する側端が、上記活性層側面上，あるいは該活性層側面
に近接して位置する構造の第２導電型電流ブロック層を
簡単に形成することができる。
【００５８】この発明においては、下クラッド層，ノン
ドープの活性層、及び上クラッド層からなるメサストラ
イプ部を、（１１１）Ｂ面がそのメサ側面となるよう形
成し、その後メサストライプ部の両側に第１の第２導電
型電流ブロック層，不純物をドープした高抵抗半導体層
及び第２の第２導電型の電流ブロック層を成長するよう
にしたので、これにより第２の第２導電型の電流ブロッ
ク層が上クラッド層と電気的につながることとなり、上
記クラッド層を成長する工程を簡略化することができ
る。
【００５９】この発明においては、半導体基板上に、第
１導電型下クラッド層、ノンドープ活性層、及び第２導
電型上クラッド層を順次結晶成長した後、該上クラッド
層上に、これとは組成の異なる第１のキャップ層、及び
該第１のキャップ層とは組成の異なる第２のキャップ層
を順次形成し、続いて第２のキャップ層を除去した後、
（１１０）方向に平行なストライプ状パターンを有する
ストライプ状絶縁膜を形成し、これをマスクとするエッ
チングによりメサストライプ部を形成するようにしたの
で、上記ストライプ状絶縁膜の成膜時にダメージを受け
た第１のキャップ層は除去でき、これによりパターニン
グ用マスクを形成する際のダメージがメサストライプ部
に残るのを回避することができる。
【００６０】この発明においては、第２導電型下クラッ
ド層と第１導電型上クラッド層との間に活性層を挟み込
んでなる、（１１１）Ｂ面をそのメサ側面とするメサス
トライプ部を備えるとともに、該メサストライプ部両側
の第２導電型半導体領域上に、不純物をドープした高抵
抗半導体層及び第１導電型の電流ブロック層を積層して
なる光・電流閉込領域を備え、該光・電流閉込領域を、
上記第１導電型電流ブロック層の（１１１）Ｂメサ側面
上に位置する側端が、上記第１導電型上クラッド層と活
性層との境界上あるいは該境界より下側にこれに近接し
て位置する構造としたので、下クラッド層からこれと同
一導電型の電流ブロック層への電流経路が遮断、あるい
は狭められることとなり、これによりメサストライプ部
内の活性層へ効率よく電流を注入でき、レーザの特性及
び信頼性を向上することができる。また高抵抗半導体層
がメサ側面に露出する活性層と接触することがなく、該
高抵抗半導体層に含まれる不純物の活性層への拡散を防
ぐことができる。
【００６１】この発明においては、下クラッド層，ノン
ドープの活性層、及び上クラッド層からなるメサストラ
イプ部を、（１１１）Ｂ面がそのメサ側面となるよう形
成し、その後メサストライプ部の両側に不純物をドープ
した高抵抗半導体層及び第１導電型の電流ブロック層を
順次成長するようにしたので、メサストライプ部のメサ
側面上での結晶成長がメサストライプ部両側の平坦な部
分に比べて抑えられることとなり、上記高抵抗半導体層
の（１１１）Ｂメサ側面上に位置する側端が、該下クラ
ッド層と活性層との境界上あるいは該境界より下側にこ
れに近接して位置する構造の電流ブロック層を簡単に形
成することができる。
【００６２】
【実施例】実施例１．図１はこの発明の第１の実施例に
よる半導体レーザの構造を示す断面図、図２(a) 〜図２
(e) は該半導体レーザの製造方法を主要工程順に説明す
るための断面図である。図において、１０１は本実施例
のＢＨ型半導体レーザで、レーザ発振が行われるメサス
トライプ部１０１ａと、該メサストライプ部１０１ａ内
にその幅方向にレーザ光及びレーザ駆動電流を閉じ込め
るための光・電流閉込領域１０１ｂとを有している。
【００６３】ここで、上記メサストライプ部１０１ａ
は、ｐ−ＩｎＰ基板１ａの表面の一部１ａ1 上にアンド
ープＩｎＧａＡｓＰ活性層２及び第１のｎ−ＩｎＰクラ
ッド層３ａを順次積層した構造となっており、また光・
電流閉込領域１０１ｂは、上記ｐ−ＩｎＰ基板１ａ上に
上記メサストライプ部１０１ａの側面を覆うよう形成さ
れたｐ−ＩｎＰ埋込層６と、その上に順次形成されたｎ
−ＩｎＰ埋込層４、及びＦｅをドープした半絶縁性Ｉｎ
Ｐ埋込層５とから構成されている。
【００６４】そして上記メサストライプ部１０１ａ上及
び光・電流閉込領域１０１ｂ上には、全面に第２のｎ−
ＩｎＰクラッド層３ｂ及びｎ−ＩｎＰコンタクト層７０
が順次形成され、さらにその上には、上記メサストライ
プ部１０１ａに対応する部分に開口１０ａを有する絶縁
膜１０を介してＣｒＡｕ合金からなるｎ電極７が形成さ
れており、また上記ｐ−ＩｎＰ基板１ａの裏面側にはＡ
ｕＺｎ合金からなるｐ電極８が全面に形成されている。
【００６５】次に製造方法について説明する。まず、図
２(a) に示すように第１回目の結晶成長により、不純物
濃度が４×１０18cm-3程度のｐ−ＩｎＰ基板１ａ上に、
アンドープＩｎＰ層２ａ及び濃度１×１０18cm-3のｎ−
ＩｎＰ層３ａ1 をそれぞれ厚さ０．１μｍ、及び０．５
μｍ程度に順次成長し、次に写真製版技術により絶縁膜
マスク１１を上記ｎ−ＩｎＰ層３ａ1 上に形成し、該絶
縁性マスク１１を用いて、上記ｎ−ＩｎＰ層３ａ1 ，ア
ンドープＩｎＧａＡｓＰ層２及びｐ−ＩｎＰ基板１ａの
表面部分を順次エッチングして、メサストライプ部１０
１ａを形成する（図２(b) ）。
【００６６】次に、２回目の結晶成長により、ｐ−Ｉｎ
Ｐ基板１ａ上のメサストライプ部１０１ａ両側部分にｐ
−ＩｎＰ埋込層６，ｎ−ＩｎＰ埋込層４，及び半絶縁性
ＩｎＰ層５を、それぞれ厚さ０．７μｍ，０．８μｍ，
及び３μｍ程度に順次成長し（図２(c) ）、上記絶縁膜
マスク１１を除去した後、ｎ−ＩｎＰ埋込層３ａ及び半
絶縁性ＩｎＰ埋込層５上全面に第２のｎ−ＩｎＰクラッ
ド層３ｂ及びｎ−ＩｎＰコンタクト層７０をそれぞれ厚
さ１μｍ，及び０．５μｍ程度に成長する（図２(d)
）。
【００６７】ここでは上記ｐ−ＩｎＰ埋込層６及びｎ−
ＩｎＰクラッド層３ｂの不純物濃度は１×１０18cm-3程
度、ｎ−ＩｎＰ埋込層４及びｎ−ＩｎＰコンタクト層７
０の不純物濃度は４×１０18cm-3、Ｆｅドープの半絶縁
性ＩｎＰ埋込層の不純物濃度は４×１０16cm-3程度に設
定している。
【００６８】その後、上記ｎ−ＩｎＰコンタクト層７０
上に、メサストライプ部１０１ａに対応する位置に開口
ブロック１０ａを有する絶縁膜１０を介してｐ電極７を
形成するとともに、ｐ電極８をｐ−ＩｎＰ基板１ａの裏
面側に形成してＢＨ型半導体レーザ１０１を得る（図２
(e) ）。
【００６９】このような構造の本実施例の半導体レーザ
１０１では、ｐ−ＩｎＰ基板１ａ上の、メサストライプ
部１０１ａ以外の部分に、ｐ−ＩｎＰ埋込層６及びｎ−
ＩｎＰ埋込層４を順次形成し、その上に、Ｆｅをドーピ
ングした電子を捕獲する深い準位を有する半絶縁性Ｉｎ
Ｐ層５を形成しているため、半絶縁性ＩｎＰ埋込層５が
メサストライプ部のメサ側面に露出する活性層２と接触
するのを回避することができる。これにより活性層２へ
のＦｅの拡散を抑えて、活性層２へのＦｅの拡散による
特性劣化を防止することができる。
【００７０】また、上記光・電流閉込領域１０１ｂを構
成する半絶縁性ＩｎＰ埋込層５は、電子を捕獲する深い
順位を有しているため、活性層２の脇を流れる、発光に
寄与しない無効な電流を抑制することができ、高効率な
半導体レーザ装置が実現できる。
【００７１】また、基板をｐ−ＩｎＰにより構成し、ｐ
−電極を該ｐ−ＩｎＰ基板の裏面全面に形成しているた
め、通常オーミック接触が取りにくいｐ側電極とｐ形半
導体層との接触面積が大きくなり、電極の接触抵抗を低
減でき、これにより半導体レーザの特性向上を図ること
ができる。
【００７２】実施例２．図３は本発明の第２の実施例に
よる半導体レーザの構造を示す断面図、図４は上記半導
体レーザの製造方法を主要工程順に説明するための断面
図である。図において、１０２は本実施例の半導体レー
ザ、１は（００１）面または（００１）面近傍の結晶面
をその表面とするｐ−ＩｎＰ基板であり、該基板１上に
は、（１１０）方向と平行な断面順メサ形状のメサスト
ライプ部１０２ａが形成されている。このメサストライ
プ部１０２ａは、ｐ−ＩｎＰ下クラッド層１ｂの突出部
１ｂ1 と第１のｎ−ＩｎＰ上クラッド層３ａとの間にア
ンドープＩｎＧａＡｓＰ活性層２を挟み込んでなる、
（１１１）Ｂ面をそのメサ側面とする構造となってい
る。
【００７３】また上記基板１上の、メサストライプ部１
０２ａの両側には、上記メサストライプ部１０２ａの活
性層２内に、その幅方向にレーザ光及びレーザ駆動電流
を閉じ込める光・電流閉込領域１０２ｂが形成されてい
る。この光・電流閉込領域１０２ｂは、上記ｐ−ＩｎＰ
クラッド層１ｂ上に形成され、該クラッド層１ｂとの間
のＰＮ接合障壁によりホール（第１のキャリア）をブロ
ックするｎ−ＩｎＰ電流ブロック層１４と、その上に形
成され、電子（第２のキャリア）がトラップされるよう
Ｆｅをドープした高抵抗半導体層１５とから構成されて
いる。そして、上記ｎ−ＩｎＰ電流ブロック層１４の、
上記（１１１）Ｂメサ側面上に位置する側端は、上記活
性層２とｎ−ＩｎＰ上クラッド層３ａとの境界上に位置
している。
【００７４】次に製造方法について説明する。ＭＯＣＶ
Ｄ法を用いてｎ−ＩｎＰ基板１上に厚さ２μｍ，濃度１
×１０18cm-3のｎ−ＩｎＰクラッド層１ｂ，厚さ０．１
μｍのアンドープＩｎＧａＡｓＰ層２ａ，厚さ０．５μ
ｍ，濃度１×１０18cm-3のｎ−ＩｎＰ層３ａ1 を順次成
長した後、スパッタ法を用いてＳｉＯ2 膜を成膜し、通
常のホトレジスト技術を用いてパターニングして、（１
１０）方向に平行なストライプＳｉＯ2 マスク１２を形
成する（図４(a) ）。
【００７５】次に、上記ｎ−ＩｎＰ層３ａ1 ，ＩｎＧａ
ＡｓＰ層２ａ，及びｐ−ＩｎＰクラッド層１ｂの表面部
分に順次ＨＣｌ気相エッチングを施して、全体で２．５
μｍ程度の深さエッチングし、メサストライプ部１０２
ａを形成する（図４(b) ）。この時、上記メサストライ
プ部１０２ａのメサ側面と頂部表面とがなす角度θは約
５５°となり、メサ側面には（１１１）Ｂ面が現れる。
【００７６】その後、上記メサストライプ部１０２ａを
形成したｐ−ＩｎＰ基板１を酸素（空気）に曝すことな
くＭＯＣＶＤ炉内に移動し、メサストライプ部１０２ａ
の両側の基板上に不純物濃度７×１０18cm-3のｎ−Ｉｎ
Ｐ電流ブロック層１４を厚さ１μｍ程度に成長し、さら
にその上にＦｅを４×１０16cm-3程度ドープしたＦｅ−
ＩｎＰ高抵抗層１５を厚さ１．５μｍ程度成長して、メ
サストライプ部１０２ａを埋め込む（図４(c) ）。
【００７７】ここで、上記メサストライプ部１０２ａ両
側のｐ−ＩｎＰクラッド層１ｂ表面は（１００）面、メ
サストライプ部１０２ａの側面は（１１１）Ｂ面となっ
ているため（図３(c) 参照）、ＩｎＰ層は、ＭＯＣＶＤ
法によりメサストライプ部１０２ａ両側のｐ−ＩｎＰク
ラッド層１ｂ上には直接成長するが、そのメサ側面上に
は直接成長せず、このため上記ｎ−ＩｎＰ電流ブロック
層１４は、図３(b) のＩｎＰ層１４ａ1 〜１４ａ6 のよ
うに、そのメサ側面上の端部が該メサ側面の下端部から
徐々に迫り上がってくるようにｐ−ＩｎＰクラッド層１
ｂの表面上に成長することとなる。
【００７８】このようにＩｎＰがＩｎＰ層の（１００）
面上には直接成長し、その（１１１）Ｂ面上では直接成
長しないのは、（１００）面上では図３(c) に示すよう
にリンの結合手が２本であるのに対し、（１１１）Ｂ面
上では、リンの結合手が１本であるからと考えられてい
る。
【００７９】続いて、ＨＦを用いてＳｉＯ2 マスク１２
を除去した後、再びＭＯＣＶＤ法を用いて、メサストラ
イプ部１０２ａ及び光・電流閉込領域１０２ｂ上全面に
第２のｎ−ＩｎＰクラッド層３ｂ及びｎ−ＩｎＰコンタ
クト層７０をそれぞれ厚さ１μｍ及び０．５μｍ程度に
成長する（図４(d) ）。
【００８０】そして最後に、上記第１実施例の半導体レ
ーザ１０１と同様にして、ｐ電極７を上記ｎ−ＩｎＰコ
ンタクト層７０上に、ｎ電極８をｐ−ＩｎＰ基板１の裏
面側に形成して半導体レーザ１０２を完成する（図４
(e) ）。
【００８１】このように本実施例の半導体レーザ１０２
では、光・電流閉込領域１０２ｂを構成するｎ−ＩｎＰ
電流ブロック層１４を、そのメサ側面上の端部が上クラ
ッド層３ａと活性層２との境界上に位置する構造とした
ので、第１のｎ−ＩｎＰクラッド層３ａからｎ−ＩｎＰ
電流ブロック層１４へいたる電流経路を狭めることがで
き、活性層横脇を流れるレーザ発振に寄与しない電流を
抑えることができる。
【００８２】また、本実施例の半導体レーザの製造方法
では、ｐ−ＩｎＰ下クラッド層１ｂ1 とＦｅ−ＩｎＰ高
抵抗層１５の間にｎ−ＩｎＰ電流ブロック層１４がある
ため、該高抵抗層１５中のＦｅと電流ブロック層１４中
のＺｎが相互拡散せず、Ｆｅ−ＩｎＰ高抵抗層１５の抵
抗率が下がらず電流ブロック効果が損なわれない。
【００８３】また、ＨＣｌ気相エッチングにより形成さ
れたメサストライプ部１０２ａのメサ側面は図３に示す
ような（１１１）Ｂ面になるため、ｎ−ＩｎＰ電流ブロ
ック層１４はメサ側面全域にわたって成長せず、メサス
トライプ部両側のメサ底面，つまりｐ−ＩｎＰクラッド
層１ｂ表面からせりあがるように成長するため、ＩｎＰ
電流ブロック層１４の成長を、そのメサ側面上を迫り上
がる先端部分がアンドープ活性層２とｎ−ＩｎＰ上クラ
ッド層３ａとの境界上に達した時停止して、Ｆｅ−Ｉｎ
Ｐ高抵抗層１５の成長を開始することにより、第１のｎ
−ＩｎＰクラッド層３ａとｎ−ＩｎＰ電流ブロック層１
４とが接触しない構造を簡単に製造することができる。
【００８４】なお、上記第２の実施例では、基板として
ｐ−ＩｎＰを用い、半絶縁性ＩｎＰ層としてＦｅ−Ｉｎ
Ｐ層を用いたが、これは基板としてｎ−ＩｎＰを用い、
半絶縁性ＩｎＰ層としてＴｉをドープしたＩｎＰ層を用
い、他の半導体層の導電型を反転させた構造としてもよ
く、この場合も上記第２の実施例と同様の効果が得られ
る。
【００８５】また、上記実施例では、光・電流閉込領域
１０２ｂを、そのｎ−ＩｎＰ電流ブロック層１４のメサ
側面上端部が上記活性層２と上クラッド層３ａとの境界
上に位置する構造としているが、上記ｎ−ＩｎＰ電流ブ
ロック層１４は、そのメサ側面上での端部が、活性層２
と上クラッド層３ａとの境界より上側に該境界と近接し
て位置するよう成長してもよい。
【００８６】実施例３．図５は、本発明の第３の実施例
による半導体レーザの構造を示す断面図であり、図６は
上記半導体レーザの製造方法を主要工程順に説明するた
めの断面図である。図において、１０３は本実施例の半
導体レーザであり、これは上記第２実施例の半導体レー
ザ１０２の光・電流閉込領域１０２ｂにおける、Ｆｅ−
ＩｎＰ埋込層１５に代えて、ｐ−ＩｎＰ電流ブロック層
１７を用いたもので、その他の構成は上記第２実施例と
同一である。
【００８７】次に製造方法について説明する。図４(a)
及び(b) に示す工程と同一の処理により上記第２実施例
と同様にしてメサストライプ部１０２ａを形成した後
（図６(a) ，(b) ）、ＭＯＣＶＤ法を用いてメサストラ
イプ部１０２ａの両側に濃度７×１０18cm-3のｎ−Ｉｎ
Ｐ電流ブロック層１４を、そのメサ側面上側端が上記活
性層２と上クラッド層３ａとの境界上に位置するよう厚
さ１μｍ程度成長し、さらにその上に濃度１×１０18cm
-3のｐ−ＩｎＰ電流ブロック層１７を厚さ１．５μｍ程
度成長して、光・電流閉込領域１０３ｂを形成する（図
６(c) ）。
【００８８】その後は、上記第２実施例と同様にして、
ｎ−ＩｎＰクラッド層３ｂ及びｎ−ＩｎＰコンタクト層
７０を形成し（図６(d) ）、さらにｐ電極７及びｎ電極
８を形成して半導体レーザ１０３を完成する（図６(e)
）。
【００８９】このように本実施例では、メサストライプ
部１０２ａの両側の、ｎ−ＩｎＰ電流ブロック層１４上
にｐ−ＩｎＰ電流ブロック層１７を形成してなる光・電
流閉込領域１０３ｂを、上記ｎ−ＩｎＰ電流ブロック層
１４の、（１１１）Ｂメサ側面上に位置する側端が、上
記ＩｎＧａＡｓＰ活性層２とｎ−ＩｎＰ上クラッド層３
ａとの境界上に位置する構造としたので、ｎ−ＩｎＰ上
クラッド層３ａからｎ−ＩｎＰ電流ブロック層１４への
電流経路がｐ−ＩｎＰ電流ブロック層１７により遮断さ
れることとなり、これによりアンドープ活性層２を流れ
る無効電流を抑えて、活性層２へ効率よく電流を注入で
き、レーザの特性及び信頼性を向上することができる。
【００９０】また本実施例の半導体レーザの製造方法で
は、メサストライプ部１０２ａを（１１１）Ｂ面がその
メサ側面となるよう形成し、その後メサストライプ部１
０２ａの両側にｎ−ＩｎＰ電流ブロック層１４及びｐ−
ＩｎＰ電流ブロック層１７を成長するようにしたので、
メサストライプ部１０２ａのメサ側面上での結晶成長が
メサストライプ部両側の平坦な部分に比べて抑えられる
こととなり、その（１１１）Ｂメサ側面上に位置する側
端が、上記ＩｎＧａＡｓＰ活性層２とｎ−ＩｎＰ上クラ
ッド層３ａとの境界上に位置する構造のｎ−ＩｎＰ電流
ブロック層１４を簡単に形成することができる。
【００９１】また、図４(b) ，図６(b) に示すメサ形成
及びメサ選択埋込み成長は酸素（空気）に触れさせるこ
となく行っているので、図９(b) に示すように再成長界
面のＳｉパイルアップが減り、Ｓｉを通した無効電流を
低減することができる。
【００９２】実施例４．図７は本発明の第４の実施例に
よる半導体レーザの構造を示す断面図であり、図８は上
記第４実施例による半導体レーザの製造方法を主要工程
順に説明するための断面図である。図において、１０４
は本実施例の半導体レーザであり、この半導体レーザ１
０４の光・電流閉込領域１０４ｂは、第２実施例の半導
体レーザ１０２の光・電流閉込領域１０２ｂにおけるＦ
ｅ−ＩｎＰ埋込層１５の代わりに、ｎ−ＩｎＰ電流ブロ
ック層１４上にＦｅ−ＩｎＰ埋込層１５ａ及びｎ−Ｉｎ
Ｐ埋込層１８を形成した構造となっており、その他の構
成は上記第２実施例とほぼ同一である。
【００９３】次に製造方法について説明する。図４(a)
，(b) に示す工程と同一の処理により、ｐ−ＩｎＰ基
板１上にｐ−ＩｎＰクラッド層１ｂ，アンドープＩｎＧ
ａＡｓＰ層２ａ，ｎ−ＩｎＰ層３ａ1 を順次成長し、さ
らに濃度７×１０18cm-3のｎ−ＩｎＰ層７１ａを形成
し、その後スパッタ法を用いてＳｉＯ2 膜を成膜し、通
常のホトレジスト技術を用いてパターニングして、（１
１０）方向に平行なストライプＳｉＯ2 マスク１２を形
成する（図８(a) ）。
【００９４】その後は、上記ｎ−ＩｎＰ層７１ａ，ｎ−
ＩｎＰ層３ａ1 ，ＩｎＧａＡｓＰ層２ａ，及びｐ−Ｉｎ
Ｐクラッド層１ｂの表面部分に順次ＨＣｌ気相エッチン
グを施して、全体で２．５μｍ程度の深さエッチング
し、メサストライプ部１０４ａを形成する（図８(b)
）。
【００９５】次に、上記メサストライプ部１０４ａを形
成したｐ−ＩｎＰ基板１を酸素（空気）に曝すことなく
ＭＯＣＶＤ炉内に移動し、メサストライプ部１０４ａの
両側基板上に不純物濃度７×１０18cm-3のｎ−ＩｎＰ電
流ブロック層１４を、そのメサ側面上の側端が上記活性
層２と上クラッド層３ａとの境界上に位置するよう厚さ
１μｍ程度に形成し、続いて上記ｎ−ＩｎＰ電流ブロッ
ク層１４上に、Ｆｅを４×１０16cm-3程度ドープしたＦ
ｅ−ＩｎＰ高抵抗層１５ａを１．５μｍ程度成長する。
そしてその上に濃度１×１０18cm-3のｎ−ＩｎＰ埋込層
１８を１μｍ程度成長し、さらに濃度７×１０18cm-3の
ｎ−ＩｎＰ層７２を厚さ０．５μｍ程度成長して、メサ
ストライプ部１０４ａを埋め込む（図８(c) ）。
【００９６】その後は、上記第２実施例と同様にして、
ｐ電極７を絶縁膜１０を介して上記ｎ−ＩｎＰコンタク
ト層７１，７２上に、ｎ電極８をｐ−ＩｎＰ基板１の裏
面側に形成して半導体レーザ１０４を完成する（図８
(d) ）。
【００９７】このように本実施例では、メサストライプ
部１０４ａを（１１１）Ｂ面がそのメサ側面となるよう
形成し、その後メサストライプ部１０４ａの両側に第１
のｎ−ＩｎＰ埋込層１４，ＦｅドープＩｎＰ層１５ａ及
び第２のｎ−ＩｎＰ埋込層１８を成長するようにしたの
で、上記第２実施例の効果に加えて、第２のｎ−ＩｎＰ
埋込層１８がｎ−ＩｎＰ上クラッド層３ａと電気的につ
ながることとなり、上記クラッド層３ｂを成長する工程
を簡略化することができる。つまり結晶成長の回数が１
回減って２回となり、プロセスが簡略化される。
【００９８】なお、上記第４の実施例では、第２実施例
の光・電流閉込領域１０２ｂにおけるＦｅ−ＩｎＰ埋込
層１５上にｎ−ＩｎＰ埋込層１８を形成する場合を示し
たが、これは第２実施例のｐ−ＩｎＰ電流ブロック層１
７上に形成してもよい。
【００９９】実施例５．図１０は本発明の第５の実施例
による半導体レーザの構造を示す断面図であり、図１１
は、上記第５実施例による半導体レーザの製造方法を主
要工程順に説明するための断面図である。図において、
図３及び図４と同一符号は同一のものを示し、１０５は
本実施例の半導体レーザであり、そのメサストライプ部
１０５ａは、第１のｎ−ＩｎＰクラッド層３ａ上にｎ−
ＩｎＰキャップ層１３を介して形成したＳｉＯ2 マスク
１２を用いて形成したものである。
【０１００】次に製造方法について説明する。まず、ｐ
−ＩｎＰ基板１上にｐ−ＩｎＰクラッド層１ｂ，アンド
ープＩｎＧａＡｓＰ層２ａ，及びｎ−ＩｎＰ層３ａ1 を
順次成長した後、さらにその上にｎ−ＩｎＧａＡｓＰキ
ャップ層１３及びｎ−ＩｎＰキャップ層１４をそれぞれ
０．１μｍ程度の厚さに順次成長する（図１１(a) ）。
ここで上記各キャップ層１３，１４の濃度は１×１０18
cm-3程度にしている。
【０１０１】次に、塩酸を用いてｎ−ＩｎＰキャップ層
１４を除去した後、スパッタによりＳｉＯ2 膜を表面全
面にわたって成膜し、通常のホトレジスト技術を用いて
上記ＳｉＯ2 膜をパターニングして、（１１０）方向に
平行なストライプ状のＳｉＯ2 膜マスク１２を形成する
（図１１(b) ）。
【０１０２】その後は上記第２の実施例の製造方法と同
様、ＨＣｌ気相エッチングによりメサストライプ部１０
５ａを形成し、ｎ−ＩｎＰ電流ブロック層１４及びＦｅ
−ＩｎＰ高抵抗層１５を形成して、光・電流閉込領域１
０２ｂを形成する（図１１(c) ）。
【０１０３】そして、ＨＦでＳｉＯ2 マスク１２を除去
し、さらに硝酸でｎ−ＩｎＧａＡｓＰキャップ層１３ａ
を除去した後（図１１(d) ）、ｎ−ＩｎＰクラッド層３
ｂ1を１μｍ程度の厚さに、さらにｎ−ＩｎＰコンタク
ト層７０を０．１μｍ程度の厚さに成膜し（図１１(e)
）、最後に上記コンタクト層７０上に絶縁膜１０を介
してｐ電極７を形成し、ｐ−ＩｎＰ基板１の裏面側にｎ
電極８を形成して、半導体レーザ１０５を完成する（図
１１(f) ）。
【０１０４】このように本実施例では、ｐ−ＩｎＰ基板
１上に、ｐ−ＩｎＰ下クラッド層１ｂ、ノンドープＩｎ
ＧａＡｓＰ層２ａ、及びｎ−ＩｎＰ層を３ａ1 を順次結
晶成長した後、該ｎ−ＩｎＰ層３ａ1 上に、ＩｎＧａＡ
ｓＰキャップ層１３及びＩｎＰキャップ層１４を順次形
成し、その後ＩｎＰキャップ層１４を除去した後、絶縁
膜マスク１２を形成し、これをマスクとするエッチング
によりメサストライプ部１０５ａを形成するようにした
ので、上記絶縁膜マスク１２の成膜時にダメージを受け
たＩｎＧａＡｓＰキャップ層１３は除去でき、これによ
りパターニング用マスクを形成する際のダメージがメサ
ストライプ部１０５ａ表面上に残るのを回避することが
でき、この結果レーザ特性に悪影響が及ぶのを回避でき
る。
【０１０５】なお、上記第２ないし第５の実施例では、
基板にｐ−ＩｎＰを用いたものを示したが、上記基板に
はｎ−ＩｎＰを用いてもよく、この場合上記各実施例と
は、各層の導電型を反転させることにより、上記各実施
例と同じ効果を得ることができる。
【０１０６】実施例６．図１２は本発明の第６の実施例
による半導体レーザの構造を示す断面図、図１３は上記
半導体レーザの製造方法を主要工程順に説明するための
断面図である。図において、１０６は本実施例の半導体
レーザ、２１は（００１）面または（００１）面近傍の
結晶面をその表面とするｎ−ＩｎＰ基板であり、該基板
１上には、（１１０）方向と平行な断面順メサ形状のメ
サストライプ部１０６ａが形成されている。このメサス
トライプ部１０６ａは、ｐ−ＩｎＰ下クラッド層２１ｂ
の突出部２１ｂ1 と第１のｐ−ＩｎＰ上クラッド層３ｃ
との間にアンドープＩｎＧａＡｓＰ活性層２を挟み込ん
でなる、（１１１）Ｂ面をそのメサ側面とする構造とな
っている。
【０１０７】また上記基板２１上の、メサストライプ部
１０６ａの両側には、上記メサストライプ部１０６ａの
活性層２内に、その幅方向にレーザ光及びレーザ駆動電
流を閉じ込める光・電流閉込領域１０６ｂが形成されて
いる。この光・電流閉込領域１０６ｂは、上記ｎ−Ｉｎ
Ｐクラッド層２１ｂ上に形成され、電子（第１のキャリ
ア）がトラップされるようＦｅをドープした高抵抗半導
体層５４と、該高抵抗半導体層５４上に形成され、その
上側のｐ−ＩｎＰクラッド層３ｄとの間のＰＮ接合障壁
によりホール（第２のキャリア）をブロックするｎ−Ｉ
ｎＰ電流ブロック層４７とから構成されている。そし
て、上記高抵抗半導体層５４の、上記（１１１）Ｂメサ
側面上に位置する側端は、上記活性層２とｎ−ＩｎＰ下
クラッド層突出部２１ｂ1 との境界上に位置している。
【０１０８】次に製造方法について説明する。ＭＯＣＶ
Ｄ法を用いてｎ−ＩｎＰ基板２１上に厚さ２μｍ，濃度
１×１０18cm-3のｎ−ＩｎＰクラッド層２１ｂ，厚さ
０．１μｍのアンドープＩｎＧａＡｓＰ層２ａ，厚さ
０．５μｍ，濃度１×１０18cm-3のｐ−ＩｎＰ層３ｃ1
を順次成長した後、スパッタ法を用いてＳｉＯ2 膜を成
膜し、通常のホトレジスト技術を用いてパターニングし
て、（１１０）方向に平行なストライプＳｉＯ2 マスク
１２を形成する（図１３(a) ）。
【０１０９】次に、上記ｐ−ＩｎＰ層３ｃ1 ，ＩｎＧａ
ＡｓＰ層２ａ，及びｎ−ＩｎＰクラッド層２１ｂの表面
部分に順次ＨＣｌ気相エッチングを施して、全体で２．
５μｍ程度の深さエッチングし、メサストライプ部１０
６ａを形成する（図１３(b)）。この時、上記メサスト
ライプ部１０６ａのメサ側面と頂部表面とがなす角度θ
は約５５°となり、メサ側面には（１１１）Ｂ面が現れ
る。
【０１１０】その後、上記メサストライプ部１０６ａを
形成したｎ−ＩｎＰ基板２１を酸素（空気）に曝すこと
なくＭＯＣＶＤ炉内に移動し、メサストライプ部１０６
ａの両側の基板上に、Ｆｅを４×１０16cm-3程度ドープ
したＦｅ−ＩｎＰ高抵抗層５４を、そのメサ側面上の側
端が上記活性層２と下クラッド層突出部２１ｂ1 との境
界上に位置するよう厚さ１μｍ程度成長し、その上に濃
度７×１０18cm-3のｎ−ＩｎＰ電流ブロック層４７を厚
さ１．５μｍ程度に成長してメサストライプ部１０６ａ
を埋め込む（図１３(c) ）。
【０１１１】ここで、上記メサストライプ部１０６ａ両
側のｎ−ＩｎＰクラッド層２１ｂ表面は（１００）面、
メサストライプ部１０６ａの側面は、上記第２の実施例
と同様、（１１１）Ｂ面となっているため、ＩｎＰ層
は、ＭＯＣＶＤ法によりメサストライプ部１０６ａ両側
のｐ−ＩｎＰクラッド層２１ｂ上には直接成長するが、
そのメサ側面上には直接成長せず、このため上記高抵抗
ＩｎＰ層５４は、そのメサ側面上の端部が該メサ側面の
下端部から徐々に迫り上がってくるようにｎ−ＩｎＰク
ラッド層２１ｂの表面上に成長することとなる。
【０１１２】続いて、ＨＦを用いてＳｉＯ2 マスク１２
を除去した後、再びＭＯＣＶＤ法を用いて、メサストラ
イプ部１０６ａ及び光・電流閉込領域１０６ｂ上全面に
第２のｐ−ＩｎＰクラッド層３ｄ及びｎ−ＩｎＰコンタ
クト層８０をそれぞれ厚さ１μｍ及び０．５μｍ程度に
成長する（図１３(d) ）。
【０１１３】そして最後に、ｎ電極２８を絶縁膜１０を
介して上記ｐ−ＩｎＰコンタクト層８０上に、ｐ電極２
７をｐ−ＩｎＰ基板１の裏面側に形成して半導体レーザ
１０２を完成する（図１３(e) ）。
【０１１４】このように本実施例の半導体レーザ１０６
では、光・電流閉込領域１０６ｂを構成する高抵抗Ｉｎ
Ｐ層５４を、そのメサ側面上の端部が下クラッド層突出
部２１ｂ1 と活性層２との境界上に位置する構造とした
ので、高抵抗ＩｎＰ埋込層５４がメサストライプ部１０
６のメサ側面に露出する活性層２と接触するのを回避す
ることができる。これにより活性層２へのＦｅの拡散を
抑えて、活性層２へのＦｅの拡散による特性劣化を防止
することができる。
【０１１５】また、ＨＣｌ気相エッチングにより形成さ
れたメサストライプ部１０６ａのメサ側面は（１１１）
Ｂ面になるため、高抵抗半導体層５４はメサ側面全域に
わたって成長せず、メサストライプ部両側のメサ底面，
つまりｎ−ＩｎＰクラッド層２１ｂ表面からせりあがる
ように成長するため、高抵抗半導体層５４の成長を、そ
のメサ側面上をせりあがる先端部分がアンドープ活性層
２とｎ−ＩｎＰ下クラッド層突出部２１ｂ1 との境界上
に達した時停止して、ｎ−ＩｎＰ電流ブロック層４７の
成長を開始することにより、高抵抗ＩｎＰ埋込層５４が
メサストライプ部１０６の活性層２と接触しない構造を
簡単に実現することができる。
【０１１６】なお、上記各実施例ではＨＣｌ気相エッチ
ングを用いて（１１１）Ｂ面を側面にもつメサストライ
プ部を形成するものを示したが、エッチャットには、Ｈ
Ｃｌ，ＣＨ3 ＣＯＯＨとＨ2 Ｏ2 の混合液を用いてもよ
く、この場合も（１１１）Ｂ面をメサ側面とするメサス
トライプ部を形成することができる。
【０１１７】
【発明の効果】以上のようにこの発明に係る半導体レー
ザによれば、メサストライプ部両側の半導体領域上に、
メサストライプ部の側面を覆うよう第１導電型埋込み層
を形成し、その上に半絶縁性埋込み層を形成しているの
で、半絶縁性埋込み層がメサ側面に露出する活性層と接
触することがなく、半絶縁性埋込み層に含まれるＦｅ，
Ｔｉ，Ｃｏ等の不純物の活性層への拡散を防ぐことがで
きる効果がある。
【０１１８】またこの発明によれば上記半導体レーザに
おいて、第１導電型半導体領域を、その裏面側にｐ電極
を有するｐ−ＩｎＰ基板としているので、通常オーミッ
ク接触が取りにくいｐ側電極の基板側との接触面積が大
きくなり、電極の接触抵抗による素子特性の劣化を抑え
ることができる効果がある。
【０１１９】この発明に係る半導体レーザによれば、第
１導電型下クラッド層と第２導電型上クラッド層との間
に活性層を挟み込んでなる、（１１１）Ｂ面をそのメサ
側面とするメサストライプ部を備えるとともに、該メサ
ストライプ部両側の第１導電型半導体領域上に、第２導
電型の電流ブロック層及び不純物をドープした高抵抗半
導体層を積層してなる光・電流閉込領域を備え、該光・
電流閉込領域を、上記第２導電型電流ブロック層の（１
１１）Ｂメサ側面上に位置する側端が、上記第２導電型
上クラッド層と活性層との境界上あるいは該境界より上
側にこれに近接して位置する構造としたので、上クラッ
ド層からこれと同一導電型の電流ブロック層への電流経
路が遮断、あるいは狭められることとなり、これにより
メサストライプ部内の活性層へ効率よく電流を注入で
き、レーザの特性及び信頼性を向上することができる効
果がある。
【０１２０】また高抵抗半導体層がメサ側面に露出する
活性層と接触することがなく、該高抵抗半導体層に含ま
れる不純物の活性層への拡散を防ぐことができる効果が
ある。
【０１２１】この発明に係る半導体レーザの製造方法に
よれば、下クラッド層，ノンドープの活性層、及び上ク
ラッド層からなるメサストライプ部を、（１１１）Ｂ面
がそのメサ側面となるよう形成し、その後メサストライ
プ部の両側に第２導電型の電流ブロック層及び不純物を
ドープした高抵抗半導体層を成長するようにしたので、
メサストライプ部のメサ側面上での結晶成長がメサスト
ライプ部両側の平坦な部分に比べて抑えられることとな
り、上記第２導電型電流ブロック層の（１１１）Ｂメサ
側面上に位置する側端が、該上クラッド層と活性層との
境界上あるいは該境界より上側にこれに近接して位置す
る構造の電流ブロック層を簡単に形成することができる
効果がある。
【０１２２】この発明に係る半導体レーザによれば、第
１導電型の下クラッド層と第２導電型の上クラッド層と
の間に活性層を挟み込んでなる、（１１１）Ｂ面をその
メサ側面とするメサストライプ部を備えるとともに、該
メサストライプ部両側の第１導電型半導体領域上に、第
２導電型電流ブロック層及び第１導電型電流ブロック層
を形成してなる光・電流閉込領域を備え、該光・電流閉
込領域を、上記第２導電型電流ブロック層の（１１１）
Ｂメサ側面上に位置する側端が、上記活性層側面上，あ
るいは該活性層側面近接して位置する構造としたので、
上クラッド層からこれと同一導電型の電流ブロック層へ
の電流経路がこれらとは逆導電型の電流ブロック層によ
り遮断，あるいは狭められることとなり、これによりメ
サストライプ部の活性層へ効率よく電流を注入でき、レ
ーザの特性及び信頼性を向上することができる効果があ
る。
【０１２３】この発明に係る半導体レーザの製造方法に
よれば、下クラッド層，ノンドープの活性層、及び上ク
ラッド層からなるメサストライプ部を、（１１１）Ｂ面
がそのメサ側面となるよう形成し、その後メサストライ
プ部の両側に第２導電型電流ブロック層及び第１導電型
電流ブロック層を成長するようにしたので、メサストラ
イプ部のメサ側面上での結晶成長がメサストライプ部両
側の平坦な部分に比べて抑えられることとなり、その
（１１１）Ｂメサ側面上に位置する側端が、上記活性層
側面上，あるいは該活性層側面に近接して位置する構造
の第２導電型電流ブロック層を簡単に形成することがで
きる効果がある。
【０１２４】この発明に係る半導体レーザの製造方法に
よれば、下クラッド層，ノンドープの活性層、及び上ク
ラッド層からなるメサストライプ部を、（１１１）Ｂ面
がそのメサ側面となるよう形成し、その後メサストライ
プ部の両側に第１の第２導電型電流ブロック層，不純物
をドープした高抵抗半導体層及び第２の第２導電型の電
流ブロック層を成長するようにしたので、これにより第
２の第２導電型の電流ブロック層が上クラッド層と電気
的につながることとなり、上記クラッド層を成長する工
程を簡略化することができる効果がある。
【０１２５】この発明に係る半導体レーザの製造方法に
よれば、半導体基板上に、第１導電型下クラッド層、ノ
ンドープ活性層、及び第２導電型上クラッド層を順次結
晶成長した後、該上クラッド層上に、これとは組成の異
なる第１のキャップ層、及び該第１のキャップ層とは組
成の異なる第２のキャップ層を順次形成し、続いて第２
のキャップ層を除去した後、（１１０）方向に平行なス
トライプ状パターンを有するストライプ状絶縁膜を形成
し、これをマスクとするエッチングによりメサストライ
プ部を形成するようにしたので、上記ストライプ状絶縁
膜の成膜時にダメージを受けた第１のキャップ層は除去
でき、これによりパターニング用マスクを形成する際の
ダメージがメサストライプ部に残るのを回避することが
できる効果がある。
【０１２６】この発明に係る半導体レーザによれば、第
２導電型下クラッド層と第１導電型上クラッド層との間
に活性層を挟み込んでなる、（１１１）Ｂ面をそのメサ
側面とするメサストライプ部を備えるとともに、該メサ
ストライプ部両側の第２導電型半導体領域上に、不純物
をドープした高抵抗半導体層及び第１導電型の電流ブロ
ック層を積層してなる光・電流閉込領域を備え、該光・
電流閉込領域を、上記第１導電型電流ブロック層の（１
１１）Ｂメサ側面上に位置する側端が、上記第１導電型
上クラッド層と活性層との境界上あるいは該境界より下
側にこれに近接して位置する構造としたので、下クラッ
ド層からこれと同一導電型の電流ブロック層への電流経
路が遮断、あるいは狭められることとなり、これにより
メサストライプ部内の活性層へ効率よく電流を注入で
き、レーザの特性及び信頼性を向上することができる効
果がある。
【０１２７】また、高抵抗半導体層がメサ側面に露出す
る活性層と接触することがなく、該高抵抗半導体層に含
まれる不純物の活性層への拡散を防ぐことができる。
【０１２８】この発明に係る半導体レーザの製造方法に
よれば、下クラッド層，ノンドープの活性層、及び上ク
ラッド層からなるメサストライプ部を、（１１１）Ｂ面
がそのメサ側面となるよう形成し、その後メサストライ
プ部の両側に不純物をドープした高抵抗半導体層及び第
１導電型の電流ブロック層を順次成長するようにしたの
で、メサストライプ部のメサ側面上での結晶成長がメサ
ストライプ部両側の平坦な部分に比べて抑えられること
となり、上記高抵抗半導体層の（１１１）Ｂメサ側面上
に位置する側端が、該下クラッド層と活性層との境界上
あるいは該境界より下側にこれに近接して位置する構造
の電流ブロック層を簡単に形成することができる効果が
ある。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体レーザの構
造を示す断面図である。
【図２】上記第１実施例による半導体レーザの製造方法
を主要工程順に説明するための断面図である。
【図３】本発明の第２の実施例による半導体レーザの構
造を説明するための図である。
【図４】上記第２実施例による半導体レーザの製造方法
を主要工程順に説明するための断面図である。
【図５】本発明の第３の実施例による半導体レーザの構
造を示す断面図である。
【図６】上記第３実施例による半導体レーザの製造方法
を主要工程順に説明するための断面図である。
【図７】本発明の第４の実施例による半導体レーザの構
造を示す断面図である。
【図８】上記第４実施例による半導体レーザの製造方法
を主要工程順に説明するための断面図である。
【図９】再成長界面の不純物パイルアップを示す図であ
る。
【図１０】本発明の第５の実施例による半導体レーザの
構造を示す断面図である。
【図１１】上記第５実施例による半導体レーザの製造方
法を主要工程順に説明するための断面図である。
【図１２】本発明の第６の実施例による半導体レーザの
構造を示す断面図である。
【図１３】上記第６実施例による半導体レーザの製造方
法を主要工程順に説明するための断面図である。
【図１４】従来のｎ型ＩｎＰ基板上にＦｅ−ＩｎＰ電流
ブロック層を有する半導体レーザの構造を示す断面図で
ある。
【図１５】上記従来の半導体レーザを製造する方法を主
要工程順に示す断面図である。
【図１６】従来のｐ型ＩｎＰ基板上にＦｅ−ＩｎＰ電流
ブロック層を有する半導体レーザの構造を示す断面図で
ある。
【図１７】上記従来の、ｐ型ＩｎＰ基板を用いた半導体
レーザを製造する方法を主要工程順に示す断面図であ
る。
【図１８】従来のＰ基板上にｐｎｐ電流ブロック層を有
する半導体レーザの構造を示す断面図である。
【図１９】上記従来のｐｎｐ電流ブロック層を有する半
導体レーザの製造方法を主要工程順に示す断面図であ
る。
【図２０】ｐ−ＩｎＰ層とｎ−ＩｎＰ層との接合部分の
エネルギバンド構造を示す図である。
【図２１】ｐ−ＩｎＰ層，Ｆｅ−ＩｎＰ層及びｎ−Ｉｎ
Ｐ層を積層してなる半導体層構造におけるエネルギバン
ド構造を示す図である。
【図２２】ｐ−ＩｎＰ層上にｎ−ＩｎＰ層，Ｆｅ−Ｉｎ
Ｐ層及びｎ−ＩｎＰ層を積層してなる半導体層構造にお
けるエネルギバンド構造を示す図である。
【符号の説明】
１，１ａ ｐ−ＩｎＰ基板 １ｂ ｐ−ＩｎＰクラッド層 ２ ノンドープ活性層 ２ａ ＩｎＧａＡｓＰ層 ３ａ 第１のｎ−ＩｎＰクラッド層 ３ａ1 ｎ−ＩｎＰ層 ３ｂ，３ｂ1 第２のｎ−ＩｎＰクラッド層 ３ｃ 第１のｐ−ＩｎＰクラッド層 ３ｄ 第２のｐ−ＩｎＰクラッド層 ４ ｎ−ＩｎＰ埋込層 ５ 半絶縁性ＩｎＰ埋込層 ６ ｐ−ＩｎＰ埋込層 ７ ｎ電極 ８ ｐ電極 １０ 絶縁膜 １０ａ 絶縁膜開口 １１ 絶縁性マスク １２ ＳｉＯ2 マスク １４ ｎ−ＩｎＰ電流ブロック層 １５，１５ａ Ｆｅ−ＩｎＰ高抵抗層 １７ ｐ−ＩｎＰ電流ブロック層 １８ ｎ−ＩｎＰ電流ブロック層 ２１ ｎ−ＩｎＰ基板 ２１ｂ ｎ−ＩｎＰ下クラッド層 ２３ ＩｎＧａＡｓＰキャップ層 ２４ ＩｎＰキャップ層 ４７ ｎ−ＩｎＰ電流ブロック層 ５４ Ｆｅ−ＩｎＰ埋込み層 １０１〜１０６ 半導体レーザ １０１ａ，１０２ａ，１０５ａ，１０６ａ メサストラ
イプ部
【手続補正書】
【提出日】平成６年９月２７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】ここで、上記メサストライプ部２０１ａ
は、ｎ−ＩｎＰ基板２１ａの表面の断面メサ状部分１ａ
上にノンドープ活性層２及びｐ−ＩｎＰクラッド層３ｃ
を順次積層した構造となっており、また光・電流閉込領
域２０１ｂは、上記ｎ−ＩｎＰ基板２１ａ上に上記メサ
ストライプ部２０１ａの側面を覆うよう形成された、Ｆ
ｅをドープした半絶縁性ＩｎＰ埋込み層５０と、該埋込
み層５０上に形成されたｎ−ＩｎＰ埋込み層４０とから
構成されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】そして上記メサストライプ部２０１ａ上及
び光・電流閉込領域２０１ｂ上には、全面に第２のｐ−
ＩｎＰクラッド層３ｄ及びｐ−ＩｎＰコンタクト層８０
が順次形成され、さらにその上には、上記メサストライ
プ部２０１ａに対応する部分に開口１０ａを有する絶縁
膜１０を介してＡｕＺｎ合金からなるｐ電極２８が形成
されており、また上記ｎ−ＩｎＰ基板２１ａの裏面側に
はＣｒＡｕ合金からなるｎ電極２７が全面に形成されて
いる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】次に写真製版技術により上記ｐ−ＩｎＰ層
３ｃ1 上に形成した、所定パターンを有する絶縁膜３１
をマスクとして、上記ｐ−ＩｎＰ層３ｃ1 ，アンドープ
ＩｎＧａＡｓＰ層２ａ及びｎ−ＩｎＰ基板２１ａの表面
部分を、ＨＢｒ系のエッチング液により合わせて４．５
μｍ程度選択的にエッチングして、メサストライプ部２
０１ａを形成する（図１５(b) ）。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】続いて、２回目の結晶成長により、メサス
トライプ部２０１ａ両側のｎ−ＩｎＰ基板２１ａ上に、
Ｆｅをドープした半絶縁性ＩｎＰ埋込層５０を上記メサ
ストライプ部２０１ａの側面を覆うよう形成し、さらに
その上にｎ−ＩｎＰ層４０をその表面がメサストライプ
部２０１ａの表面と一致する程度の厚さに形成して、光
・電流閉込領域２０１ｂを形成する（図１５(c) ）。こ
こで上記半絶縁性ＩｎＰ埋込層５０及びｎ−ＩｎＰ埋込
層４０は、その平坦な部分での厚さがそれぞれ３μｍ、
１．５μｍ程度になるよう形成しており、また各層５０
及び４０の濃度は４×１０16cm-3，７×１０18cm-3程度
にしている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】そして、上記絶縁膜３１を除去した後、メ
サストライプ部２０１ａの第１のｐ−ＩｎＰ上クラッド
層３ｃ上及び光・電流閉込領域２０１ｂのｎ−ＩｎＰ層
４０上全面に濃度１×１０18cm-3程度の第２のｐ−Ｉｎ
Ｐ上クラッド層３ｄを厚さ１μｍ程度に形成し、さらに
その上に濃度７×１０18cm-3程度のｐ−ＩｎＰコンタク
ト層８０を厚さ０．５μｍ程度に形成する（図１５(d)
）。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】その後、第２のｐ−ＩｎＰコンタクト層８
０上に、メサストライプ部２０１ａに対応する位置に開
口部１０ａを有する絶縁膜１０を介してｐ電極２８を形
成するとともに、ｎ−ＩｎＰ基板２１ａの裏面側にｎ電
極２７を形成して、ＢＨ型半導体レーザ２０１を完成す
る（図１５(e) ）。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】次に動作について説明する。上記ｎ電極２
７及びｐ電極２８に所定の電圧を印加すると、ｎ−Ｉｎ
Ｐ基板２１ａ及び第２のｐ−ＩｎＰ上クラッド層３ｄ間
に電位差が生じ、電流が上記ｐ−ＩｎＰクラッド層３ｄ
側からＩｎＰ基板２１ａ側に流れる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】また、半絶縁性ＩｎＰ埋込み層５０が、電
子を捕獲する深い準位を有したＦｅドープＩｎＰ層で構
成されているため、活性層２の脇は高抵抗になり、発光
に寄与しない無効電流が小さく抑えられることとなる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】次に、ｐ−ＩｎＰ基板を用いた従来のＢＨ
型半導体レーザについて説明する。図１６はこのＢＨ型
半導体レーザの構造を示す断面図、図１７(a) 〜図１７
(e) はこの半導体レーザの製造方法を説明するための工
程図である。図において、２０２は従来の半導体レーザ
で、１は（００１）面または（００１）面近傍の結晶面
をその表面とするｐ−ＩｎＰ基板であり、該ｐ−ＩｎＰ
基板１上には、ｐ−ＩｎＰ下クラッド層１ｂが形成され
ている。そしてこのｐ−ＩｎＰ下クラッド層１ｂ表面の
所定領域上には、（１１０）方向と平行な断面順メサ形
状のメサストライプ部２０２ａが形成されている。この
メサストライプ部２０２ａは、ノンドープのＩｎＧａＡ
ｓＰ活性層２を上下から上記ｐ−ＩｎＰ下クラッド層１
ｂの表面領域の一部１ｂ1 と、ｎ−ＩｎＰ上クラッド層
３ａとで挟み込んだ構造となっている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】次に製造方法について説明する。まず、Ｍ
ＯＣＶＤ法によりｐ−ＩｎＰ基板１の（００１）面ある
いはその近傍の結晶面上に、厚さ２μｍのｐ−ＩｎＰ下
クラッド層１ｂ，厚さ０．１μｍのアンドープＩｎＧａ
ＡｓＰ層２ａ，及び厚さ０．５μｍのｎ−ＩｎＰ層３ａ
1 を順次成長し、その上にスパッタ法により厚さ１００
０オングストロームのＳｉＯ2膜を形成し、これを通常
のホトレジスト技術を用いてパターニングして、（１１
０）方向に平行なストライプ状パターンを有するＳｉＯ
2 膜３２を形成する（図１７(a) ）。ここでは、上記ｐ
−ＩｎＰ下クラッド層１ｂ及びｎ−ＩｎＰ層３ａ1 の濃
度はそれぞれ１×１０18cm-3程度にしている。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】続いて、ＭＯＣＶＤ法により、上記メサス
トライプ部両側に、濃度７×１０18cm-3程度のｎ−Ｉｎ
Ｐ電流ブロック層４１を厚さ１μｍ程度成長し、さらに
その上にＦｅを４×１０16cm-3程度ドープしたＩｎＰ高
抵抗層５１を１．５μｍ程度の厚さに成長する（図１７
(c) ）。この時、ｎ−ＩｎＰ電流ブロック層４１はメサ
ストライプ部２０２ａの側面を覆うよう形成され、該ブ
ロック層４１の、ＳｉＯ2 膜３２下面に対向する上端面
４１ａは（１１１）Ｂ面となり、上記電流ブロック層４
１の、メサ側面に沿った側面４１ｂは（２２１）Ｂ面と
なる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】図２２は上記光・電流閉込領域２０２ｂ部
分，つまりｐ−ＩｎＰクラッド層１ｂ，ｎ−ＩｎＰ電流
ブロック層４１，Ｆｅ−ＩｎＰ高抵抗層５１，及び第２
のｎ−ＩｎＰクラッド層３ｂからなる積層構造のエネル
ギーバンド構造を示す図であり、図２２(a) はバイアス
を印加していない熱平衡状態のエネルギーバンド構造
を、図２２(b) は順バイアスを印加した状態のエネルギ
ーバンド構造を示している。また図２１は、上記半導体
レーザ２０２の光・電流閉込領域２０２ｂをＦｅ−Ｉｎ
Ｐ高抵抗層のみから構成した場合の光・電流閉込領域で
のエネルギーバンド構造を示しており、図２１(a) はバ
イアスを印加していない熱平行状態、図２１(b) はバイ
アスを印加した状態を示している。なお、図２０は参考
までに通常のＰＮ接合部分のエネルギーバンド構造を、
バイアスを印加していない熱平衡状態（図２０(a) ）
と、バイアスを印加した状態（図２０(b) ）とにわけて
示している。そしてこれらの図において、ＩnDE は電子
の拡散による電流、ＩnDR は電子の電界による電流、Ｉ
pDE は正孔の拡散による電流、ＩpDR は正孔の電界によ
る電流である。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】これに対し、図１６に示す構造のＢＨ型半
導体レーザ２０２のように、上記光・電流閉込領域２０
２ｂをｎ−ＩｎＰ電流ブロック層４１とその上のＦｅ−
ＩｎＰ高抵抗層５１とから構成したものでは、ｐ電極８
とｎ電極７に順バイアスを印加しても、ｐ−ＩｎＰ下ク
ラッド層１ｂとその上のｎ−ＩｎＰ電流ブロック層４１
との間のＰＮ接合障壁の高さは変化しない。これは、Ｆ
ｅ−ＩｎＰ高抵抗層５１部分でエネルギーバンド構造が
傾斜することにより、印加した順バイアスＶが吸収され
るためである。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】
【発明が解決しようとする課題】ところが、上述した各
タイプの半導体レーザ２０１〜２０３では、それぞれ以
下に示すような問題がある。すなわち、図１４に示す従
来の半導体レーザ２０１では、半絶縁性ＩｎＰ層５０
と、ｐ−ＩｎＰクラッド層３ｃからＺｎが拡散して導電
性がアンドープからｐ型に変わった活性層２とが接触し
ているため、半絶縁性ＩｎＰ層５０にドーピングしてい
るＦｅが活性層２中に拡散して活性層２が汚染されるこ
ととなり、半導体レーザの特性が悪化するという問題点
があった。ここでｐ−ＩｎＰ層３ｄにドーピングされて
いるＺｎの拡散長は０．３μｍに対し、Ｆｅは約１０μ
ｍである。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】さらに、上記半導体レーザ２０３の構造に
おいても、図１８に示すように無効電流Ｉr がｐ−Ｉｎ
Ｐ埋込層６１からｎ−ＩｎＰクラッド層３ｂに流れるこ
ととなり、また、図１９(b) で示すメサストライプ部２
０２ａの側面（以下メサ側面ともいう。）には図９(a)
で示すような不純物（Ｓｉ）がパイルアップしているた
め、この不純物を介してアンドープ活性層２横を電流が
流れる。この結果、効率的にアンドープ活性層２中に注
入電流が流れないという問題がある。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】この発明に係る半導体レーザの製造方法
は、第２導電型半導体基板の（００１）面上または（０
０１）面近傍の結晶面上に、第２導電型下クラッド層、
ノンドープ活性層、及び第１導電型上クラッド層を順次
結晶成長した後、（１１０）方向に平行なストライプ状
パターンを有するストライプ状絶縁膜をマスクとして上
記上クラッド層，活性層，及び下クラッド層を順次エッ
チングして、（１１１）Ｂ面をそのメサ側面とする（１
１０）方向と平行なストライプ状パターンを有する断面
順メサ形状のメサストライプ部を形成し、該メサストラ
イプ部両側の第２導電型半導体領域上に、第２のキャリ
アがトラップされるよう不純物をドープした高抵抗半導
体層を、その（１１１）Ｂメサ側面上の側端が上記上ク
ラッド層と活性層との境界上、あるいは該境界より下側
にこれに近接して位置するよう所定厚さに形成し、続い
てその上の領域との間のＰＮ接合障壁により第１のキャ
リアをブロックする第２導電型電流ブロック層を形成す
るものである。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正内容】
【００６７】ここでは上記ｐ−ＩｎＰ埋込層６及びｎ−
ＩｎＰクラッド層３ｂの不純物濃度は１×１０18cm-3程
度、ｎ−ＩｎＰ埋込層４及びｎ−ＩｎＰコンタクト層７
０の不純物濃度は７×１０18cm-3、Ｆｅドープの半絶縁
性ＩｎＰ埋込層の不純物濃度は４×１０16cm-3程度に設
定している。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正内容】
【００７４】次に製造方法について説明する。ＭＯＣＶ
Ｄ法を用いてｐ−ＩｎＰ基板１上に厚さ２μｍ，濃度１
×１０18cm-3のｐ−ＩｎＰクラッド層１ｂ，厚さ０．１
μｍのアンドープＩｎＧａＡｓＰ層２ａ，厚さ０．５μ
ｍ，濃度１×１０18cm-3のｎ−ＩｎＰ層３ａ1 を順次成
長した後、スパッタ法を用いてＳｉＯ2 膜を成膜し、通
常のホトレジスト技術を用いてパターニングして、（１
１０）方向に平行なストライプＳｉＯ2 マスク１２を形
成する（図４(a) ）。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正内容】
【００８２】また、本実施例の半導体レーザの製造方法
では、ｐ−ＩｎＰ下クラッド層１ｂ1 とＦｅ−ＩｎＰ高
抵抗層１５の間にｎ−ＩｎＰ電流ブロック層１４がある
ため、該高抵抗層１５中のＦｅが活性層２中に相互拡散
せず、活性層の結晶性が損なわれない。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正内容】
【００８８】その後は、上記第２実施例と同様にして、
ｎ−ＩｎＰクラッド層３ｂ及びｎ−ＩｎＰコンタクト層
７０を形成し（図６(d) ）、さらにｐ電極８及びｎ電極
７を形成して半導体レーザ１０３を完成する（図６(e)
）
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正内容】
【００８９】このように本実施例では、メサストライプ
部１０２ａの両側の、ｎ−ＩｎＰ電流ブロック層１４上
にｐ−ＩｎＰ電流ブロック層１７を形成してなる光・電
流閉込領域１０３ｂを、上記ｎ−ＩｎＰ電流ブロック層
１４の、（１１１）Ｂメサ側面上に位置する側端が、上
記ＩｎＧａＡｓＰ活性層２とｎ−ＩｎＰ上クラッド層３
ａとの境界上に位置する構造としたので、ｎ−ＩｎＰ上
クラッド層３ａからｎ−ＩｎＰ電流ブロック層１４への
電流経路がｐ−ＩｎＰ電流ブロック層１７により遮断さ
れることとなり、これによりアンドープ活性層２わきを
流れる無効電流を抑えて、活性層２へ効率よく電流を注
入でき、レーザの特性及び信頼性を向上することができ
る。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正内容】
【００９１】また、図６(b) ，図６(c) に示すメサ形状
及びメサ選択埋込み成長は酸素（空気に触れさせること
なく行っているので、図９(b) に示すように成長界面の
Ｓｉパイルアップが減り、Ｓｉを通した無効電流を低減
することができる。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正内容】
【００９６】その後は、上記第２実施例と同様にして、
ｎ電極７を絶縁膜１０を介して上記ｎ−ＩｎＰコンタク
ト層７１，７２上に、ｐ電極８をｐ−ＩｎＰ基板１の裏
面側に形成して半導体レーザ１０４を完成する（図８
(d) ）。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００９８
【補正方法】変更
【補正内容】
【００９８】なお、上記第４の実施例では、第２実施例
の光・電流閉込領域１０２ｂにおけるＦｅ−ＩｎＰ埋込
層１５上にｎ−ＩｎＰ埋込層１８を形成する場合を示し
たが、これは第３実施例のｐ−ＩｎＰ電流ブロック層１
７上に形成してもよい。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０１０３
【補正方法】変更
【補正内容】
【０１０３】そして、ＨＦでＳｉＯ2 マスク１２を除去
し、さらに硝酸でｎ−ＩｎＧａＡｓＰキャップ層１３ａ
を除去した後（図１１(d) ）、ｎ−ＩｎＰクラッド層３
ｂ1を１μｍ程度の厚さに、さらにｎ−ＩｎＰコンタク
ト層７０を０．１μｍ程度の厚さに成膜し（図１１(e)
）、最後に上記コンタクト層７０上に絶縁膜１０を介
してｎ電極７を形成し、ｐ−ＩｎＰ基板１の裏面側にｐ
電極８を形成して、半導体レーザ１０５を完成する（図
１１(f) ）。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０１０６
【補正方法】変更
【補正内容】
【０１０６】実施例６．図１２は本発明の第６の実施例
による半導体レーザの構造を示す断面図、図１３は上記
半導体レーザの製造方法を主要工程順に説明するための
断面図である。図において、１０６は本実施例の半導体
レーザ、２１は（００１）面または（００１）面近傍の
結晶面をその表面とするｎ−ＩｎＰ基板であり、該基板
２１上には、（１１０）方向と平行な断面順メサ形状の
メサストライプ部１０６ａが形成されている。このメサ
ストライプ部１０６ａは、ｐ−ＩｎＰ下クラッド層２１
ｂの突出部２１ｂ1 と第１のｐ−ＩｎＰ上クラッド層３
ｃとの間にアンドープＩｎＧａＡｓＰ活性層２を挟み込
んでなる、（１１１）Ｂ面をそのメサ側面とする構造と
なっている。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０１１３
【補正方法】変更
【補正内容】
【０１１３】そして最後に、ｎ電極２７を絶縁膜１０を
介して上記ｐ−ＩｎＰコンタクト層８０上に、ｐ電極２
８をｐ−ＩｎＰ基板１の裏面側に形成して半導体レーザ
１０２を完成する（図１３(e) ）。
【手続補正２８】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
【手続補正２９】
【補正対象書類名】図面
【補正対象項目名】図１９
【補正方法】変更
【補正内容】
【図１９】

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型半導体領域上に形成され、第
    １導電型下クラッド層と第２導電型上クラッド層との間
    にノンドープ活性層を挟み込んでなる断面順メサ形状の
    メサストライプ部と、 上記メサストライプ部両側の第１導電型半導体領域上に
    該メサストライプ部側面を覆うよう形成された第１導電
    型埋込み層と、上記第１導電型埋込み層上に順次形成さ
    れた第２導電型埋込み層及び半絶縁性ＩｎＰ層とからな
    り、レーザ光及びレーザ駆動電流を上記メサストライプ
    部内に閉じ込める光・電流閉込領域とを備えたことを特
    徴とする半導体レーザ。
  2. 【請求項２】 請求項１記載の半導体レーザにおいて、 上記第１導電型半導体領域は、その裏面側にｐ電極が形
    成されたｐ型ＩｎＰ基板により構成されていることを特
    徴とする半導体レーザ。
  3. 【請求項３】 第１導電型半導体領域上にアンドープ半
    導体層及び第２導電型半導体層を順次成長させる工程
    と、 上記第２導電型半導体層の所定領域上に形成したマスク
    層を用いて、該第２導電型半導体層，アンドープ半導体
    層及び第１導電型半導体領域の表面部分をエッチング
    し、第１の第２導電型上クラッド層，アンドープ活性層
    及び第１導電型下クラッド領域からなる断面順メサ形状
    のメサストライプ部を形成する工程と、 上記メサストライプ部両側の第１導電型半導体領域上
    に、第１導電型埋込み層をこれが上記メサストライプ部
    側面を被覆するよう形成する工程と、 上記第１導電型埋込み層上に第２導電型埋込み層及び半
    絶縁性埋込み層を順次成長して、上記メサストライプ部
    内にレーザ光及びレーザ駆動電流を閉じ込める光・電流
    閉込領域を形成する工程と、 上記メサストライプ部及び光・電流閉込領域上に第２の
    第２導電型上クラッド層を形成する工程とを含むことを
    特徴とする半導体レーザの製造方法。
  4. 【請求項４】 （００１）面または（００１）面近傍の
    結晶面をその表面とする第１導電型半導体領域と、 上記半導体領域表面上に結晶成長され、第１導電型下ク
    ラッド層と第２導電型上クラッド層との間に活性層を挟
    み込んでなる、その側面が（１１１）Ｂ面である（１１
    ０）方向と平行な断面順メサ形状のメサストライプ部
    と、 上記ストライプ部両側の第１導電型半導体領域の表面上
    に結晶成長された、該半導体領域との間のＰＮ接合障壁
    により第１のキャリアをブロックする第２導電型電流ブ
    ロック層と、該電流ブロック層上に結晶成長された、第
    ２のキャリアがトラップされるよう不純物をドープした
    高抵抗半導体層とから構成され、上記ストライプ部内に
    レーザ光及びレーザ駆動電流を閉じ込める光・電流閉込
    領域とを備え、 上記電流ブロック層の、上記（１１１）Ｂメサ側面上に
    位置する側端は、上記活性層側面が上記電流ブロック層
    により被われるよう上記第２導電型上クラッド層と活性
    層との境界上に、あるいは該境界より上側に該境界と近
    接して位置していることを特徴とする半導体レーザ。
  5. 【請求項５】 第１導電型半導体領域の（００１）面上
    または（００１）面近傍の結晶面上に、第１導電型下ク
    ラッド層、ノンドープの活性層、及び第２導電型上クラ
    ッド層を順次結晶成長する工程と、 上記第２導電型上クラッド層上に（１１０）方向に平行
    なストライプ状パターンを有するストライプ状絶縁膜を
    形成する工程と、 上記ストライプ状絶縁膜をマスクとして、所定のエッチ
    ャントにより上記上クラッド層、活性層、及び下クラッ
    ド層を順次エッチングして、（１１１）Ｂ面をそのメサ
    側面とする（１１０）方向と平行なストライプ状パター
    ンを有する断面順メサ形状のメサストライプ部を形成す
    る工程と、 上記メサストライプ部両側の第１導電型半導体領域上
    に、該半導体領域との間のＰＮ接合障壁により第１のキ
    ャリアをブロックする第２導電型の電流ブロック層を、
    その（１１１）Ｂメサ側面上の側端が上記第２導電型上
    クラッド層と活性層との境界上に、あるいは該境界より
    上側に該境界に近接して位置するよう所定厚さに形成す
    る工程と、 上記ストライプ部両側の電流ブロック層上に、第２のキ
    ャリアがトラップされるよう不純物をドープした高抵抗
    半導体層を形成する工程とを含むことを特徴とする半導
    体レーザの製造方法。
  6. 【請求項６】 （００１）面または（００１）面近傍の
    結晶面をその表面とする第１導電型半導体領域と、 上記半導体基板の表面上に形成され、第１導電型下クラ
    ッド層と第２導電型上クラッド層との間に活性層を挟み
    込んでなる、（１１１）Ｂ面をそのメサ側面とする、
    （１１０）方向と平行な断面順メサ形状のメサストライ
    プ部と、 上記メサストライプ部両側の第１導電型半導体領域上に
    第２導電型電流ブロック層及び第１導電型電流ブロック
    層を順次形成してなり、上記メサストライプ部内にレー
    ザ光及びレーザ駆動電流を閉じ込める光・電流閉込領域
    とを備え、 上記第２導電型電流ブロック層の、上記（１１１）Ｂメ
    サ側面上に位置する側端は、上記活性層側面上、あるい
    は該活性層側面に近接して位置していることを特徴とす
    る半導体レーザ。
  7. 【請求項７】 第１導電型半導体領域の（００１）面上
    または（００１）面近傍の結晶面上に、第１導電型下ク
    ラッド層、ノンドープ活性層、及び第２導電型上クラッ
    ド層を順次結晶成長する工程と、 上記第２導電型上クラッド層上に（１１０）方向に平行
    なストライプ状パターンを有するストライプ状絶縁膜を
    形成する工程と、 上記ストライプ状絶縁膜をマスクとするエッチングによ
    り上記上クラッド層、活性層、及び下クラッド層を順次
    エッチングして、（１１１）Ｂ面をそのメサ側面とする
    （１１０）方向と平行なストライプ状パターンを有する
    断面順メサ形状のメサストライプ部を形成する工程と、 上記メサストライプ部両側の第１導電型半導体領域上
    に、第２導電型電流ブロック層を、その（１１１）Ｂメ
    サ側面上の側端が上記活性層側面上、あるいは該活性層
    側面に近接して位置するよう所定厚さに形成し、続いて
    該第２導電型電流ブロック層上に第１導電型電流ブロッ
    ク層を形成する工程とを含むことを特徴とする半導体レ
    ーザ。
  8. 【請求項８】 第１導電型半導体領域の（００１）面上
    または（００１）面近傍の結晶面上に、第１導電型下ク
    ラッド層、ノンドープ活性層、及び第２導電型上クラッ
    ド層を順次結晶成長する工程と、 上記第２導電型上クラッド層上に（１１０）方向に平行
    なストライプ状パターンを有するストライプ状絶縁膜を
    形成する工程と、 上記ストライプ状絶縁膜をマスクとして、所定のエッチ
    ャントにより上記上クラッド層、活性層、及び下クラッ
    ド層を順次エッチングして、（１１１）Ｂ面をそのメサ
    側面とする（１１０）方向と平行なストライプ状パター
    ンを有する断面順メサ形状のメサストライプ部を形成す
    る工程と、 上記メサストライプ部両側の第１導電型半導体領域上
    に、該半導体領域との間のＰＮ接合障壁により第１のキ
    ャリアをブロックする第２導電型の電流ブロック層を、
    その（１１１）Ｂメサ側面上の側端が上記第２導電型上
    クラッド層と活性層との境界上、あるいは該境界より上
    側にこれに近接して位置するよう所定厚さに形成する工
    程と、 上記メサストライプ部両側の電流ブロック層上に、第２
    のキャリアがトラップされるよう不純物をドープした高
    抵抗半導体層をその上面が上記メサストライプ部上面よ
    り下側に位置するよう所定厚さに形成する工程と、 上記メサストライプ部両側の高抵抗半導体層上に、第２
    導電型埋込み層をその表面が上記メサストライプ部上面
    とほぼ一致するよう所定厚さに形成する工程とを含むこ
    とを特徴とする半導体レーザの製造方法。
  9. 【請求項９】 第１導電型半導体領域の（００１）面上
    または（００１）面近傍の結晶面上に、第１導電型下ク
    ラッド層，ノンドープ活性層，及び第２導電型上クラッ
    ド層を順次結晶成長する工程と、 上記上クラッド層上にこれとは組成の異なる第１のキャ
    ップ層を形成し、その上に第１のキャップ層とは組成の
    異なる第２のキャップ層を形成する工程と、 上記第２のキャップ層を除去した後第１のキャップ層上
    に（１１０）方向に平行なストライプ状パターンを有す
    るストライプ状絶縁膜を形成する工程と、 上記ストライプ状絶縁膜をマスクとして、所定のエッチ
    ャントにより上記第１のキャップ層，上クラッド層，活
    性層，及び下クラッド層を順次エッチングして、（１１
    １）Ｂ面をそのメサ側面とする（１１０）方向と平行な
    ストライプ状パターンを有する断面順メサ形状のメサス
    トライプ部を形成する工程と、 上記メサストライプ部両側の第１導電型半導体領域上
    に、該半導体領域との間のＰＮ接合障壁により第１のキ
    ャリアをブロックする第２導電型の電流ブロック層を、
    その（１１１）Ｂメサ側面上の側端が上記第２導電型上
    クラッド層と活性層との境界上、あるいは該境界より上
    側に該境界に近接して位置するよう所定厚さに形成する
    工程と、 上記ストライプ部両側の電流ブロック層上に、第２のキ
    ャリアがトラップされるよう不純物をドープした高抵抗
    半導体層をその表面が上記ストライプ部上面とほぼ一致
    するよう所定厚さに形成する工程とを含むことを特徴と
    する半導体レーザの製造方法。
  10. 【請求項１０】 （００１）面または（００１）面近傍
    の結晶面をその表面とする第２導電型半導体領域と、 上記半導体領域表面上に結晶成長され、第２導電型下ク
    ラッド層と第１導電型上クラッド層との間に活性層を挟
    み込んでなる、その側面が（１１１）Ｂ面である（１１
    ０）方向と平行な断面順メサ形状のメサストライプ部
    と、 上記ストライプ部両側の第２導電型半導体領域の表面上
    に結晶成長された、第１のキャリアがトラップされるよ
    う不純物をドープした高抵抗半導体層と、該高抵抗半導
    体層上に形成された、その上の領域との間のＰＮ接合障
    壁により第２のキャリアをブロックする第２導電型電流
    ブロック層とから構成され、上記ストライプ部内にレー
    ザ光及びレーザ駆動電流を閉じ込める光・電流閉込領域
    とを備え、 上記高抵抗半導体層の、上記（１１１）Ｂメサ側面上に
    位置する側端は、上記第２導電型下クラッド層と活性層
    との境界上、あるいは該境界より下側の該境界に近接し
    て位置していることを特徴とする半導体レーザ。
  11. 【請求項１１】 第２導電型半導体領域の（００１）面
    上または（００１）面近傍の結晶面上に、第２導電型下
    クラッド層、ノンドープの活性層、及び第１導電型上ク
    ラッド層を順次結晶成長する工程と、 上記第１導電型上クラッド層上に（１１０）方向に平行
    なストライプ状パターンを有するストライプ状絶縁膜を
    形成する工程と、 上記ストライプ状絶縁膜をマスクとして、所定のエッチ
    ャントにより上記上クラッド層、活性層、及び下クラッ
    ド層を順次エッチングして、（１１１）Ｂ面をそのメサ
    側面とする（１１０）方向と平行なストライプ状パター
    ンを有する断面順メサ形状のメサストライプ部を形成す
    る工程と、 上記メサストライプ部両側の第２導電型半導体領域上
    に、第１のキャリアがトラップされるよう不純物をドー
    プした高抵抗半導体層を、その（１１１）Ｂメサ側面上
    の側端が上記第２導電型クラッド層と活性層との境界
    上、あるいは該境界の下側にこれに近接して位置するよ
    う所定厚さに形成する工程と、 上記ストライプ部両側の高抵抗半導体層上に、その上の
    領域との間のＰＮ接合障壁により第２のキャリアをブロ
    ックする第２導電型の電流ブロック層を形成する工程と
    を含むことを特徴とする半導体レーザの製造方法。
  12. 【請求項１２】 請求項２，５，７，８，９，１１のい
    ずれかに記載の半導体レーザの製造方法において、 上記順メサ形状のストライプ部は、上クラッド層，活性
    層及び下クラッド層をＨＣｌ気相エッチングして形成す
    ることを特徴とする半導体レーザの製造方法。
  13. 【請求項１３】 請求項２，５，７，８，９，１１のい
    ずれかに記載の半導体レーザの製造方法において、 上クラッド層，活性層及び下クラッド層のエッチングに
    は、ＨＣｌ，ＣＨ3 ＣＯＯＨ，Ｈ2 Ｏ2 混合液を用いる
    ことを特徴とする半導体レーザの製造方法。
JP5160632A 1993-06-30 1993-06-30 半導体レーザとその製造方法 Pending JPH0722691A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5160632A JPH0722691A (ja) 1993-06-30 1993-06-30 半導体レーザとその製造方法
US08/257,118 US5452315A (en) 1993-06-30 1994-06-08 Semiconductor laser with semi-insulating current blocking layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5160632A JPH0722691A (ja) 1993-06-30 1993-06-30 半導体レーザとその製造方法

Publications (1)

Publication Number Publication Date
JPH0722691A true JPH0722691A (ja) 1995-01-24

Family

ID=15719133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5160632A Pending JPH0722691A (ja) 1993-06-30 1993-06-30 半導体レーザとその製造方法

Country Status (2)

Country Link
US (1) US5452315A (ja)
JP (1) JPH0722691A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003055020A1 (en) * 2001-12-20 2003-07-03 Bookham Technology Plc Hybrid confinement layers of buried heterostructure semiconductor laser
US6697407B2 (en) 2001-02-28 2004-02-24 Anritsu Corporation Semiconductor laser attaining high efficiency and high power, and method of manufacturing the same
JP2008294076A (ja) * 2007-05-22 2008-12-04 Sumitomo Electric Ind Ltd 半導体レーザ素子
JP2009260189A (ja) * 2008-04-21 2009-11-05 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法
JP2009283822A (ja) * 2008-05-26 2009-12-03 Mitsubishi Electric Corp 半導体レーザ及びその製造方法
JP2010098069A (ja) * 2008-10-15 2010-04-30 Mitsubishi Electric Corp 半導体レーザ素子の製造方法
JP2011155205A (ja) * 2010-01-28 2011-08-11 Mitsubishi Electric Corp 半導体光素子とその製造方法
JP2014225533A (ja) * 2013-05-15 2014-12-04 三菱電機株式会社 半導体レーザ及びその製造方法
JP2016031970A (ja) * 2014-07-28 2016-03-07 三菱電機株式会社 光半導体装置
WO2020090078A1 (ja) * 2018-11-01 2020-05-07 三菱電機株式会社 光半導体装置、および光半導体装置の製造方法
JP7347726B1 (ja) * 2023-05-15 2023-09-20 三菱電機株式会社 半導体装置の製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568501A (en) * 1993-11-01 1996-10-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser and method for producing the same
US5789772A (en) * 1994-07-15 1998-08-04 The Whitaker Corporation Semi-insulating surface light emitting devices
JPH0851250A (ja) * 1994-08-09 1996-02-20 Mitsubishi Electric Corp 半導体レーザ
JP3421140B2 (ja) * 1994-08-23 2003-06-30 三菱電機株式会社 半導体レーザ装置の製造方法，および半導体レーザ装置
US5923690A (en) * 1996-01-25 1999-07-13 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device
JP2871635B2 (ja) * 1996-07-24 1999-03-17 日本電気株式会社 半導体レーザおよびその製造方法
US6075802A (en) * 1998-03-12 2000-06-13 Telefonaktiebolaget L, Ericsson Lateral confinement laser
JP3762640B2 (ja) * 2000-12-25 2006-04-05 ユーディナデバイス株式会社 半導体装置の製造方法および光導波路の製造方法、多層光導波路の製造方法
EP1225670B1 (en) * 2001-01-18 2008-10-22 Avago Technologies Fiber IP (Singapore) Pte. Ltd. Semiconductor device with current confinement structure
JP3765987B2 (ja) * 2001-02-15 2006-04-12 ユーディナデバイス株式会社 半導体装置の製造方法
KR20020078189A (ko) 2001-04-06 2002-10-18 한국전자통신연구원 매립형 리지 구조의 전류 차단층을 갖는 광소자 및 그제조 방법
JP2004047743A (ja) * 2002-07-12 2004-02-12 Furukawa Electric Co Ltd:The 光集積デバイス
JP2004158562A (ja) * 2002-11-05 2004-06-03 Sumitomo Electric Ind Ltd 半導体光素子、半導体レーザ素子、半導体光変調素子、及び半導体光集積素子
US20050141578A1 (en) * 2003-06-20 2005-06-30 Benoit Reid Laser diode structure with blocking layer
JP2006190782A (ja) * 2005-01-05 2006-07-20 Fujitsu Ltd 光半導体装置及びその製造方法
JP2008053539A (ja) * 2006-08-25 2008-03-06 Sumitomo Electric Ind Ltd 半導体光素子
JP2008053649A (ja) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp 埋め込み型半導体レーザ
US7646797B1 (en) 2008-07-23 2010-01-12 The United States Of America As Represented By The Secretary Of The Army Use of current channeling in multiple node laser systems and methods thereof
JP2012009674A (ja) * 2010-06-25 2012-01-12 Mitsubishi Electric Corp 半導体素子
JP2017224763A (ja) * 2016-06-16 2017-12-21 三菱電機株式会社 半導体素子の製造方法、半導体素子
DE102018110187A1 (de) * 2018-04-27 2019-10-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper, Anordnung von einer Vielzahl von optoelektronischen Halbleiterkörpern und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
CN114825046B (zh) * 2022-06-27 2022-09-02 苏州长光华芯光电技术股份有限公司 一种半导体发光结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8516853D0 (en) * 1985-07-03 1985-08-07 British Telecomm Manufacture of semiconductor structures
US4928285A (en) * 1988-02-23 1990-05-22 Kabushiki Kaisha Toshiba Impurity-doped semiconductor laser device for single wavelength oscillation
JP2869995B2 (ja) * 1989-02-06 1999-03-10 日本電気株式会社 高抵抗半導体層埋め込み型半導体レーザの製造方法
JPH03167886A (ja) * 1989-11-28 1991-07-19 Oki Electric Ind Co Ltd 半導体レーザ
JP2952299B2 (ja) * 1990-06-20 1999-09-20 科学技術振興事業団 面発光レーザ装置
JPH04179291A (ja) * 1990-11-14 1992-06-25 Oki Electric Ind Co Ltd 半導体レーザ
JPH04317384A (ja) * 1991-04-16 1992-11-09 Mitsubishi Electric Corp 半導体発光装置
JPH0513888A (ja) * 1991-07-08 1993-01-22 Nippon Telegr & Teleph Corp <Ntt> 半導体発光装置およびその製造方法
JPH05129714A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体装置
JP2823476B2 (ja) * 1992-05-14 1998-11-11 三菱電機株式会社 半導体レーザおよびその製造方法
JPH05343811A (ja) * 1992-06-10 1993-12-24 Japan Energy Corp 半導体発光素子およびその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697407B2 (en) 2001-02-28 2004-02-24 Anritsu Corporation Semiconductor laser attaining high efficiency and high power, and method of manufacturing the same
US6829275B2 (en) 2001-12-20 2004-12-07 Bookham Technology, Plc Hybrid confinement layers of buried heterostructure semiconductor laser
WO2003055020A1 (en) * 2001-12-20 2003-07-03 Bookham Technology Plc Hybrid confinement layers of buried heterostructure semiconductor laser
JP2008294076A (ja) * 2007-05-22 2008-12-04 Sumitomo Electric Ind Ltd 半導体レーザ素子
JP2009260189A (ja) * 2008-04-21 2009-11-05 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法
US7835413B2 (en) 2008-05-26 2010-11-16 Mitsubishi Electric Corporation Semiconductor laser
JP2009283822A (ja) * 2008-05-26 2009-12-03 Mitsubishi Electric Corp 半導体レーザ及びその製造方法
JP2010098069A (ja) * 2008-10-15 2010-04-30 Mitsubishi Electric Corp 半導体レーザ素子の製造方法
JP2011155205A (ja) * 2010-01-28 2011-08-11 Mitsubishi Electric Corp 半導体光素子とその製造方法
JP2014225533A (ja) * 2013-05-15 2014-12-04 三菱電機株式会社 半導体レーザ及びその製造方法
JP2016031970A (ja) * 2014-07-28 2016-03-07 三菱電機株式会社 光半導体装置
WO2020090078A1 (ja) * 2018-11-01 2020-05-07 三菱電機株式会社 光半導体装置、および光半導体装置の製造方法
JPWO2020090078A1 (ja) * 2018-11-01 2021-09-02 三菱電機株式会社 光半導体装置、および光半導体装置の製造方法
JP7347726B1 (ja) * 2023-05-15 2023-09-20 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US5452315A (en) 1995-09-19

Similar Documents

Publication Publication Date Title
JPH0722691A (ja) 半導体レーザとその製造方法
JP2009059918A (ja) 光半導体デバイス
JP3718952B2 (ja) 半導体レーザ
JP2006253212A (ja) 半導体レーザ
JP2001015851A (ja) 半導体レーザ素子及びその作製方法
JP7145936B2 (ja) 半導体レーザおよびその製造方法
CN110431720B (zh) 光半导体元件
JP2009059919A (ja) 光半導体デバイス及びその作製方法
JP6702523B1 (ja) 半導体装置
JPH1012958A (ja) 半導体レーザ装置，及びその製造方法
JP2005286032A (ja) 光半導体デバイス、および光半導体デバイスを製造する方法
JP3403915B2 (ja) 半導体レーザ
JP3652454B2 (ja) 半導体レーザ及びその製造方法
JP2002026455A (ja) 半導体光素子およびその製造方法
JP3199329B2 (ja) 半導体レーザ装置の製造方法
JP2706316B2 (ja) 半導体レーザ装置の製造方法
US20240213744A1 (en) Optical semiconductor element
JPH0537084A (ja) 半導体レーザ装置
JP2007013100A (ja) 半導体レーザ
JP2024090404A (ja) 光半導体素子の製造方法
JP2005260109A (ja) 光半導体素子
JPS641072B2 (ja)
CN118266139A (zh) 半导体激光器以及半导体激光器制造方法
JPH08148754A (ja) 半導体レーザおよびその製造方法
JPH07249834A (ja) 半導体光素子および光電子集積回路