JP2004022934A - 半導体レーザ素子及びその製造方法 - Google Patents

半導体レーザ素子及びその製造方法 Download PDF

Info

Publication number
JP2004022934A
JP2004022934A JP2002178123A JP2002178123A JP2004022934A JP 2004022934 A JP2004022934 A JP 2004022934A JP 2002178123 A JP2002178123 A JP 2002178123A JP 2002178123 A JP2002178123 A JP 2002178123A JP 2004022934 A JP2004022934 A JP 2004022934A
Authority
JP
Japan
Prior art keywords
layer
ridge
laminated structure
type
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002178123A
Other languages
English (en)
Inventor
Hironobu Narui
成井 啓修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002178123A priority Critical patent/JP2004022934A/ja
Publication of JP2004022934A publication Critical patent/JP2004022934A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】放熱性が良く、閾値電流が低く、静電容量が小さい半導体レーザ素子を提供する。
【解決手段】(100)
面を基板面56aとし、[011]方向に延在する順メサ型ストライプ状の第1のリッジ52及び第2のリッジ54の2段リッジを有するp型GaAs基板56と、第2のリッジ上に設けられた第1の積層構造58と、第2のリッジ及び第1の積層構造を埋め込む第2の積層構造60とを備える。第1の積層構造は、p型AlGaAsクラッド層62、活性層64、及びn型AlGaAsクラッド層66からなるDH構造を構成し、{111}B面を斜面とする断面三角形状である。第2の積層構造は、p型AlGaAsクラッド層62a、活性層64a、n型AlGaAs第1クラッド層66a、pnp電流ブロック層68、n型AlGaAs第2クラッド層70、n型GaAsキャップ層72で構成され、第2のリッジ及び第1の積層構造を埋め込む。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は、DH型半導体レーザ素子及びその製造方法に関し、更に詳細には、閾値電流及び静電容量が低く、放熱性が良い半導体レーザ素子、及びその製造方法に関するものである。
【0002】
【従来の技術】
SDH(Separated Double Heterostructure)型の埋め込みヘテロ接合型半導体レーザ素子は、レーザ共振器構造及びレーザ共振器構造の埋め込み積層構造を1回のエピタキシャル成長工程で同時に形成することができるので、生産性が高く、しかも閾値電流が低い半導体レーザ素子として注目されている。
SDH型の埋め込みヘテロ接合型半導体レーザ素子は、ストライプ状のリッジを基板面に有するリッジ基板を予め作製し、エピタキシャル成長速度の結晶面方位依存性を利用することにより、リッジ基板上にレーザ共振器構造と埋め込み積層構造とを一回のエピタキシャル成長により作製した半導体レーザ素子である。
【0003】
ここで、図7を参照して、上述のSDH型の埋め込みヘテロ接合型半導体レーザ素子(以下、簡単にSDH型半導体レーザ素子と言う)の構成を説明する。図7はSDH型半導体レーザ素子の構成を示す断面図である。
SDH型半導体レーザ素子(以下、簡単に半導体レーザ素子と言う)10は、図7に示すように、{100}結晶面を上面14aとし、図7の紙面に直交する[011]軸方向に延びるストライプ状順メサ型のリッジ14を有する、主面が{100}結晶面の、例えばp型GaAs基板12を基板としている。
【0004】
半導体レーザ素子10は、リッジ14の上面14a({100}面)上に、p型AlGaAsクラッド層16、GaAs等の活性層18、及び第1n型AlGaAsクラッド層20からなる、三角形断面の積層構造21を備えている。三角形断面の積層構造21は、主面({100}結晶面)に対して約55°の傾きを有する{111}B結晶面21a、21bを側斜面としている。
【0005】
また、半導体レーザ素子10は、p型GaAs基板12上に、順次、p型AlGaAsクラッド層16a、活性層18a、第1n型AlGaAsクラッド層20a、pnp電流ブロック層28、第2n型AlGaAsクラッド層30、及びn型GaAsキャップ層32を有する積層構造を備え、積層構造21を埋め込んでいる。
pnp電流ブロック層28は、第1p型AlGaAs電流ブロック層22と、n型AlGaAs電流ブロック層24と、第2p型AlGaAs電流ブロック層26とから構成されている。
【0006】
リッジ14の両脇のp型GaAs基板12上に積層されたp型AlGaAsクラッド層16a、活性層18a、及び第1n型AlGaAsクラッド層20aは、それぞれ、リッジ14上のp型AlGaAsクラッド層16、活性層18、及び第1n型AlGaAsクラッド層20と同時に成膜された、実質的に同じ組成の層である。
p型AlGaAsクラッド層16、第1n型AlGaAsクラッド層20、及びpnp電流ブロック層28は、GaAs等の活性層18に比して、バンドギャップ・エネルギーが大、すなわち屈折率が小なる材料で形成されている。
【0007】
リッジ14上のp型AlGaAsクラッド層16及び活性層18は、それぞれ、台形断面の層として形成されている。p型AlGaAsクラッド層16は電流ブロック構造28の下部に接し、活性層18は、両側面の全面にわたり、pnp電流ブロック層28に接している。
活性層18上の第1n型AlGaAsクラッド層20は、三角形断面に形成されて、両側面で電流ブロック層28の上部に接し、頂部を第2n型AlGaAsクラッド層30内に突出させている。
n型キャップ層32上にはオーミック接合するp側電極34が、GaAs基板12の裏面にはオーミック接合するn側電極36が形成されている。
【0008】
p型AlGaAsクラッド層16、16a、活性層18、18a、第1n型AlGaAsクラッド層20、20a、pnp電流ブロック層28、第2n型AlGaAsクラッド層30、及びn型GaAsキャップ層32は、それぞれ、通常のMOCVD(有機金属による化学的気相成長)法、例えばメチル系MOCVD法によって1回のエピタキシャル成長作業によって順次に連続的にエピタキシャル成長した層である。
【0009】
エピタキシャル成長に際し、リッジ14の上面14a及びリッジ14の延在する方位を上述したように選定し、更にリッジ14のリッジ幅及びp型GaAs基板12からの高さ、p型AlGaAsクラッド層16、活性層18、第1n型AlGaAsクラッド層20等の厚さを適切に選定することによって、リッジ14上の各層16、18、20と、リッジ14脇のp型GaAs基板12上の各層16a、18b、20bとは、相互に分断する斜面21a、21bからなる断層を形成しつつエピタキシャル成長する。
つまり、斜面21a及び21bによって分断された断面三角形状で、かつ図7の紙面に直交する方向に延在し、p型AlGaAsクラッド層16、活性層18、及びn型AlGaAs第1クラッド層20のエピタキシャル成長層からなる積層構造21が、リッジ14上に形成される。
【0010】
これは、通常のMOCVD法を適用して、例えばメチル系の有機金属を原料ガスとして使用したMOCVD法を適用してエピタキシャル成長させる際、{111}B結晶面が、一旦、生じると、この{111}B結晶面上には、更なるエピタキシャル成長が生じ難いことを利用して、エピタキシャル成長層の断面三角形状の積層構造21を形成するものである。
そして、pnp電流ブロック層28は、積層構造21の両側に分断され、それぞれ、ストライプ状積層構造21の斜面21a及び21bに臨む活性層18の両端面に衝合する。
【0011】
リッジ14上の積層構造21中の活性層18は、屈折率が活性層18より小さいpnp電流ブロック層28によって挟まれ、横方向に光閉じ込めされて、発光動作領域となる。
また、積層構造21の両側では、pnp電流ブロック層28よって積層構造21の両側の領域への電流流入が阻止され、電流の流入がリッジ14上の積層構造21内の活性層18に集中するので、また、活性層18の活性層幅を1μm程度に狭くすることができ、活性層を挟むように電流ブロック層を形成しているので、電流狭窄効果が高く、低閾値電流化を図ることができる。
以上のように、SDH型半導体レーザ素子は、低閾値電流であって、しかも電流対光出力の高効率を実現していて、これらの優れた特性により光通信用レーザとして期待されている。
【0012】
ところで、光通信用レーザとしてSDH型半導体レーザ素子の用途を更に拡大するためには、半導体レーザ素子の電気容量を低減して、高速動作性を高めることが必要である。そこで、以下に説明するような静電容量の低減化が提案されている。
ここで、図8を参照して、静電容量の低減化を図った従来のSDH型半導体レーザ素子の構成を説明する。図8は本SDH型半導体レーザ素子の構成を示す斜視図、及び図9は図8の矢視I−Iの断面図である。尚、図8及び図9中、図7と同じ部位には同じ符号を付し、その説明を省略している。
従来の静電容量低減化SDH型半導体レーザ素子40は、図8に示すように、基本的には、上述のSDH型半導体レーザ素子10と同じ共振器構造と埋め込み構造とを備え、埋め込み構造をp型GaAs基板12まで除去して設けられた幅2μm程度の2本の分離溝42A、Bをリッジ14の両側にリッジ14に沿って有する。
【0013】
絶縁膜44が分離溝42の両溝壁及び溝底に沿って設けられ、更に溝壁に連続して分離溝42A、Bのそれぞれの外側のn型GaAsキャップ層32上に延在している。また、分離溝42A、Bは、絶縁膜44を介してポリイミド層46で埋め込まれている。
そして、分離溝42A、B間のn型GaAsキャップ層32上に設けられたn側電極34は、分離溝42Aの外側の絶縁膜44上に設けられた引き出し電極48に接続されている。
【0014】
ここで、図10及び図11を参照して、本半導体レーザ素子40の作製方法を説明する。図10(a)から(c)、及び図11(d)と(e)は、それぞれ、本半導体レーザ素子40を作製する際の各工程の基板断面図である。
先ず、リッジ14を有するp型GaAs基板12上に、p側電極34及びn側電極36を除いて前述の半導体レーザ素子10と同じ構成の積層構造50をを形成する。
つまり、リッジ14を有するp型GaAs基板12上に、MOCVD法等により、順次、p型AlGaAsクラッド層16、GaAs等からなる活性層18、第1n型AlGaAsクラッド層20、pnp電流ブロック層28、第2n型AlGaAsクラッド層30、及びn型GaAsキャップ層32をエピタキシャル成長させる。
【0015】
これにより、図10(a)に示すように、リッジ14の上面14a上に、p型AlGaAsクラッド層16、GaAs等の活性層18、及び第1n型AlGaAsクラッド層20からなり、{111}B結晶面を側斜面とする三角形断面の積層構造21を形成することができる。
また、積層構造21の形成と同時に、p型GaAs基板12上に、順次、p型AlGaAsクラッド層16a、活性層18a、第1n型AlGaAsクラッド層20a、pnp電流ブロック層28、第2n型AlGaAsクラッド層30、及びn型GaAsキャップ層32を有する積層構造が形成され、リッジ14及び積層構造21を埋め込むことができる。
【0016】
次いで、n型GaAsキャップ層32上にフォトレジスト膜(図示せず)を成膜し、フォトレジスト膜をフォトリソグラフィ処理してレジストマスク(図示せず)を形成した後、レジストマスクを使ったRIEにより、図10(b)に示すように、リッジ14上の積層構造21の両側に沿って埋め込み構造をp型GaAs基板12までエッチング除去して、つまりn型GaAsキャップ層32、第2n型AlGaAsクラッド層30、pnp電流ブロック層28、第1n型AlGaAsクラッド層20a、活性層18a、及びp型AlGaAsクラッド層16aをエッチングして、分離溝42A、Bを形成する。
次いで、図10(c)に示すように、分離溝42A、Bの両溝壁及び溝底に沿って、更に分離溝42A、Bのそれぞれの外側のn型GaAsキャップ層32上に延在するように絶縁膜44を成膜する。
【0017】
続いて、図11(d)に示すように、絶縁膜44を介して分離溝42A、Bをポリイミドで埋め込み、ポリイミド層46を形成する。
次に、図11(e)に示すように、分離溝42A、B間のn型GaAsキャップ層32上にn側電極34を、分離溝42を介してn側電極34に接続する引出し電極48を分離溝42Aの外側の絶縁膜44上に形成する。更に、p型GaAs基板12の裏面にp側電極36を形成する。
【0018】
【発明が解決しようとする課題】
ところで、上述のポリイミド埋め込み型分離溝を有するSDH型半導体レーザ素子では、電流が流れる領域を分離溝間に限定することにより、SDH型半導体レーザ素子の電気容量の低減を図ることができるものの、分離溝が熱伝導度の低い樹脂、例えばポリイミドなどで埋め込まれているために、熱伝導が悪くなり、発光領域で発生した熱を外部に放熱することが難しいという問題があった。
また、分離溝を形成する際、RIE法に代えて、ウェットエッチング法を適用すると、SDH型半導体レーザ素子のストライプ方向が、[011]方向、すなわち逆メサ方向なので、逆メサ状にエッチングされた分離溝が形成され、ポリイミドの埋め込みが難しくなったり、また、n型電極のメタル引き出しの際、メタルの段切れが生じ易くなったりするという問題もあった。
【0019】
よって、本発明の目的は、放熱性が良く、閾値電流が低く、静電容量が小さい構成の半導体レーザ素子及びその製造方法を提供することである。
【0020】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体レーザ素子は、基板上に[011]方向に設けられれ、基板面と平行な面を上面とする順メサ型のストライプ状第1のリッジと、第1のリッジの中央領域上に第1のリッジより狭いリッジ幅で[011]方向に設けられ、基板面と平行な面を上面とする順メサ型のストライプ状第2のリッジとを有し、かつ(100)面を基板面とする第1の導電型のGaAs基板と、
少なくとも第1の導電型のクラッド層、活性層、及び第2の導電型の第1クラッド層からなるDH(Double Heterostructure)構造を構成し、第2のリッジの上面を底面とする断面三角形状に第2のリッジ上に設けられたストライプ状の第1の積層構造と、
少なくとも第1の導電型のクラッド層、活性層、第2の導電型の第1クラッド層、電流ブロック層、第2の導電型の第2クラッド層、及び第2の導電型のキャップ層を有して第1の積層構造と相似の断面三角形状に第1のリッジ上に設けられ、第2のリッジ及び第1の積層構造を埋め込む第2の積層構造と
を備え、第1の積層構造の活性層の側面が全面にわたり第2の積層構造の電流ブロック層に接していることを特徴としている。
【0021】
本発明では、活性領域は、第1の積層構造内の幅の狭い活性層に限定され、かつ活性層の側面が全面にわたり第2の積層構造の電流ブロック層に接していて電流狭窄されるので、閾値電流が低い。
また、電極に接する第2の導電型のキャップ層は第2の積層構造の頂部三角形を形成して、その大きさが制約されるので、半導体レーザ素子の静電容量が小さくなる。
更には、外部に対して広い斜面(放熱面)を露出させている割りには比較的小型で、第1の積層構造との境界から放熱面までの距離が短い第2の積層構造で、第1の積層構造からなるレーザ共振器構造を埋め込んでいるので、従来のように熱伝導率の低い樹脂等で外部から分離された従来のSDH型半導体レーザ素子に比べて、放熱性が格段に向上している。
【0022】
本発明は、GaAs基板と格子整合する組成である限り、第1の積層構造及び第2の積層構造を構成する化合物半導体層の組成に制約無く適用でき、例えばGaAs系、AlGaAs、AlGaInP系の半導体レーザ素子に好適に適用できる。本発明をAlGaAs系の半導体レーザ素子に適用したときには、第1及び第2の積層構造の断面三角形の斜面は{111}B面となる。
つまり、本発明の好適な実施態様では、第1の積層構造及び第2の積層構造の斜面が{111}B面として形成されている。
【0023】
また、本発明の更に好適な実施態様では、半導体レーザ素子は、第2の積層構造の斜面に沿って設けられ、第2の導電型のキャップ層の頂部を露出させる開口を有する絶縁膜と、絶縁膜から露出した第2の導電型のキャップ層の頂部に接触して設けられた電極とを備えている。
【0024】
電流ブロック層の構成には制約はないが、好適には、第1の導電型層、第2の導電型層、及び第1の導電型層で電流ブロック層を構成し、第2の導電型のキャップ層と第2の導電型の第2クラッド層との第2の導電型層、電流ブロック層の第1の導電型層、第2の導電型層、及び第1の導電型層からなるサイリスタ構造として電極から第1の積層構造の活性層に接する層までの第2の積層構造の部分を構成する。
【0025】
本発明に係る半導体レーザ素子の製造方法は、(100)面を基板面とする第1の導電型のGaAs基板上に、[011]方向に延在し、基板面と平行な面を上面とする順メサ型のストライプ状第1のリッジを、第1のリッジの中央領域上に、第1のリッジより狭いリッジ幅で[011]方向に延在し、基板面と平行な面を上面とする順メサ型のストライプ状第2のリッジを形成するリッジ形成工程と、
少なくとも第1の導電型のクラッド層、活性層、第2の導電型の第1クラッド層、電流ブロック層、第2の導電型の第2クラッド層、及び第2の導電型のキャップ層を基板上に、順次、連続的にエピタキシャル成長させ、積層構造を形成する工程と
を有し、
積層構造の形成工程では、第1の導電型のクラッド層、活性層、及び第2の導電型の第1クラッド層を有し、第2のリッジの上面を底面とする断面三角形状のストライプ状第1の積層構造を第2のリッジ上に形成すると共に、第1の導電型のクラッド層、活性層、第2の導電型の第1クラッド層、電流ブロック層、第2の導電型の第2クラッド層、及び第2の導電型のキャップ層を有して第2のリッジ及び第1の積層構造を埋め込む、第1の積層構造と相似の断面三角形状の第2の積層構造を第1のリッジ上に形成し、かつ第2の積層構造の形成に際して、第2の積層構造の電流ブロック層が第1の積層構造の活性層の側面の全面にわたり接するようにすることを特徴としている。
【0026】
本発明方法の好適な実施態様では、積層構造の形成工程で第1の積層構造を第2のリッジ上に形成すると共に第2の積層構造を第1のリッジ上に形成する際、第2の積層構造の形成と同時に、第2の積層構造を構成する化合物半導体層と同じ化合物半導体層からなる第3の積層構造を第2の積層構造の斜面に接して第1のリッジ脇の基板面上に形成し、
次いで、ウエットエッチング法を適用して第3の積層構造をエッチングし、第1のリッジ脇の基板面、第1のリッジの側面、及び第2の積層構造の斜面を露出させて、第2の積層構造を形成する。
以上の構成により、第1の積層構造及び第2のリッジを埋め込んだ第2の積層構造を容易に形成することができる。
【0027】
更に、第2の積層構造の形成に続いて、第1のリッジ脇の基板面、第1のリッジの側面、及び第2の積層構造の斜面に沿って絶縁膜を成膜する工程と、
絶縁膜をエッチングして第2の積層構造の第2の導電型のキャップ層の頂部を露出させる工程と、
絶縁膜から露出した第2の導電型のキャップ層の頂部に沿って金属膜を堆積させ、第2の導電型のキャップ層と接触する電極を設ける工程と
を有する。
【0028】
本発明方法では、エピタキシャル成長に際し、第1及び第2のリッジの上面を(100)とし、第1及び第2のリッジの延在する方位を[011]方向に、更に第1及び第2のリッジのリッジ幅及びリッジ高さ、第1の導電型クラッド層、活性層、及び第2の導電型のクラッド層の厚さを適切に選定することによって、第1の積層構造及び第2の積層構造を1回の連続的なエピタキシャル成長により形成することができる。
【0029】
本発明方法では、リッジ基板を形成し、次いで所定の化合物半導体層を連続的にエピタキシャル成長させ、次いでウエットエッチングすることにより、SDH型半導体レーザ素子を少ない工程数で製造することができる。つまり、結晶成長後に複雑な加工を行うことなく、狭い活性領域を持ったレーザ構造を形成することができ、半導体レーザ素子の低静電容量化を図ることができる。
また、エッチングで現れた平坦なGaAs基板上に引出し電極をボンディングすることにより、従来のようにレーザ構造上にワイヤーボンディングすることによりレーザ構造に応力を生じさせるようなことなく、信頼性の高い実装を可能とする半導体レーザ素子を実現することができる。
【0030】
【発明の実施の形態】
以下に、添付図面を参照し、実施形態例を挙げて本発明の実施の形態を具体的かつ詳細に説明する。尚、以下の実施形態例で示した膜種、膜厚、成膜方法、その他寸法等は、本発明の理解を容易にするための例示であって、本発明はこれら例示に限定されるものではない。
半導体レーザ素子の実施形態例
本実施形態例は、本発明に係る半導体レーザ素子の実施形態の一例であって、図1は本実施形態例の半導体レーザ素子の構成を示す模式的断面図である。
本実施形態例の半導体レーザ素子50は、新規な構成のAlGaAs系SDH型半導体であって、図1に示すように、(100)面を基板面56aとし、第1のリッジ52及び第2のリッジ54の2段リッジを有するp型GaAs基板56と、第2のリッジ54上に設けられた第1の積層構造58と、第1のリッジ52上に設けられた、第2のリッジ54及び第1の積層構造58を埋め込む第2の積層構造60とを備えている。
【0031】
第1のリッジ52は、p型GaAs基板56の基板面56a上に、基板面56aと平行な面を上面とし、約11μmのリッジ幅で[011]方向に延在する順メサ型ストライプ状リッジである。
第2のリッジ54は、第1のリッジ52の中央領域上に、基板面56aを上面とし、第1のリッジ52より狭いリッジ幅、例えば4μmで[011]方向に延在する順メサ型ストライプ状リッジである。
【0032】
第1の積層構造58は、p型AlGaAsクラッド層62、アンドープ又は不純物濃度が極めて低いGaAs等の活性層64、及びn型AlGaAsクラッド層66からなるDH(Double Heterostructure)構造を構成し、第2のリッジ54の上面を底面とし、{111}B面を斜面とする断面三角形状のストライプ状積層構造である。
第2の積層構造60は、p型AlGaAsクラッド層62a、活性層64a、n型AlGaAs第1クラッド層66a、pnp電流ブロック層68、n型AlGaAs第2クラッド層70、及びn型GaAsキャップ層72で構成され、第2のリッジ54及び第1の積層構造58を埋め込む、第1の積層構造58と相似の、即ち{111}B面を斜面とする断面三角形状のストライプ状積層構造である。
【0033】
第2の積層構造60を構成するp型AlGaAsクラッド層62a、活性層64a、及びn型AlGaAs第1クラッド層66aは、それぞれ、第1の積層構造58を構成するp型AlGaAsクラッド層62、活性層64、及びn型AlGaAs第1クラッド層66と同時に成膜された、実質的に同じ組成の層である。
p型AlGaAsクラッド層62、n型AlGaAs第1クラッド層66、及びpnp電流ブロック層68は、GaAs等の活性層64に比して、バンドギャップ・エネルギーが大、すなわち屈折率が小なる材料で形成されている。
【0034】
第1の積層構造58のp型AlGaAsクラッド層62及び活性層64は、それぞれ、台形断面の層として形成されている。p型AlGaAsクラッド層62は電流ブロック構造68の下部に接し、活性層64は、両側面の全面にわたり、pnp電流ブロック層68に接している。
活性層18上のn型AlGaAs第1クラッド層66は、三角形断面に形成されて、両側面でpnp電流ブロック層68の上部に接し、頂部をn型AlGaAs第2クラッド層70内に突出させている。
【0035】
絶縁膜、例えばSiO2 膜74が、n型GaAs基板56上から第2の積層構造60の斜面に沿ってn型GaAsキャップ層72の側面の中途まで設けられ、開口を介してn型GaAsキャップ層72の頂部を露出させている。
また、n側電極76がSiO2 膜74上及び露出したn型GaAsキャップ層72の頂部上を覆って設けられ、更に引出しワイヤ78が、SiO2 膜74を介してp型GaAs基板56上に延在しているn側電極76に接続されている。
また、p側電極80がp型GaAs基板56の裏面に設けられている。
本実施形態例の半導体レーザ素子50では、図示しないが、電流ブロック層68は、基板側から第1p型AlGaAs層、n型AlGaAs層、及び第2p型AlGaAs層の積層構造として構成され、活性層64の側面の全面にわたり接している。
【0036】
以上のn側電極80と電流ブロック層68の構成により、n側電極76から活性層64までの第2の積層構造60は、n型GaAsキャップ層72及びn型AlGaAs第2クラッド層70のn型層、pnp電流ブロック層68の第2p型AlGaAs層のp型層、pnp電流ブロック層68のn型AlGaAs層のn型層、pnp電流ブロック層68の第1p型AlGaAs層のp型層のn−p−n−pのサイリスタ構造を構成して電流狭窄を行う。
よって、電流はp側電極80から活性層64を通って第2の積層構造60を流れることなくn型AlGaAs第1クラッド層66、n型AlGaAs第2クラッド層70、及びn型GaAsキャップ層72を経てn側電極76に向かう。
【0037】
また、本実施形態例の半導体レーザ素子50では、n型GaAsキャップ層72の頂部のみがn側電極76に接しているので、半導体レーザ素子の静電容量が小さくなる。
【0038】
半導体レーザ素子の製造方法の実施形態例
本実施形態例は、本発明に係る半導体レーザ素子の製造方法を上述の実施形態例の半導体レーザ素子50の製造に適用した実施形態の一例であって、図2(a)から(c)、図3(d)から(f)、図4(g)から(i)、図5(j)から(l)、及び図6は、それぞれ、本実施形態例の方法を適用して半導体レーザ素子を製造した際の各工程の基板断面図を示す。
本実施形態例の方法では、先ず、(100)面を基板面56aとするn型GaAs基板56をウエットエッチング法等によりエッチングして、約11μmのリッジ幅で[011]方向に延在する順メサ型ストライプ状リッジを形成する。次いで、形成したリッジの中央領域を残してそれ以外の領域を更にエッチングして、図2(a)に示すように、基板面56aと平行な面を上面とし、約11μmのリッジ幅で[011]方向に延在する順メサ型ストライプ状の第1のリッジ52と、第1のリッジ52の中央領域上に、基板面56aを上面とし、第1のリッジ52より狭いリッジ幅、例えば4μmで[011]方向に延在する順メサ型ストライプ状の第2のリッジ54を形成する。
【0039】
次いで、MOCVD法(以下も、同様である)により、第1のリッジ52及び第2のリッジ54を有するp型GaAs基板56上にp型AlGaAs層をエピタキシャル成長させる。
第1のリッジ52及び第2のリッジ54上では、{111}B面が現れるように、p型AlGaAs層の結晶成長が起こる。そして、第2のリッジ54上に現れた{111}B面上では、結晶成長が進行しないので、p型AlGaAs成長層は、図2(b)に示すように、第2のリッジ54上、第1のリッジ52上、及びp型GaAs基板56上の基板面56a上に、それぞれ、分離されて、p型AlGaAsクラッド層62、第2のリッジ54を埋め込むp型AlGaAsクラッド層62a、及び第1のリッジ52を埋め込むp型AlGaAsクラッド層62bを形成する。
更に、基板上にGaAs等の化合物半導体をエピタキシャル成長させると、図2(c)に示すように、p型AlGaAsクラッド層62、62a、及び62bの上にそれぞれ分離されて、活性層64、64a、及び64bが形成される。
【0040】
続いて、基板上にn型AlGaAs層をエピタキシャル成長させると、図3(d)に示すように、活性層64上では、{111}B面で囲まれた三角形状に成長したn型AlGaAs66を形成し、活性層64a、64b上ではn型AlGaAs第1クラッド層66a、66bを形成する。
第2のリッジ54上のp型AlGaAs層62、活性層64、及びn型AlGaAs層66のエピタキシャル成長により、{111}B面を斜面とする断面三角形のストライプ状第1の積層構造58が形成される。
【0041】
更に、基板上に第1p型AlGaAs層、n型AlGaAs層、及び第2p型AlGaAs層を順次エピタキシャル成長させると、{111}B面上では成長が起こらないので、図3(e)に示すように、エピタキシャル成長層は断面三角形の第1の積層構造58の両側に分離され、n型AlGaAs第1クラッド層66a及び66b上にpnp電流ブロック層68及び68bを形成する。n型AlGaAs層及び電流ブロック層をエピタキシャル成長させる際、n型AlGaAs層及び電流ブロック層の膜厚を調節して、電流ブロック層68が活性層64の両側面の全面にわたり接するようにする。
次に、基板上にn型AlGaAs層をエピタキシャル成長させ、図3(f)に示すように、pnp電流ブロック層68及びn型AlGaAs第1クラッド層66を覆うn型AlGaAs第2クラッド層70を形成すると共に、pnp電流ブロック層68上にn型AlGaAs第2クラッド層70bを形成する。
【0042】
次いで、基板上にn型GaAs層をエピタキシャル成長させ、図4(g)に示すように、n型AlGaAs第2クラッド層70上に頂部が三角形状のn型GaAsキャップ層72を形成して、第2の積層構造60を形成すると共に、n型AlGaAs第2クラッド層70b上にn型GaAsキャップ層72bを形成する。
【0043】
次に、以上の構成の積層構造を備えた基板を成長装置から取り出し、HSO系のエッチャント、例えばHSO、H、及びHOの混合液を用いて基板全体をエッチングする。
これにより、第2の積層構造60の{111}B面の界面に沿ってn型GaAsキャップ層72b、n型AlGaAs第2クラッド層70b、電流ブロック層68b、活性層64b、及びp型AlGaAsクラッド層62bがエッチングされ、{111}B面が現れる。
その結果、図4(h)に示すように、第1の積層構造58を第2のリッジ54上に備え、かつ第2のリッジ54及び第1の積層構造58を埋め込み、{111}B面を斜面とする第2の積層構造60を第1のリッジ52上に有し、第1のリッジ52の両側に基板面56aを露出させた基板を形成することができる。
【0044】
本発明者らは、上述のようにエッチングにより{111}B面が現れる現象を理論的に論証するまでには到っていないものの、本発明者らは実験事実としてこの現象を確認している。
尚、現在のところ、本発明者らは、エッチングにより{111}B面が現れるのは、{111}B面がGaAs層又はAlGaAs層のAsリッチ面であること、及び、{111}B面の界面に沿ってn型不純物として導入されたSeが拡散していることにより、エッチングが進行しないことによるものと推測している。
【0045】
次に、図4(i)に示すように、CVD法等によりSiOやSiOなどの絶縁膜74をp型GaAs基板56の基板面56a、第1のリッジの側壁、及び第2の積層構造60の斜面に成膜する。
【0046】
続いて、絶縁膜74の全面にレジストをコーティングし、露光条件を調節して露光処理を施し、次いで現像処理を施することにより、図5(j)に示すように、n型GaAsキャップ層72の頂部の絶縁膜74を露出させたレジストマスク82を形成する。
次いで、レジストマスク82上から絶縁膜74をRIE法などによるドライエッチングを行って、レジストマスク82から露出した絶縁膜74を除去して、図5(k)に示すように、n型GaAsキャップ層72の頂部を露出させる。
レジストマスク82を除去して、図5(l)に示すように、絶縁膜74を露出させた後、図6に示すように、SiO2 膜74上及び露出したn型GaAsキャップ層72の頂部上を覆ってn側電極76を形成し、更に、SiO2 膜74を介してp型GaAs基板56上に延在しているn側電極76に引出しワイヤ78を接続する。また、p側電極80をp型GaAs基板56の裏面に設ける。
これにより、図1に示す半導体レーザ素子50を作製することができる。
【0047】
【発明の効果】
本発明によれば、第1のリッジ及び第2のリッジの2段リッジを有し、かつ(100)面を基板面とするGaAs基板と、断面三角形状に第2のリッジ上に設けられ、DH構造を構成する第1の積層構造と、第1の積層構造と相似の断面三角形状に第1のリッジ上に設けられて、第2のリッジ及び第1の積層構造を埋め込む第2の積層構造とを備え、第1の積層構造の活性層の側面が全面にわたり第2の積層構造の電流ブロック層に接するような構成を備えることにより、電流狭窄効果が高く、従って閾値電流が低く、静電容量が小さく、しかも放熱性が良好な半導体レーザ素子を実現することができる。
本発明方法によれば、リッジ基板を形成し、次いで所定の化合物半導体層を連続的にエピタキシャル成長させ、次いでウエットエッチングすることにより、本発明に係る半導体レーザ素子を容易に製造することができる。つまり、結晶成長後に複雑な加工を行うことなく、狭い活性領域を持ったレーザ構造を形成することができ、半導体レーザ素子の低静電容量化を図ることができる。また、レーザ構造上にワイヤーボンディングすることなく、エッチングで現れた平坦なGaAs基板上にボンディングできるので、従来のようにワイヤーボンディングすることによりレーザ構造に応力を生じさせるようなことなく、信頼性の高い実装が可能な半導体レーザ素子を実現することができる。
【図面の簡単な説明】
【図1】実施形態例の半導体レーザ素子の構成を示す模式的断面図である。
【図2】図2(a)から(c)は、それぞれ、実施形態例の方法を適用して半導体レーザ素子を製造した際の各工程の基板断面図を示す。
【図3】図3(d)から(f)は、それぞれ、図2(c)に続いて、実施形態例の方法を適用して半導体レーザ素子を製造した際の各工程の基板断面図を示す。
【図4】図4(g)から(i)は、それぞれ、図3(f)に続いて、実施形態例の方法を適用して半導体レーザ素子を製造した際の各工程の基板断面図を示す。
【図5】図5(j)から(l)は、それぞれ、図4(i)に続いて、実施形態例の方法を適用して半導体レーザ素子を製造した際の各工程の基板断面図を示す。
【図6】図5(l)に続いて、実施形態例の方法を適用して半導体レーザ素子を製造した際の各工程の基板断面図を示す。
【図7】SDH型半導体レーザ素子の構成を示す断面図である。
【図8】静電容量の低減化を図った従来のSDH型半導体レーザ素子の構成を示す斜視図である。
【図9】図8の矢視I−Iの断面図である。
【図10】図10(a)から(c)は、それぞれ、図8に示すSDH型半導体レーザ素子を作製する際の各工程の基板断面図である。
【図11】図11(d)と(e)は、それぞれ、図10(c)に続いて、図8に示すSDH型半導体レーザ素子を作製する際の各工程の基板断面図である。
【符号の説明】
10……SDH型半導体レーザ素子、12……p型GaAs基板、14……リッジ、16、16a……p型AlGaAsクラッド層、18、18a……活性層、20、20a……第1n型AlGaAsクラッド層、21……三角形断面の積層構造、22……第1p型AlGaAs電流ブロック層、24……n型AlGaAs電流ブロック層、26……第2p型AlGaAs電流ブロック層、28……pnp電流ブロック層、30……第2n型AlGaAsクラッド層、32……n型GaAsキャップ層、34……n側電極、36……p側電極、40……従来のSDH型半導体レーザ素子、42……分離溝、44……絶縁膜、46……ポリイミド層、48……引出し電極、50……実施形態例の半導体レーザ素子、52……第1のリッジ、54……第2のリッジ、56……n型GaAs基板、56a……(100)面の基板面、58……第1の積層構造、60……第2の積層構造、62、62a……p型AlGaAsクラッド層、64、64b……活性層、66、66a……n型AlGaAs第1クラッド層、68……電流ブロック層、70……n型AlGaAs第2クラッド層、72……n型GaAsキャップ層、74……SiO2 膜、76……n側電極、78……引出しワイヤ、80……p側電極。

Claims (7)

  1. 基板上に[011]方向に設けられ、基板面と平行な面を上面とする順メサ型のストライプ状第1のリッジと、第1のリッジの中央領域上に第1のリッジより狭いリッジ幅で[011]方向に設けられ、基板面と平行な面を上面とする順メサ型のストライプ状第2のリッジとを有し、かつ(100)面を基板面とする第1の導電型のGaAs基板と、
    少なくとも第1の導電型のクラッド層、活性層、及び第2の導電型の第1クラッド層からなるDH(Double Heterostructure)構造を構成し、第2のリッジの上面を底面とする断面三角形状に第2のリッジ上に設けられたストライプ状の第1の積層構造と、
    少なくとも第1の導電型のクラッド層、活性層、第2の導電型の第1クラッド層、電流ブロック層、第2の導電型の第2クラッド層、及び第2の導電型のキャップ層を有して第1の積層構造と相似の断面三角形状に第1のリッジ上に設けられ、第2のリッジ及び第1の積層構造を埋め込む第2の積層構造と
    を備え、第1の積層構造の活性層の側面が全面にわたり第2の積層構造の電流ブロック層に接していることを特徴とする半導体レーザ素子。
  2. 第1の積層構造及び第2の積層構造の斜面が{111}B面として形成されていることを特徴とする請求項1に記載の半導体レーザ素子。
  3. 第2の積層構造の斜面に沿って設けられ、第2の導電型のキャップ層の頂部を露出させる開口を有する絶縁膜と、
    絶縁膜から露出した第2の導電型のキャップ層の頂部に接触して設けられた電極と
    を備えていることを特徴とする請求項1又は2に記載の半導体レーザ素子。
  4. 電流ブロック層が、第1の導電型層、第2の導電型層、及び第1の導電型層で構成され、
    電極から第1の積層構造の活性層に接する層までの第2の積層構造の部分が、第2の導電型のキャップ層と第2の導電型の第2クラッド層との第2の導電型層、電流ブロック層の第1の導電型層、第2の導電型層、及び第1の導電型層からなるサイリスタ構造を構成することを特徴とする請求項3に記載の半導体レーザ素子。
  5. (100)面を基板面とする第1の導電型のGaAs基板上に、[011]方向に延在し、基板面と平行な面を上面とする順メサ型のストライプ状第1のリッジを、第1のリッジの中央領域上に、第1のリッジより狭いリッジ幅で[011]方向に延在し、基板面と平行な面を上面とする順メサ型のストライプ状第2のリッジを形成するリッジ形成工程と、
    少なくとも第1の導電型のクラッド層、活性層、第2の導電型の第1クラッド層、電流ブロック層、第2の導電型の第2クラッド層、及び第2の導電型のキャップ層を基板上に、順次、連続的にエピタキシャル成長させ、積層構造を形成する工程と
    を有し、
    積層構造の形成工程では、第1の導電型のクラッド層、活性層、及び第2の導電型の第1クラッド層を有し、第2のリッジの上面を底面とする断面三角形状のストライプ状第1の積層構造を第2のリッジ上に形成すると共に、第1の導電型のクラッド層、活性層、第2の導電型の第1クラッド層、電流ブロック層、第2の導電型の第2クラッド層、及び第2の導電型のキャップ層を有して第2のリッジ及び第1の積層構造を埋め込む、第1の積層構造と相似の断面三角形状の第2の積層構造を第1のリッジ上に形成し、かつ第2の積層構造の形成に際して、第2の積層構造の電流ブロック層が第1の積層構造の活性層の側面の全面にわたり接するようにすることを特徴とする半導体レーザ素子の製造方法。
  6. 積層構造の形成工程で第1の積層構造を第2のリッジ上に形成すると共に第2の積層構造を第1のリッジ上に形成する際、第2の積層構造の形成と同時に、第2の積層構造を構成する化合物半導体層と同じ化合物半導体層からなる第3の積層構造を第2の積層構造の斜面に接して第1のリッジ脇の基板面上に形成し、
    次いで、ウエットエッチング法を適用して第3の積層構造をエッチングし、第1のリッジ脇の基板面、第1のリッジの側面、及び第2の積層構造の斜面を露出させて、第2の積層構造を形成することを特徴とする請求項5に記載の半導体レーザ素子の製造方法。
  7. 第2の積層構造の形成に続いて、第1のリッジ脇の基板面、第1のリッジの側面、及び第2の積層構造の斜面に沿って絶縁膜を成膜する工程と、
    絶縁膜をエッチングして第2の積層構造の第2の導電型のキャップ層の頂部を露出させる工程と、
    絶縁膜から露出した第2の導電型のキャップ層の頂部に沿って金属膜を堆積させ、第2の導電型のキャップ層と接触する電極を設ける工程と
    を有することを特徴とする請求項6に記載の半導体レーザ素子の製造方法。
JP2002178123A 2002-06-19 2002-06-19 半導体レーザ素子及びその製造方法 Pending JP2004022934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002178123A JP2004022934A (ja) 2002-06-19 2002-06-19 半導体レーザ素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002178123A JP2004022934A (ja) 2002-06-19 2002-06-19 半導体レーザ素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004022934A true JP2004022934A (ja) 2004-01-22

Family

ID=31175941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002178123A Pending JP2004022934A (ja) 2002-06-19 2002-06-19 半導体レーザ素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2004022934A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268315A (ja) * 2004-03-16 2005-09-29 Sony Corp 半導体レーザ装置
JP2009060078A (ja) * 2007-05-28 2009-03-19 Sony Corp 半導体発光素子
JP6910580B1 (ja) * 2020-11-06 2021-07-28 三菱電機株式会社 光半導体装置およびその製造方法
JP6987322B1 (ja) * 2021-03-05 2021-12-22 三菱電機株式会社 光半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268315A (ja) * 2004-03-16 2005-09-29 Sony Corp 半導体レーザ装置
JP2009060078A (ja) * 2007-05-28 2009-03-19 Sony Corp 半導体発光素子
JP6910580B1 (ja) * 2020-11-06 2021-07-28 三菱電機株式会社 光半導体装置およびその製造方法
WO2022097258A1 (ja) * 2020-11-06 2022-05-12 三菱電機株式会社 光半導体装置およびその製造方法
JP6987322B1 (ja) * 2021-03-05 2021-12-22 三菱電機株式会社 光半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP2009059918A (ja) 光半導体デバイス
JPH07135369A (ja) 半導体レーザおよびその製造方法
JP2002359437A (ja) 光半導体素子および光半導体素子の製造方法
JPH0332080A (ja) 半導体発光素子およびその製造方法
US20160294160A1 (en) Quantum cascade semiconductor laser
JP2004104073A (ja) 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置
JP2004022934A (ja) 半導体レーザ素子及びその製造方法
JP4056717B2 (ja) 半導体レーザおよびその製造方法
JP3685541B2 (ja) 半導体レーザ装置およびその製造方法
JPH11340570A (ja) 光電変換素子およびその製造方法
JP4724946B2 (ja) 半導体レーザ素子及びその作製方法
JPH1012958A (ja) 半導体レーザ装置,及びその製造方法
JP3199329B2 (ja) 半導体レーザ装置の製造方法
JP2002026455A (ja) 半導体光素子およびその製造方法
JP4497606B2 (ja) 半導体レーザ装置
JP3108183B2 (ja) 半導体レーザ素子とその製造方法
WO2022185508A1 (ja) 光半導体装置およびその製造方法
JPH0513866A (ja) 半導体発光素子
JP2007110034A (ja) 半導体光素子の製造方法、及び半導体光素子
JP4441085B2 (ja) 半導体レーザ素子及びその製造方法
JP2001189530A (ja) 半導体レーザ素子およびその製造方法
JP2003264342A (ja) 半導体レーザ素子及び製造方法
JPH0810779B2 (ja) 半導体レ−ザ
JP2003324249A (ja) 面発光型半導体レーザ及びその製造方法
JPH05206581A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Effective date: 20040317

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Effective date: 20040604

Free format text: JAPANESE INTERMEDIATE CODE: A7424