WO2022097258A1 - 光半導体装置およびその製造方法 - Google Patents

光半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2022097258A1
WO2022097258A1 PCT/JP2020/041475 JP2020041475W WO2022097258A1 WO 2022097258 A1 WO2022097258 A1 WO 2022097258A1 JP 2020041475 W JP2020041475 W JP 2020041475W WO 2022097258 A1 WO2022097258 A1 WO 2022097258A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductive
semiconductor device
contact layer
mesa
Prior art date
Application number
PCT/JP2020/041475
Other languages
English (en)
French (fr)
Inventor
涼子 鈴木
啓資 松本
直幹 中村
亮輔 宮越
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2020/041475 priority Critical patent/WO2022097258A1/ja
Priority to JP2021514145A priority patent/JP6910580B1/ja
Priority to US18/044,193 priority patent/US20230327405A1/en
Priority to CN202080106480.3A priority patent/CN116491036A/zh
Priority to TW110134360A priority patent/TWI810653B/zh
Publication of WO2022097258A1 publication Critical patent/WO2022097258A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02461—Structure or details of the laser chip to manipulate the heat flow, e.g. passive layers in the chip with a low heat conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3213—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities asymmetric clading layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/18—Semiconductor lasers with special structural design for influencing the near- or far-field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers

Definitions

  • This disclosure relates to an optical semiconductor device and a method for manufacturing the same.
  • ⁇ is the optical confinement coefficient
  • W is the active layer width
  • d is the active layer thickness
  • q is the elementary charge
  • dg / dn is the differential gain
  • I op is the operating current. Represents the threshold current, respectively.
  • the contact area between the p-type InGaAs contact layer and the p-side electrode is increased to reduce the contact resistance of the electrode portion.
  • Another method is to reduce the crystal resistance of the bulk crystal by thinning the p-type InP clad layer. This is because the dominant factor in device resistance is the crystal resistance of bulk crystals.
  • the p-type InP clad layer is thinned in order to reduce the crystal resistance, the volume of the crystal layer for dissipating the heat generated in the active layer is reduced. As a result, there is a problem that the thinning of the p-type InP clad layer deteriorates the heat dissipation property of the semiconductor laser, which in turn causes the element characteristics, particularly the temperature characteristics, to be significantly deteriorated.
  • the present disclosure has been made in order to solve the above-mentioned problems, and an object of the present disclosure is to provide an optical semiconductor device having reduced element resistance and excellent heat dissipation, and a method for manufacturing the same.
  • the optical semiconductor device has a striped ridge structure composed of a first conductive clad layer, an active layer and a second conductive first clad layer sequentially laminated on a first conductive semiconductor substrate, and the ridge structure.
  • a striped mesa structure having both sides formed by a mesa reaching the first conductive semiconductor substrate from the second conductive contact layer as a center, and a first provided on the surface of the second conductive contact layer.
  • a mesa protective film composed of a heat radiating layer having a width narrower than that of the two conductive contact layers, an insulating film covering both sides of the mesa structure and both ends of the surface of the second conductive contact layer, and the second conductive type.
  • a second conductive type side electrode electrically connected to the contact layer is provided.
  • the method for manufacturing an optical semiconductor device includes a first crystal growth step in which a first conductive clad layer, an active layer and a second conductive first clad layer are sequentially laminated on a first conductive semiconductor substrate, and the first crystal growth step described above.
  • a ridge structure forming step of etching the one conductive clad layer, the active layer and the second conductive first clad layer into a striped ridge structure, and an embedded layer embedded so as to cover both side surfaces of the ridge structure are crystal-grown.
  • a second crystal growth step of sequentially laminating a second conductive type second clad layer, a second conductive type contact layer and a heat radiating layer on the top of the ridge structure and the surface of the embedded layer.
  • the second conductive type second clad layer can be thinned, the element resistance can be reduced and the heat dissipation is improved, so that the effect of excellent high temperature characteristics can be obtained. Play.
  • FIG. 2 It is sectional drawing which shows the manufacturing method of the optical semiconductor device by Embodiment 2.
  • FIG. 2 is sectional drawing which shows the manufacturing method of the optical semiconductor device by Embodiment 2.
  • FIG. It is sectional drawing which shows the manufacturing method of the optical semiconductor device by Embodiment 2.
  • FIG. It is sectional drawing which shows the manufacturing method of the optical semiconductor device by Embodiment 2.
  • FIG. It is sectional drawing which shows the manufacturing method of the optical semiconductor device by Embodiment 2.
  • FIG. It is sectional drawing which shows the structure of the optical semiconductor device by Embodiment 3.
  • FIG. It is sectional drawing which shows the manufacturing method of the optical semiconductor device by Embodiment 3.
  • FIG. It is sectional drawing which shows the manufacturing method of the optical semiconductor device by Embodiment 3.
  • FIG. It is sectional drawing which shows the manufacturing method of the optical semiconductor device by Embodiment 3.
  • FIG. It is sectional drawing which shows the structure of the optical semiconductor device by Embodiment 4.
  • FIG. It is sectional drawing which shows the manufacturing method of the optical semiconductor device by Embodiment 4.
  • FIG. It is sectional drawing which shows the manufacturing method of the optical semiconductor device by Embodiment 4.
  • FIG. It is sectional drawing which shows the manufacturing method of the optical semiconductor device by Embodiment 4.
  • FIG. It is sectional drawing which shows the structure of the optical semiconductor device according to Embodiment 5.
  • FIG. It is sectional drawing which shows the structure of the optical semiconductor device according to Embodiment 6. It is sectional drawing which shows the structure of the optical semiconductor device according to Embodiment 7. It is sectional drawing which shows the structure of the optical semiconductor device by Embodiment 8. FIG. It is sectional drawing which shows the structure of the optical semiconductor device by a comparative example.
  • FIG. 1 is a cross-sectional view showing the configuration of the optical semiconductor device 200 according to the first embodiment.
  • the n-type InP clad layer 2 first conductive clad layer
  • the active layer 3 and the p-type are sequentially laminated on the n-type InP substrate 1 (first conductive semiconductor substrate).
  • a striped ridge structure 5 composed of an InP first clad layer 4 (second conductive type first clad layer) and an Fe-doped semi-insulating InP layer 6a (arbitrary) formed on both side surfaces of the striped ridge structure 5.
  • An embedded layer 6 composed of a conductive semiconductor layer) and an n-type InP block layer 6b (first conductive block layer), and formed so as to cover the top of the striped ridge structure 5 and the surface of the n-type InP block layer 6b.
  • a striped mesa whose both sides are formed by a type InP heat dissipation layer 9 (second conductive type heat dissipation layer) and a mesa reaching the n-type InP substrate 1 from the p-type InGaAs contact layer 8 centered on the striped ridge structure 5.
  • a mesa protective film 10 (insulating film) composed of a structure 13 and SiO 2 formed so as to cover both side surfaces of the striped mesa structure 13 and both ends of the surface of the p-type InP heat dissipation layer 9 and the p-type InGaAs contact layer 8.
  • a mesa protective film composed of), p-side electrodes 11 (second conductive-type side electrodes) provided on both sides of the p-type InP heat dissipation layer 9 on the surface of the p-type InGaAs contact layer 8, and the back surface of the n-type InP substrate 1. It is composed of an n-side electrode 12 (first conductive type side electrode) provided on the side.
  • the Fe-doped semi-insulating InP layer 6a and the n-type InP block layer 6b are collectively referred to as an embedded layer 6.
  • a crystal growth method such as a metalorganic chemical vapor deposition (MOCVD) method in which an n-type InP clad layer 2, an active layer 3, and a p-type InP first clad layer 4 are formed on the surface of an n-type InP substrate 1. Crystals grow sequentially (first crystal growth step).
  • MOCVD metalorganic chemical vapor deposition
  • a first SiO 2 film 101 is formed on the surface of the p-type InP first clad layer 4.
  • Examples of the film forming method of the first SiO 2 film 101 include a CVD (Chemical Vapor Deposition) method.
  • the first SiO 2 film 101 is patterned into stripes having a desired width by using a photolithography technique and an etching technique.
  • the etching mask is not limited to the SiO 2 film, but may be a SiN film. Further, the etching is not limited to dry etching, and wet etching may be used.
  • the embedded layer 6 composed of the Fe-doped semi-insulating InP layer 6a and the n-type InP block layer 6b is formed on both sides of the striped ridge structure 5 by MOCVD. Embed so as to cover the surface (second crystal growth step). That is, Fe-doped semi-insulating InP layers 6a and n-type InP block layers 6b as embedded layers 6 are formed on both side surfaces of the striped ridge structure 5.
  • the structure of the embedded layer 6 is not limited to the two layers, and may be a structure in which three layers of a p-type InP layer, an Fe-doped semi-insulating InP layer, and an n-type InP layer are laminated in order.
  • the striped first SiO 2 film 101 is removed by dry etching or the like.
  • the p-type InP second clad layer 7 and the p-type InGaAs so as to cover the surface of the n-type InP block layer 6b and the top of the striped ridge structure 5, that is, the surface of the p-type InP first clad layer 4.
  • the contact layer 8 and the p-type InP heat dissipation layer 9 are sequentially laminated by MOCVD (third crystal growth step).
  • the heat dissipation layer 9 may be a p-type semiconductor layer (second conductive type semiconductor layer) other than InP, and in short, any material having excellent heat dissipation can be applied.
  • a second SiO 2 film 102 is formed on the surface of the p-type InP heat dissipation layer 9.
  • Examples of the film forming method of the second SiO 2 film 102 include a CVD method and the like. After the film formation of the second SiO 2 film 102 is performed, the second SiO 2 film 102 is patterned into stripes having a desired width by using a photolithography technique and an etching technique, as shown in FIG.
  • the etching mask is not limited to the SiO 2 film, but may be a SiN film.
  • a resist mask 103 is used so that the surface mesa width D1> the heat dissipation layer width D2 of the optical semiconductor device 200 is used, and the p-type InGaAs contact is centered on the striped ridge structure 5.
  • a striped mesa structure 13 including the embedded layer 6 is formed (mesa structure forming step).
  • the etching mask is not limited to the resist, and may be a SiO 2 film or a SiN film.
  • the striped mesa structure 13 is formed in a striped shape by performing wet etching from the p-type InGaAs contact layer 8 to the middle of each of the Fe-doped semi-insulating InP layer 6a and the n-type InP clad layer 2. It may have a mesa structure.
  • the mesa protective film 10 made of SiO 2 means the mesa protective film 10 made of an insulating film called SiO 2 .
  • Examples of the film forming method of the mesa protective film 10 made of SiO 2 include a CVD method and the like.
  • the mesa protective film 10 made of SiO 2 formed on both sides of the p-type InP heat dissipation layer 9 is provided with a mesa protective film opening by using photolithography technique and etching technique. 10a is provided.
  • the mesa protective film 10 is provided with the mesa protective film opening 10a, the mesa protective film 10 has a shape that covers both ends of the surface of the p-type InGaAs contact layer 8.
  • a p-side electrode 11 is formed in contact with the surface of the p-type InGaAs contact layer 8 at a portion where the mesa protective film openings 10a are provided on both sides of the p-type InP heat dissipation layer 9 (electrode forming step), and the n-type InP is formed.
  • the n-side electrode 12 is formed on the back surface side of the substrate 1.
  • the element resistance is reduced and the heat dissipation is improved, and as a result, the optical semiconductor device 200 having excellent high temperature characteristics can be easily manufactured. It is possible to manufacture with good reproducibility.
  • FIG. 28 is a cross-sectional view showing the structure of the optical semiconductor device 500 as a comparative example.
  • the optical semiconductor device 500 according to the comparative example has a striped ridge structure 5 composed of an n-type InP clad layer 2, an active layer 3, and a p-type InP first clad layer 4 sequentially laminated on the n-type InP substrate 1, and a striped shape.
  • the embedded layer 6 composed of the Fe-doped semi-insulating InP layer 6a and the n-type InP block layer 6b formed on both side surfaces of the ridge structure 5, the top of the striped ridge structure 5 and the surface of the n-type InP block layer 6b.
  • a mesa protective film 10 composed of a striped mesa structure 13 having a surface formed therein, and SiO 2 formed so as to cover both side surfaces of the striped mesa structure 13 and both ends of the surface of the p-type InGaAs contact layer 8.
  • the p-side electrode 11 provided so as to cover almost the entire surface of the p-type InGaAs contact layer 8, and the n-side electrode 12 provided on the back surface side of the n-type InP substrate 1.
  • the optical semiconductor device 200 By applying a forward bias between the p-side electrode 11 and the n-side electrode 12 of the optical semiconductor device 200, a current is injected from the p-type InGaAs contact layer 8.
  • the injected current is current constricted in the region of the striped ridge structure 5 by the embedded layer 6, ie, the Fe-doped semi-insulating InP layer 6a and the n-type InP block layer 6b.
  • the current injected into the active layer 3 generates laser light having a wavelength corresponding to the bandgap energy of the semiconductor layer constituting the active layer 3 in the active layer 3, and emits the laser light to the outside of the optical semiconductor device 200.
  • the active layer is the main heat generation source.
  • the heat generated in the active layer conducts heat to the surrounding semiconductor layer and spreads out of the active layer.
  • the heat that conducts heat in the stacking direction is p from the active layer 3 through the p-type InP second clad layer 7 and the p-type InGaAs contact layer 8. It conducts heat to the side electrode 11 and dissipates heat to the outside of the optical semiconductor device 500.
  • the thickening of the p-type InP second clad layer 7 brings about an increase in element resistance.
  • Another issue in optical semiconductor devices is to reduce the element resistance.
  • a method of reducing the element resistance as described above, a method of increasing the contact area between the p-type InGaAs contact layer and the p-side electrode to reduce the contact resistance of the electrode portion, or a method of reducing the contact resistance of the electrode portion is a dominant factor in the element resistance.
  • a method of thinning the p-type InP clad layer In order to reduce the crystal resistance of a certain bulk crystal, there is a method of thinning the p-type InP clad layer. Therefore, the improvement of heat dissipation and the reduction of element resistance were in a trade-off relationship with respect to the setting of the layer thickness of the p-type InP second clad layer 7.
  • a p-type InP heat dissipation layer 9 is newly provided in order to solve the above problems.
  • the p-type InP heat dissipation layer 9 provided on the surface of the p-type InGaAs contact layer 8 efficiently transfers heat thermally conducted from the active layer 3 through the p-type InP second clad layer 7 and the p-type InGaAs contact layer 8. It functions to dissipate heat to the outside of the optical semiconductor device 200. That is, the p-type InP heat sink 9 plays a role of a heat sink.
  • heat dissipation to the outside of the optical semiconductor device 200 is based on a comparative example in which the p-type InP heat dissipation layer 9 is not provided. This is because it can be realized more efficiently than the optical semiconductor device 500.
  • the p-type InP heat dissipation layer 9 can efficiently dissipate heat, the p-type InP second clad layer 7 is made thicker than the original function of the clad layer is exhibited. Since there is no need to do so, it is possible to improve heat dissipation and reduce element resistance at the same time.
  • the p-type InP heat dissipation layer 9 is provided on the surface of the p-type InGaAs contact layer 8, the p-type InP second clad layer is compared with the optical semiconductor device 500 according to the comparative example. Since 7 can be made thin, element resistance can be reduced, and since the p-type InP heat dissipation layer 9 improves heat dissipation, it also has an excellent effect on high temperature characteristics.
  • FIG. 8 is a cross-sectional view showing the configuration of the optical semiconductor device 210 according to the second embodiment.
  • the optical semiconductor device 210 according to the second embodiment includes a striped ridge structure 5 composed of an n-type InP clad layer 2, an active layer 3, and a p-type InP first clad layer 4 sequentially laminated on the n-type InP substrate 1.
  • An embedded layer 6 composed of an Fe-doped semi-insulating InP layer 6a and an n-type InP block layer 6b formed on both side surfaces of the striped ridge structure 5, and a top of the striped ridge structure 5 and an n-type InP block layer 6b.
  • the p-type InP second clad layer 7 and the p-type InGaAs contact layer 8 formed so as to cover the surface of the surface, and the p-type InGaAs contact layer 8 to the n-type InP substrate 1 centered on the striped ridge structure 5.
  • a striped mesa structure 13 having both sides formed by the above, and both sides of the striped mesa structure 13 and the p-type InP heat dissipation layer 9 and the p-type InGaAs contact layer 8 are formed so as to cover both ends of the surface.
  • the p-type InP heat dissipation layer 9 is in contact with the p-type InP second clad layer 7 via the contact layer opening 8a provided in the p-type InGaAs contact layer 8. This is different from the configuration in which the p-type InP heat dissipation layer 9 is formed on the surface of the p-type InGaAs contact layer 8 in the optical semiconductor device 200 according to the first embodiment.
  • a striped ridge structure 5 is formed on the surface of the n-type InP substrate 1, and a striped ridge structure 5 is formed by MOCVD with an embedded layer 6 composed of an Fe-doped semi-insulating InP layer 6a and an n-type InP block layer 6b. It is the same as the manufacturing method of the optical semiconductor device 200 according to the first embodiment shown in FIGS. 2 to 4 until it is embedded so as to cover both side surfaces of the above.
  • the first SiO 2 film 101 is removed by etching, and the p-type InP second clad layer 7 and the p-type InGaAs are formed on the surface of the n-type InP block layer 6b and the top of the striped ridge structure 5.
  • the contact layers 8 are sequentially laminated by MOCVD (third crystal growth step).
  • a third SiO 2 film 104 is formed on the surface of the p-type InGaAs contact layer 8.
  • Examples of the film forming method of the third SiO 2 film 104 include a CVD method and the like. After forming the third SiO 2 film 104, as shown in FIG. 9, the third SiO 2 film 104 is formed into a striped third SiO 2 having a desired etching width D3 by using a photolithography technique and an etching technique. Patterning is performed so that the film opening 104a is provided.
  • the p-type InGaAs contact layer 8 exposed to the third SiO 2 film opening 104a is combined with the p-type InP second clad layer 7.
  • the contact layer opening 8a is provided by dry etching until it reaches the surface of the surface (contact layer etching step).
  • the etching width D3 which is the opening width of the contact layer opening 8a, is set so that the surface mesa width D1> the etching width D3 of the optical semiconductor device 210.
  • the etching mask is not limited to the SiO 2 film, but may be a SiN film.
  • the third SiO 2 film 104 is removed by etching, and as shown in FIG. 11, the p-type InP heat dissipation layer 9 is laminated by MOCVD (fourth crystal growth step).
  • the heat radiating layer 9 does not have to be a p-type InP, and a material other than InP may be used.
  • the second SiO 2 film 102 is formed on the surface of the p-type InP heat-dissipating layer 9.
  • the film forming method of the second SiO 2 film 102 include a CVD method and the like. After the film formation of the second SiO 2 film 102 is performed, the second SiO 2 film 102 is patterned into stripes having a desired width by using a photolithography technique and an etching technique, as shown in FIG.
  • the stripes are formed by dry etching from the p-type InP heat dissipation layer 9 to the surface of the p-type InGaAs contact layer 8.
  • a heat-dissipating layer portion made of a p-type InP heat-dissipating layer 9 having a shape is formed (heat-dissipating layer etching step).
  • the p-type InP heat dissipation layer 9 has a striped shape whose bottom is in contact with the p-type InP second clad layer 7.
  • the etching mask is not limited to the SiO 2 film, but may be a SiN film. Subsequent manufacturing methods are the same as the manufacturing method of the optical semiconductor device 200 according to the first embodiment.
  • the optical semiconductor device 210 according to the second embodiment is manufactured by each of the above steps.
  • the element resistance is reduced and the heat dissipation is improved, and as a result, the optical semiconductor device 210 having excellent high temperature characteristics can be easily manufactured. It is possible to manufacture with good reproducibility.
  • the bottom of the p-type InP heat dissipation layer 9 is not the surface of the p-type InGaAs contact layer 8 as in the optical semiconductor device 200 according to the first embodiment, but the p-type InP second cladding. Since it is in contact with the layer 7, there is no p-type InGaAs contact layer 8 directly above the layering direction of the active layer 3, that is, on the top side of the striped mesa structure 13, so that the laser light from the p-type InGaAs contact layer 8 is emitted. Absorption is significantly reduced.
  • the bandgap energy of the p-type InGaAs contact layer 8 is smaller than the bandgap energy of the active layer 3, and the p-type InGaAs contact layer 8 has an action of absorbing the laser beam emitted by the active layer 3, so that the active layer 3 is used.
  • the far-field image (Far Field Pattern: FFP) of the laser light emitted from the active layer 3 may be disturbed in the stacking direction.
  • the optical semiconductor device 210 according to the second embodiment exhibits the effect of the optical semiconductor device 200 according to the first embodiment, and further suppresses the disturbance of FFP in the direction perpendicular to the surface of the n-type InP substrate 1. It is possible to increase the output.
  • the effect of the optical semiconductor device 200 according to the first embodiment that is, the effect of improving the heat dissipation and the effect of reducing the element resistance, is achieved, and the bottom of the p-type InP heat dissipation layer 9 is exhibited.
  • FIG. 14 is a cross-sectional view showing the configuration of the optical semiconductor device 220 according to the third embodiment.
  • the optical semiconductor device 220 according to the third embodiment has a striped ridge structure 5 composed of an n-type InP clad layer 2, an active layer 3 and a p-type InP first clad layer 4 sequentially laminated on the n-type InP substrate 1.
  • An embedded layer 6 composed of an Fe-doped semi-insulating InP layer 6a and an n-type InP block layer 6b formed on both side surfaces of the striped ridge structure 5, and a top of the striped ridge structure 5 and an n-type InP block layer 6b.
  • an undoped InP high resistance layer 14 formed on the surface of the p-type InGaAs contact layer 8 a p-side electrode 11 provided so as to cover the p-type InGaAs contact layer 8 and the undoped InP high resistance layer 14, and n. It is composed of an n-side electrode 12 provided on the back surface side of the mold InP substrate 1.
  • a striped ridge structure 5 is formed on the surface of the n-type InP substrate 1, and an embedded layer 6 composed of an Fe-doped semi-insulating InP layer 6a and an n-type InP block layer 6b is formed on both side surfaces of the striped ridge structure 5. It is the same as the manufacturing method of the optical semiconductor device 200 according to the first embodiment shown in FIGS. 2 to 4 until it is embedded by MOCVD so as to cover the above.
  • the first SiO 2 film 101 is removed, and as shown in FIG. 15, the surface of the n-type InP block layer 6b and the top of the striped ridge structure 5, that is, the p-type, are obtained by MOCVD.
  • the p-type InP second clad layer 7, the p-type InGaAs contact layer 8 and the undoped InP high resistance layer 14 are sequentially laminated so as to cover the surface of the InP first clad layer 4 (third crystal growth step).
  • the undoped InP which is a constituent material of the undoped InP high resistance layer 14, is an n-type InP clad layer 2, an active layer 3, a p-type InP first clad layer 4, and a p-type InP second clad layer 7 that constitute the optical semiconductor device 220. And has a higher resistance, that is, a higher resistance than the material constituting each layer of the p-type InGaAs contact layer 8.
  • the semiconductor layer composed of undoped InP is referred to as a high resistance layer.
  • the undoped InP high resistance layer 14 functions as a heat radiating layer that dissipates heat generated in the active layer 3 to the outside, similarly to the p-type InP heat radiating layer 9 constituting the optical semiconductor device 200 according to the first embodiment.
  • the heat dissipation layer is made of a high resistance undoped InP material.
  • the undoped InP high resistance layer 14 does not necessarily have to be undoped InP, and an n-type (second conductive type) or semi-insulating material may be used as long as it has high resistance. Further, as long as the resistance is high, a material other than InP may be used.
  • the undoped InP high resistance layer 14 is dry-etched until it reaches the surface of the p-type InGaAs contact layer 8 to form a stripe shape.
  • a high resistance layer portion composed of an undoped InP high resistance layer 14 is formed (heat dissipation layer etching step).
  • the width of the undoped InP high resistance layer 14, that is, the high resistance layer width D4 is such that the surface mesa width D1> the high resistance layer width D4 of the optical semiconductor device 220, as shown in FIG. Set.
  • the etching mask is not limited to the SiO 2 film, but may be a SiN film.
  • p-type InGaAs is centered on the striped ridge structure 5 using a resist mask 103 so that the surface mesa width D1> the high resistance layer width D4 of the optical semiconductor device 220.
  • a striped mesa structure 13 including the embedded layer 6 is formed (mesa structure forming step).
  • the etching mask is not limited to the resist mask and may be a SiN film. Further, the etching is not limited to wet etching, and dry etching may be used.
  • the striped mesa structure 13 is formed in a striped shape by performing wet etching from the p-type InGaAs contact layer 8 to the middle of each of the Fe-doped semi-insulating InP layer 6a and the n-type InP clad layer 2. It may have a mesa structure.
  • the striped mesa structure 13 and the mesa protective film 10 made of SiO 2 are formed on the surface and both side surfaces of the p-type InP heat dissipation layer 9 (mesa protective film forming step).
  • Examples of the film forming method of the mesa protective film 10 made of SiO 2 include a CVD method and the like.
  • the mesa protective film 10 made of SiO 2 formed on both sides of the p-type InP heat dissipation layer 9 is provided with a mesa protective film opening by using photolithography technique and etching technique. 10a is provided.
  • the mesa protective film 10 is provided with the mesa protective film opening 10a, the mesa protective film 10 has a shape that covers both ends of the surface of the p-type InGaAs contact layer 8.
  • a p-side electrode 11 is provided so as to cover the surfaces of the p-type InGaAs contact layer 8 and the undoped InP high resistance layer 14 (electrode forming step), and the p-side electrode 11 is provided on the back surface side of the n-type InP substrate 1.
  • the n-side electrode 12 is provided.
  • the element resistance is reduced and the heat dissipation is improved, and as a result, the optical semiconductor device 220 having excellent high temperature characteristics can be easily manufactured. It is possible to manufacture with good reproducibility.
  • the undoped InP high resistance layer 14 functions to efficiently dissipate heat conducted from the active layer 3 through the p-type InP second clad layer 7 and the p-type InGaAs contact layer 8 to the outside of the optical semiconductor device 220. do. That is, the undoped InP high resistance layer 14 serves as a heat sink.
  • the undoped InP high resistance layer 14 is located higher than the p-type InGaAs contact layer 8 in the stacking direction, heat dissipation to the outside of the optical semiconductor device 220 is based on a comparative example in which the undoped InP high resistance layer 14 is not provided. This is because it can be realized more efficiently than the optical semiconductor device 500.
  • the p-type InP second clad layer 7 is made thicker than the original function of the clad layer can be exhibited. Since there is no need for it, it is possible to improve heat dissipation and reduce element resistance at the same time.
  • the p-side electrode 11 covers not only the p-type InGaAs contact layer 8 but also the undoped InP high resistance layer 14 so as to cover the entire surface including the side surface portion. It is provided in. Since the p-side electrode 11 has higher thermal conductivity than the semiconductor layer, the p-side electrode 11 provided on the surface of the undoped InP high resistance layer 14 also contributes to heat dissipation from the undoped InP high resistance layer 14. Therefore, the effect of further improving the heat dissipation of the optical semiconductor device 220 is brought about.
  • the p-type InP second clad layer is compared with the optical semiconductor device 500 according to the comparative example. Since 7 can be made into a thin film, the element resistance can be reduced, and the undoped InP high resistance layer 14 improves the heat dissipation, so that the effect is excellent in high temperature characteristics. Further, since the p-side electrode 11 is provided on the entire surface of the undoped InP high resistance layer 14, the heat dissipation property can be further improved, so that the high temperature characteristic is further improved.
  • FIG. 18 is a cross-sectional view showing the configuration of the optical semiconductor device 230 according to the fourth embodiment.
  • the optical semiconductor device 230 according to the fourth embodiment includes a striped ridge structure 5 composed of an n-type InP clad layer 2, an active layer 3, and a p-type InP first clad layer 4 sequentially laminated on the n-type InP substrate 1.
  • An embedded layer 6 composed of an Fe-doped semi-insulating InP layer 6a and an n-type InP block layer 6b formed on both side surfaces of the striped ridge structure 5, and a top of the striped ridge structure 5 and an n-type InP block layer 6b.
  • the undoped InP high resistance layer 14 in contact with the p-type InP second clad layer 7 via the contact layer opening 8a provided in the p-type InGaAs contact layer 8, the p-type InGaAs contact layer 8 and the undoped InP high resistance. It is composed of a p-side electrode 11 provided so as to cover the layer 14 and an n-side electrode 12 provided on the back surface side of the n-type InP substrate 1.
  • a striped ridge structure 5 is formed on the surface of the n-type InP substrate 1, and an embedded layer 6 composed of an Fe-doped semi-insulating InP layer 6a and an n-type InP block layer 6b is formed on both side surfaces of the striped ridge structure 5. It is the same as the manufacturing method of the optical semiconductor device 200 according to the first embodiment shown in FIGS. 2 to 4 until it is embedded by MOCVD so as to cover the above.
  • the p-type InP second clad layer 7 and the p-type InGaAs contact layer 8 are sequentially laminated by MOCVD (third crystal growth step), and the striped third SiO 2 film 104 is used as an etching mask.
  • the p-type InGaAs contact layer 8 is dry-etched until it reaches the surface of the p-type InP second clad layer 7 (contact layer etching step) until it is removed according to the second embodiment shown in FIGS. 9 and 10. This is the same as the manufacturing method of the optical semiconductor device 210.
  • the undoped InP high resistance layer 14 is laminated by MOCVD (fourth crystal growth step) as shown in FIG.
  • the high resistance layer 14 does not have to be an undoped InP, and may be an n-type or semi-insulating material, or may be a material other than InP.
  • the second SiO 2 film 102 is formed on the surface of the undoped InP high resistance layer 14.
  • Examples of the film forming method of the second SiO 2 film 102 include a CVD method and the like. After the film formation of the second SiO 2 film 102 is performed, the second SiO 2 film 102 is patterned into stripes having a desired width by using a photolithography technique and an etching technique, as shown in FIG.
  • dry etching is performed from the undoped InP high resistance layer 14 until it reaches the surface of the p-type InGaAs contact layer 8.
  • a high resistance layer portion made of an undoped InP high resistance layer 14 having a striped shape is formed (heat dissipation layer etching step).
  • the etching mask is not limited to the SiO 2 film, but may be a SiN film. Subsequent manufacturing methods are the same as the manufacturing method of the optical semiconductor device 220 according to the third embodiment. By each of the above steps, the optical semiconductor device 230 according to the fourth embodiment is manufactured.
  • the element resistance is reduced and the heat dissipation is improved, and as a result, the optical semiconductor device 230 having excellent high temperature characteristics can be easily manufactured. It is possible to manufacture with good reproducibility.
  • the optical semiconductor device 230 according to the fourth embodiment has the same effect as the optical semiconductor device 220 according to the third embodiment, and the bottom of the undoped InP high resistance layer 14 is similar to the optical semiconductor device 220 according to the third embodiment. Since it is in contact with the p-type InP second clad layer 7 instead of the surface of the p-type InGaAs contact layer 8, the p-type InGaAs is located directly above the active layer 3 in the stacking direction, that is, on the top side of the striped mesa structure 13. Since there is no contact layer 8, the absorption of laser light by the p-type InGaAs contact layer 8 is significantly reduced.
  • the optical semiconductor device 230 it is possible to suppress the disturbance of FFP in the direction perpendicular to the surface of the n-type InP substrate 1 and to increase the output.
  • the effect of the optical semiconductor device 220 according to the third embodiment is achieved, and the bottom of the undoped InP high resistance layer 14 is exhibited.
  • FIG. 22 is a cross-sectional view showing the configuration of the optical semiconductor device 240 according to the fifth embodiment.
  • the optical semiconductor device 240 according to the fifth embodiment has a striped ridge structure 5 composed of an n-type InP clad layer 2, an active layer 3, and a p-type InP first clad layer 4 sequentially laminated on the n-type InP substrate 1.
  • An embedded layer 6 composed of an Fe-doped semi-insulating InP layer 6a and an n-type InP block layer 6b formed on both side surfaces of the striped ridge structure 5, and a top of the striped ridge structure 5 and an n-type InP block layer 6b.
  • Both sides are formed by a p-type InP second clad layer 7 and a p-type InGaAs contact layer 8 formed so as to cover the surface of the p-type InGaAs contact layer 8 and a mesa reaching the n-type InP substrate 1 from the p-type InGaAs contact layer 8. From the SiO 2 film provided on both sides of the mesa structure 13 and the striped mesa structure, one end of which reaches the n-type InP substrate 1 exposed on both sides and the other end covers the embedded layer 6 exposed on both sides.
  • Partial mesa protective film and p-type InP provided on the surface of the p-type InGaAs contact layer 8 and exposed on both sides of the striped mesa structure 13 on both sides of the p-type InGaAs contact layer 8 and similarly exposed. It is composed of a p-side electrode 11 provided so as to cover a part of both side surfaces of the second clad layer 7, and an n-side electrode 12 provided on the back surface side of the n-type InP substrate 1.
  • a striped ridge structure 5 is formed on the surface of the n-type InP substrate 1, and a striped ridge structure 5 is formed by MOCVD with an embedded layer 6 composed of an Fe-doped semi-insulating InP layer 6a and an n-type InP block layer 6b.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • the process of embedding the p-type InP second clad layer 7 and the p-type InGaAs contact layer 8 sequentially by MOCVD is the same as the method for manufacturing the optical semiconductor device 210 according to the second embodiment. Is.
  • both side surfaces are formed by wet etching mesas reaching the n-type InP substrate 1 from the p-type InGaAs contact layer 8 centering on the striped ridge structure 5.
  • a striped mesa structure 13 including the embedded layer 6 is formed (mesa structure forming step).
  • the etching mask is not limited to the resist mask 105, and may be a SiO 2 film or a SiN film.
  • the striped mesa structure 13 is formed in a striped shape by wet etching from the p-type InGaAs contact layer 8 to the middle of either the Fe-doped semi-insulating InP layer 6a or the n-type InP clad layer 2. But it's okay.
  • a partial mesa protective film 10b made of SiO 2 is formed on the entire surface including both side surfaces of the striped mesa structure 13, and the p-type InGaAs contact layer 8 and the p-type InP second are formed.
  • the resist mask 106 is formed so that a part of the clad layer 7 is opened.
  • the partial mesa protective film 10b made of SiO 2 is etched (partial mesa protective film forming step).
  • the partial mesa protective film 10b made of SiO 2 needs to cover the n-type InP block layer 6b exposed on both side surfaces of the striped mesa structure 13.
  • the p-side electrode 11 is formed on the front surface of the p-type InGaAs contact layer 8, and the n-side electrode 12 is formed on the back surface side of the n-type InP substrate 1.
  • both ends of the p-side electrode 11 are a p-type InGaAs contact layer 8 exposed on both side surfaces and a p-type InP second clad layer.
  • At least a part of 7 may be covered, or at least a part of the partial mesa protective film 10b composed of the p-type InGaAs contact layer 8 and the p-type InP second clad layer 7 exposed on both side surfaces and SiO 2 . May be covered.
  • the element resistance is reduced and the heat dissipation is improved, and as a result, the optical semiconductor device 240 having excellent high temperature characteristics can be easily manufactured. It is possible to manufacture with good reproducibility.
  • the portion where the p-side electrode 11 contacts the p-type InGaAs contact layer 8 is only the top of the striped mesa structure 13.
  • the opening of the SiO 2 partial mesa protective film 10b is widened to the p-type InP second clad layer 7 exposed on both side surfaces of the striped mesa structure 13.
  • Both ends of the p-side electrode 11 come into contact with the entire p-type InGaAs contact layer 8 including the portions exposed on both side surfaces and a part of the p-type InP second clad layer 7 exposed on both side surfaces.
  • the heat dissipation of the device 240 is further improved.
  • the contact area between the p-side electrode 11 and each semiconductor layer is increased as compared with the optical semiconductor device 500 according to the comparative example, so that the contact resistance between the two is reduced, and thus the optical semiconductor is reduced.
  • This has the effect of reducing the element resistance of the device 240.
  • the high temperature characteristic of the optical semiconductor device 240 is improved.
  • FIG. 25 is a cross-sectional view showing the configuration of the optical semiconductor device 250 according to the sixth embodiment.
  • the optical semiconductor device 250 according to the sixth embodiment has a striped ridge structure 5 composed of an n-type InP clad layer 2, an active layer 3, and a p-type InP first clad layer 4 sequentially laminated on the n-type InP substrate 1.
  • An embedded layer 6 composed of an Fe-doped semi-insulating InP layer 6a and an n-type InP block layer 6b formed on both side surfaces of the striped ridge structure 5, and a top of the striped ridge structure 5 and an n-type InP block layer 6b.
  • the p-type InP second clad layer 7 and the top of the p-type InP second clad layer 7 are formed so as to cover the surface of the p-type InP, and the upper end thereof has an inverted mesa shape, that is, a shape that widens in the stacking direction.
  • a p-type InGaAs contact layer 8 a striped mesa structure 13 formed by a mesa reaching from the p-type InGaAs contact layer 8 to the n-type InP substrate 1, and a striped mesa structure 13 provided on both side surfaces of the striped mesa structure 13 at one end.
  • the p-side electrode 11 On both side surfaces of the p-type InGaAs contact layer 8, the p-side electrode 11 provided so as to cover a part of both side surfaces of the p-type InP second clad layer 7, and the back surface side of the n-type InP substrate 1. It is composed of the provided n-side electrode 12.
  • a striped ridge structure 5 is formed on the surface of the n-type InP substrate 1, and a striped ridge structure 5 is formed by MOCVD with an embedded layer 6 composed of an Fe-doped semi-insulating InP layer 6a and an n-type InP block layer 6b.
  • the p-type InP second clad layer 7 and the p-type InGaAs contact layer 8 are sequentially laminated by MOCVD until the striped mesa structure 13 is formed. It is the same as the manufacturing method of the optical semiconductor device 240.
  • wet etching is performed again with the resist mask 105 as it is without being removed.
  • the etchant for example, a mixed solution of hydrogen bromide, nitric acid and hydrogen peroxide is used.
  • the upper end of the p-type InP second clad layer 7 means the upper surface side of the upper and lower two surfaces of the p-type InP second clad layer 7 in the layer thickness direction, which is in contact with the p-type InGaAs contact layer 8.
  • the p-type InP second clad layer 7 is etched in a cross section perpendicular to the stripe direction so as to have a wider width with respect to the stacking direction.
  • the etchant other chemicals other than the above may be used as long as the etching in the reverse mesa direction can be performed.
  • Subsequent manufacturing methods are the same as the manufacturing method of the optical semiconductor device 240 according to the fifth embodiment.
  • the optical semiconductor device 250 according to the sixth embodiment is manufactured by each of the above steps.
  • the element resistance is reduced and the heat dissipation is improved, and as a result, the optical semiconductor device 250 having excellent high temperature characteristics can be easily manufactured. It is possible to manufacture with good reproducibility.
  • the p-type InGaAs contact layer 8 when the heat generated in the active layer 3 is thermally conducted to the p-type InGaAs contact layer 8 via the p-type InP second clad layer 7, the p-type InGaAs contact layer 8 is used. In addition to heat conduction from the surface of the p-side electrode 11 to the p-side electrode 11, heat conduction from both sides of the p-type InGaAs contact layer 8 and both sides of the p-type InP second clad layer 7 in contact with the p-side electrode 11. Occurs.
  • both sides of the p-type InP second clad layer 7 and p are compared with the optical semiconductor device 240 according to the fifth embodiment. Since the contact area with the side electrode 11 can be structurally wider, the heat dissipation is further improved.
  • the p-type InP second clad layer 7 having an inverted mesa shape at the upper end, that is, a shape having a wide width in the stacking direction is provided, and the p-type InP second clad layer 7 is provided.
  • both side surfaces of the p-type InGaAs contact layer 8 is covered with the p-side electrode 11, in addition to heat conduction from the surface of the p-type InGaAs contact layer 8 to the p-side electrode 11, both side surfaces of the p-type InGaAs contact layer 8 and Since heat conduction is possible from the portions of the p-type InP second clad layer 7 in contact with the p-side electrode 11 on both side surfaces, the heat dissipation of the optical semiconductor device 250 is further improved, and as a result, the high temperature of the optical semiconductor device 250 is obtained. It has the effect of improving the characteristics.
  • FIG. 26 is a cross-sectional view showing the configuration of the optical semiconductor device 260 according to the seventh embodiment.
  • the optical semiconductor device 260 according to the seventh embodiment includes a striped ridge structure 5 composed of an n-type InP clad layer 2, an active layer 3, and a p-type InP first clad layer 4 sequentially laminated on the n-type InP substrate 1.
  • An embedded layer 6 composed of an Fe-doped semi-insulating InP layer 6a and an n-type InP block layer 6b formed on both side surfaces of the striped ridge structure 5, and a top of the striped ridge structure 5 and an n-type InP block layer 6b.
  • the p-type InP second clad layer 7 and the top of the p-type InP second clad layer 7 are formed so as to cover the surface of the p-type InP, and the upper end thereof has a forward mesa shape, that is, a shape in which the width narrows in the stacking direction.
  • a p-side electrode 11 provided so as to cover a part of the p-type InGaAs contact layer 8 and the p-type InP second clad layer 7 and having a shape in which the width narrows in the stacking direction, and the back surface side of the n-type InP substrate 1. It is composed of an n-side electrode 12 provided in the above.
  • a striped ridge structure 5 is formed on the surface of the n-type InP substrate 1, and a striped ridge structure 5 is formed by MOCVD with an embedded layer 6 composed of an Fe-doped semi-insulating InP layer 6a and an n-type InP block layer 6b.
  • the p-type InP second clad layer 7 and the p-type InGaAs contact layer 8 are sequentially laminated by MOCVD until the striped mesa structure 13 is formed. It is the same as the manufacturing method of the optical semiconductor device 240.
  • wet etching is performed again with the resist mask 105 as it is without being removed.
  • etchant for example, a mixed solution of hydrochloric acid, hydrogen peroxide and acetic acid is used.
  • At least a part of the upper end portion of the p-type InP second clad layer 7 is etched into a shape whose width is narrower with respect to the stacking direction in the cross section perpendicular to the stripe direction.
  • the etchant other chemicals other than the above may be used as long as the etching in the forward mesa direction can be performed. Further, the etching surface is not limited to the forward mesa, and it is sufficient that etching having a gradient different from that of the striped mesa structure 13 can be realized, and a chemical solution capable of realizing such a shape may be used. Subsequent manufacturing methods are the same as the manufacturing method of the optical semiconductor device 240 according to the fifth embodiment.
  • the optical semiconductor device 260 according to the seventh embodiment is manufactured by each of the above steps.
  • the element resistance is reduced and the heat dissipation is improved, and as a result, the optical semiconductor device 260 having excellent high temperature characteristics can be easily manufactured. It is possible to manufacture with good reproducibility.
  • the p-type InGaAs contact layer 8 is used.
  • heat is also generated from the portions in contact with the p-side electrode 11 on both side surfaces of the p-type InGaAs contact layer 8 and both sides of the p-type InP second clad layer 7. Conduction occurs.
  • the p-type InP second clad layer 7 and the p-type InGaAs contact layer 8 have a forward mesa shape
  • the p-type InP second clad is compared with the optical semiconductor device 240 according to the fifth embodiment. Since the contact area between both side surfaces of the layer 7 and the p-side electrode 11 can be structurally wider, the heat dissipation property is further improved.
  • the p-type InP second clad layer 7 and the p-type InGaAs contact layer 8 are provided with a p-type InP second clad layer 7 and a p-type InGaAs contact layer 8 having a forward mesa shape at the upper end, that is, a shape whose width is narrowed in the stacking direction. Since at least a part of both side surfaces of the type InGaAs contact layer 8 and both side surfaces of the p-type InP second clad layer 7 is covered with the p-side electrode 11, the surface of the p-type InGaAs contact layer 8 is transferred to the p-side electrode 11.
  • heat conduction is also possible from the portions in contact with the p-side electrode 11 on both side surfaces of the p-type InGaAs contact layer 8 and both side surfaces of the p-type InP second clad layer 7, so that the optical semiconductor can be used.
  • the high temperature characteristic of the optical semiconductor device 260 is improved.
  • FIG. 27 is a cross-sectional view showing the configuration of the optical semiconductor device 270 according to the eighth embodiment.
  • the optical semiconductor device 270 according to the eighth embodiment has a striped ridge structure 5 composed of an n-type InP clad layer 2, an active layer 3, and a p-type InP first clad layer 4 sequentially laminated on the n-type InP substrate 1.
  • An embedded layer 6 composed of an Fe-doped semi-insulating InP layer 6a and an n-type InP block layer 6b formed on both side surfaces of the striped ridge structure 5, and a top of the striped ridge structure 5 and an n-type InP block layer 6b.
  • the p-type InP second clad layer 7 formed to cover the surface of the p-type InGaAs contact layer 8 and the p-type InGaAs contact layer 8 having a periodic uneven pattern 15 formed on the surface, and the p-type InGaAs contact layer 8 to the n-type InP substrate 1
  • the p-side electrode 11 provided so as to cover a part of both side surfaces of the p-type InP second clad layer 7 exposed, and the n-side electrode provided on the back surface side of the n-type InP substrate 1. It is composed of 12.
  • a striped ridge structure 5 is formed on the surface of the n-type InP substrate 1, and a striped ridge structure 5 is formed by MOCVD with an embedded layer 6 composed of an Fe-doped semi-insulating InP layer 6a and an n-type InP block layer 6b.
  • the p-type InP second clad layer 7 and the p-type InGaAs contact layer 8 are sequentially laminated by MOCVD until the striped mesa structure 13 is formed. It is the same as the manufacturing method of the optical semiconductor device 240.
  • a SiO 2 film (not shown) is used as an etching mask for the p-type InGaAs contact layer 8, and a periodic uneven pattern 15 is formed by dry etching (concave and convex pattern forming step).
  • the etching mask may be a SiN film, and the periodic uneven pattern 15 may be formed by wet etching.
  • Subsequent manufacturing methods are the same as the manufacturing method of the optical semiconductor device 240 according to the fifth embodiment.
  • the optical semiconductor device 270 according to the eighth embodiment is manufactured by each of the above steps.
  • the element resistance is reduced and the heat dissipation is improved, and as a result, the optical semiconductor device 270 having excellent high temperature characteristics can be easily manufactured. It is possible to manufacture with good reproducibility.
  • the effective surface area of the p-type InGaAs contact layer 8 can be increased by forming the periodic uneven pattern 15 on the surface of the p-type InGaAs contact layer 8, so that the p-type can be increased. Heat conduction from the InGaAs contact layer 8 to the p-side electrode 11 is promoted more smoothly. As a result, the heat dissipation of the optical semiconductor device 270 is further improved. Further, since the contact area between the p-type InGaAs contact layer 8 and the p-side electrode 11 can be increased, the element resistance of the optical semiconductor device 270 can be reduced.
  • the periodic uneven pattern 15 has been described as an example, but it goes without saying that the uneven pattern 15 is not periodic and the same effect can be obtained even with a randomly formed uneven pattern 15.
  • the cross-sectional shape of the uneven pattern 15 may be a groove shape having an acute angle or a groove shape having an obtuse angle, in addition to the shape exhibiting a rectangle.
  • the direction of the periodic uneven pattern 15 shows the uneven pattern 15 that is repeated in the width direction of the striped mesa structure 13, but the same is true for the uneven pattern 15 that is repeated in the direction along the stripe. It works.
  • the periodic uneven pattern 15 formed on the p-type InGaAs contact layer 8 is shown as an example, but the shape is such that the bottom of the periodic uneven pattern 15 reaches the p-type InP second clad layer 7. Then, the contact area with the p-side electrode 11 is further increased, so that the heat dissipation is further improved.
  • the heat dissipation of the optical semiconductor device 270 is remarkably improved by forming the uneven pattern 15 on the surface of the p-type InGaAs contact layer 8, so that the high temperature of the optical semiconductor device 270 is obtained. It has the effect of further improving the characteristics. Further, since the contact resistance between the p-type InGaAs contact layer 8 and the p-side electrode 11 is reduced, the effect of reducing the element resistance of the optical semiconductor device 270 is also achieved.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

本開示の光半導体装置は、第一導電型半導体基板（１）に形成されたリッジ構造（５）と、リッジ構造（５）の両側面に埋め込まれた埋め込み層（６）と、リッジ構造（５）の頂部と埋め込み層（６）の表面に積層された第二導電型第二クラッド層（７）および第二導電型コンタクト層（８）と、第二導電型コンタクト層（８）から第一導電型半導体基板（１）に達するメサによって両側面が形成されたメサ構造（１３）と、第二導電型コンタクト層（８）の表面に設けられた放熱層（９）と、メサ構造（１３）の両側面および第二導電型コンタクト層（８）の表面の両端部を覆うメサ保護膜（１０）と、第二導電型コンタクト層（８）と電気的に接続された第二導電型側電極（１１）と、を備える。

Description

光半導体装置およびその製造方法
　本開示は、光半導体装置およびその製造方法に関する。
　近年のトラフィックの急激な増加から光通信の高速化が著しく、半導体レーザ（光半導体装置）の高速動作が求められている。また、低コストで高速動作を実現するため、分布帰還型半導体レーザを直接高速変調する直接変調型の半導体レーザが求められている。
　半導体レーザの高速動作を図るには、寄生容量の低減、共振器長Ｌの短共振器化等が有効である。特に、活性層の両側に電流ブロック層として機能する埋め込み層を設ける埋め込み型構造では、埋め込み層を半絶縁性の半導体層で構成することによって、寄生容量を低減することが可能となる。
　一方、高速変調に要求される緩和振動周波数ｆｒのさらなる向上を図るには、下記の式（１）から明らかなように、半導体レーザの共振器長Ｌの短共振器化が有効である。しかしながら、短共振器化は、すなわち、レーザ光を発する活性層の体積自体の減少をもたらすため、レーザ出力の低下を伴うという問題があった。
Figure JPOXMLDOC01-appb-M000001
 　式（１）中、Γは光閉じ込め係数を、Ｗは活性層幅を、ｄは活性層厚を、ｑは素電荷を、ｄｇ／ｄｎは微分利得を、Ｉｏｐは動作電流を、Ｉｔｈはしきい値電流を、それぞれ表す。
　上述のレーザ出力の低下への対策として、例えば、特許文献１に開示されているように、電極とコンタクト層との接触面積を増大し、電極とコンタクト層間の接触抵抗を低減して半導体レーザの素子抵抗を低抵抗化することにより、半導体レーザの発熱を抑制して、レーザ出力を向上させる試みがなされている。
特開平６－２３２４９３号公報
　半導体レーザの素子抵抗の低抵抗化には、特許文献１に開示されているような、ｐ型ＩｎＧａＡｓコンタクト層とｐ側電極の接触面積を増大させて、電極部分の接触抵抗を低減させる方法以外にも、ｐ型ＩｎＰクラッド層を薄膜化することでバルク結晶の結晶抵抗を低減させる方法がある。素子抵抗において支配的な要因は、バルク結晶の結晶抵抗だからである。
　しかしながら、結晶抵抗を低減するためにｐ型ＩｎＰクラッド層を薄膜化すると、活性層で生じた熱を放熱するための結晶層の体積が減少する。この結果、ｐ型ＩｎＰクラッド層の薄膜化は、半導体レーザの放熱性を悪化させ、ひいては、素子特性、特に温度特性の著しい悪化を招くという課題があった。
　本開示は、上記のような課題を解決するためになされたもので、素子抵抗が低減され、かつ、放熱性に優れた光半導体装置およびその製造方法を提供することを目的とする。
　この開示による光半導体装置は、第一導電型半導体基板に順次積層された第一導電型クラッド層、活性層および第二導電型第一クラッド層からなるストライプ状のリッジ構造と、前記リッジ構造の両側面を覆うように埋め込まれた埋め込み層と、前記リッジ構造の頂部および前記埋め込み層の表面に順次積層された第二導電型第二クラッド層および第二導電型コンタクト層と、前記リッジ構造を中心とし、前記第二導電型コンタクト層から前記第一導電型半導体基板に達するメサによって両側面が形成されたストライプ状のメサ構造と、前記第二導電型コンタクト層の表面に設けられ、前記第二導電型コンタクト層よりも狭い幅を有する放熱層と、前記メサ構造の両側面および前記第二導電型コンタクト層の表面の両端部を覆う絶縁膜からなるメサ保護膜と、前記第二導電型コンタクト層と電気的に接続された第二導電型側電極と、を備える。
　この開示による光半導体装置の製造方法は、第一導電型半導体基板に、第一導電型クラッド層、活性層および第二導電型第一クラッド層を順次積層する第一結晶成長工程と、前記第一導電型クラッド層、前記活性層および前記第二導電型第一クラッド層をストライプ状のリッジ構造にエッチングするリッジ構造形成工程と、前記リッジ構造の両側面を覆うように埋め込む埋め込み層を結晶成長する第二結晶成長工程と、前記リッジ構造の頂部および前記埋め込み層の表面に、第二導電型第二クラッド層、第二導電型コンタクト層および放熱層を順次積層する第三結晶成長工程と、前記放熱層を、前記リッジ構造の幅よりも広い幅を有するストライプ状にエッチングする放熱層エッチング工程と、前記リッジ構造を中心とし、前記第二導電型コンタクト層から前記第一導電型半導体基板に達するメサによってメサ構造の両側面を形成するメサ構造形成工程と、前記メサ構造の両側面および前記第二導電型コンタクト層の表面の両端部を覆う絶縁膜からなるメサ保護膜を形成するメサ保護膜形成工程と、前記第二導電型コンタクト層の表面に、前記第二導電型コンタクト層と電気的に接続された第二導電型側電極を形成する電極形成工程と、を含む。
　この開示による光半導体装置によれば、第二導電型第二クラッド層を薄膜化できるので、素子抵抗の低減が可能となり、かつ、放熱性を向上させているため、高温特性にも優れる効果を奏する。
　この開示による光半導体装置の製造方法によれば、素子抵抗が低減され、かつ、放熱性が向上する結果、高温特性に優れた光半導体装置を容易にかつ再現性良く製造することができる効果を奏する。
実施の形態１による光半導体装置の構成を示す断面図である。 実施の形態１による光半導体装置の製造方法を示す断面図である。 実施の形態１による光半導体装置の製造方法を示す断面図である。 実施の形態１による光半導体装置の製造方法を示す断面図である。 実施の形態１による光半導体装置の製造方法を示す断面図である。 実施の形態１による光半導体装置の製造方法を示す断面図である。 実施の形態１による光半導体装置の製造方法を示す断面図である。 実施の形態２による光半導体装置の構成を示す断面図である。 実施の形態２による光半導体装置の製造方法を示す断面図である。 実施の形態２による光半導体装置の製造方法を示す断面図である。 実施の形態２による光半導体装置の製造方法を示す断面図である。 実施の形態２による光半導体装置の製造方法を示す断面図である。 実施の形態２による光半導体装置の製造方法を示す断面図である。 実施の形態３による光半導体装置の構成を示す断面図である。 実施の形態３による光半導体装置の製造方法を示す断面図である。 実施の形態３による光半導体装置の製造方法を示す断面図である。 実施の形態３による光半導体装置の製造方法を示す断面図である。 実施の形態４による光半導体装置の構成を示す断面図である。 実施の形態４による光半導体装置の製造方法を示す断面図である。 実施の形態４による光半導体装置の製造方法を示す断面図である。 実施の形態４による光半導体装置の製造方法を示す断面図である。 実施の形態５による光半導体装置の構成を示す断面図である。 実施の形態５による光半導体装置の製造方法を示す断面図である。 実施の形態５による光半導体装置の製造方法を示す断面図である。 実施の形態６による光半導体装置の構成を示す断面図である。 実施の形態７による光半導体装置の構成を示す断面図である。 実施の形態８による光半導体装置の構成を示す断面図である。 比較例による光半導体装置の構成を示す断面図である。
実施の形態１．
　図１は、実施の形態１による光半導体装置２００の構成を示す断面図である。
　実施の形態１による光半導体装置２００は、ｎ型ＩｎＰ基板１（第一導電型半導体基板）に順次積層されたｎ型ＩｎＰクラッド層２（第一導電型クラッド層）、活性層３、ｐ型ＩｎＰ第一クラッド層４（第二導電型第一クラッド層）からなるストライプ状のリッジ構造５と、ストライプ状のリッジ構造５の両側面に形成されたＦｅドープ半絶縁性ＩｎＰ層６ａ（任意の導電型の半導体層）およびｎ型ＩｎＰブロック層６ｂ（第一導電型ブロック層）からなる埋め込み層６と、ストライプ状のリッジ構造５の頂部およびｎ型ＩｎＰブロック層６ｂの表面を覆うように形成されたｐ型ＩｎＰ第二クラッド層７（第二導電型第二クラッド層）およびｐ型ＩｎＧａＡｓコンタクト層８（第二導電型コンタクト層）と、ｐ型ＩｎＧａＡｓコンタクト層８の表面に形成されたｐ型ＩｎＰ放熱層９（第二導電型放熱層）と、ストライプ状のリッジ構造５を中心としｐ型ＩｎＧａＡｓコンタクト層８からｎ型ＩｎＰ基板１に達するメサによって両側面が形成されたストライプ状のメサ構造１３と、ストライプ状のメサ構造１３の両側面とｐ型ＩｎＰ放熱層９とｐ型ＩｎＧａＡｓコンタクト層８の表面の両端部を覆うように形成されたＳｉＯ２からなるメサ保護膜１０（絶縁膜からなるメサ保護膜）と、ｐ型ＩｎＧａＡｓコンタクト層８の表面でｐ型ＩｎＰ放熱層９の両側に設けられたｐ側電極１１（第二導電型側電極）と、ｎ型ＩｎＰ基板１の裏面側に設けられたｎ側電極１２（第一導電型側電極）と、で構成される。
　なお、Ｆｅドープ半絶縁性ＩｎＰ層６ａとｎ型ＩｎＰブロック層６ｂを総称して、埋め込み層６と称する。
　まず、実施の形態１による光半導体装置２００の製造方法を以下に説明する。
　ｎ型ＩｎＰ基板１の表面に、ｎ型ＩｎＰクラッド層２、活性層３、ｐ型ＩｎＰ第一クラッド層４を、有機金属気相成長法（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）等の結晶成長方法によって順次結晶成長する（第一結晶成長工程）。
　上記各層の結晶成長後、ｐ型ＩｎＰ第一クラッド層４の表面に、第一ＳｉＯ２膜１０１を成膜する。第一ＳｉＯ２膜１０１の成膜方法としては、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法等が挙げられる。第一ＳｉＯ２膜１０１の成膜後、図２に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、第一ＳｉＯ２膜１０１を所望の幅を有するストライプ状にパターニングする。
　次に、ストライプ状の第一ＳｉＯ２膜１０１をエッチングマスクとして用いて、図３に示すように、ｐ型ＩｎＰ第一クラッド層４からｎ型ＩｎＰクラッド層２の途中、あるいは、ｎ型ＩｎＰ基板１の途中までドライエッチングすることで、ストライプ状のリッジ構造５を形成する（リッジ構造形成工程）。ここで、エッチングマスクはＳｉＯ２膜に限らずＳｉＮ膜でも良い。また、エッチングはドライエッチングに限らず、ウェットエッチングを用いても良い。
　ストライプ状のリッジ構造５の形成後、図４に示すように、ＭＯＣＶＤによって、Ｆｅドープ半絶縁性ＩｎＰ層６ａおよびｎ型ＩｎＰブロック層６ｂからなる埋め込み層６を、ストライプ状のリッジ構造５の両側面を覆うように埋め込む（第二結晶成長工程）。すなわち、ストライプ状のリッジ構造５の両側面には、埋め込み層６としてのＦｅドープ半絶縁性ＩｎＰ層６ａおよびｎ型ＩｎＰブロック層６ｂが形成されている。
　なお、埋め込み層６の構成は、かかる２層の構成に限らず、ｐ型ＩｎＰ層、Ｆｅドープ半絶縁性ＩｎＰ層およびｎ型ＩｎＰ層の３層を順に積層した構成でも良い。
　埋め込み層６の結晶成長後、ドライエッチング等によりストライプ状の第一ＳｉＯ２膜１０１を除去する。
　次に、ｎ型ＩｎＰブロック層６ｂの表面およびストライプ状のリッジ構造５の頂部、すなわち、ｐ型ＩｎＰ第一クラッド層４の表面を覆うように、ｐ型ＩｎＰ第二クラッド層７、ｐ型ＩｎＧａＡｓコンタクト層８およびｐ型ＩｎＰ放熱層９をＭＯＣＶＤにより順次積層する（第三結晶成長工程）。なお、放熱層９は、ＩｎＰ以外のｐ型の半導体層（第二導電型の半導体層）でも良く、要するに、放熱性に優れた材料であれば適用可能である。
　上記各層の結晶成長後、ｐ型ＩｎＰ放熱層９の表面に第二ＳｉＯ２膜１０２を成膜する。第二ＳｉＯ２膜１０２の成膜方法としては、例えば、ＣＶＤ法等が挙げられる。第二ＳｉＯ２膜１０２の成膜後、フォトリソグラフィ技術およびエッチング技術を用いて、図５に示すように、第二ＳｉＯ２膜１０２を、所望の幅を有するストライプ状にパターニングする。
　次に、ストライプ状の第二ＳｉＯ２膜１０２をエッチングマスクとして用いて、図６に示すように、ｐ型ＩｎＰ放熱層９からｐ型ＩｎＧａＡｓコンタクト層８の表面に達するまでドライエッチングすることで、ストライプ状のｐ型ＩｎＰ放熱層９からなる放熱層部を形成する（放熱層エッチング工程）。
　この際、ｐ型ＩｎＰ放熱層９の放熱層幅Ｄ２は、図７に示すように、光半導体装置２００の表面メサ幅Ｄ１＞放熱層幅Ｄ２となるように設定する。なお、エッチングマスクはＳｉＯ２膜に限らずＳｉＮ膜でも良い。
　続いて、図７に示すように、光半導体装置２００の表面メサ幅Ｄ１＞放熱層幅Ｄ２となるように、レジストマスク１０３を用いて、ストライプ状のリッジ構造５を中心として、ｐ型ＩｎＧａＡｓコンタクト層８からｎ型ＩｎＰ基板１に達するウェットエッチングによるメサによって両側面を形成することによって、埋め込み層６を含むストライプ状のメサ構造１３が形成される（メサ構造形成工程）。ここで、エッチングマスクはレジストに限らず、ＳｉＯ２膜あるいはＳｉＮ膜でも良い。
　なお、ストライプ状のメサ構造１３は、ｐ型ＩｎＧａＡｓコンタクト層８からＦｅドープ半絶縁性ＩｎＰ層６ａ、ｎ型ＩｎＰクラッド層２の各層のいずれかの途中までウェットエッチングを行い、ストライプ状に形成されたメサ構造でも良い。
　続いて、ストライプ状のメサ構造１３と、ｐ型ＩｎＰ放熱層９の表面および両側面にＳｉＯ２からなるメサ保護膜１０を形成する（メサ保護膜形成工程）。ここで、ＳｉＯ２からなるメサ保護膜１０とは、ＳｉＯ２という絶縁膜からなるメサ保護膜１０を意味する。ＳｉＯ２からなるメサ保護膜１０の成膜方法としては、例えば、ＣＶＤ法等が挙げられる。
　ｐ型ＩｎＧａＡｓコンタクト層８の表面で、ｐ型ＩｎＰ放熱層９の両側に成膜されたＳｉＯ２からなるメサ保護膜１０に対して、フォトリソグラフィ技術およびエッチング技術を用いて、メサ保護膜開口部１０ａを設ける。メサ保護膜１０にメサ保護膜開口部１０ａが設けられた結果、メサ保護膜１０は、ｐ型ＩｎＧａＡｓコンタクト層８の表面の両端部を覆う形状を呈する。
　ｐ型ＩｎＰ放熱層９の両側でメサ保護膜開口部１０ａが設けられた部位に、ｐ型ＩｎＧａＡｓコンタクト層８の表面に接するようにｐ側電極１１を形成し（電極形成工程）、ｎ型ＩｎＰ基板１の裏面側にｎ側電極１２を形成する。
　以上の各工程により、実施の形態１による光半導体装置２００が製造される。
　実施の形態１による光半導体装置２００の製造方法として、上述の製造方法を適用することにより、素子抵抗が低減され、かつ、放熱性が向上する結果、高温特性に優れた光半導体装置２００を容易にかつ再現性良く製造することが可能となる。
　図２８は、比較例としての光半導体装置５００の構造を示す断面図である。
　比較例による光半導体装置５００は、ｎ型ＩｎＰ基板１に順次積層されたｎ型ＩｎＰクラッド層２、活性層３、ｐ型ＩｎＰ第一クラッド層４からなるストライプ状のリッジ構造５と、ストライプ状のリッジ構造５の両側面に形成されたＦｅドープ半絶縁性ＩｎＰ層６ａおよびｎ型ＩｎＰブロック層６ｂからなる埋め込み層６と、ストライプ状のリッジ構造５の頂部およびｎ型ＩｎＰブロック層６ｂの表面を覆うように形成されたｐ型ＩｎＰ第二クラッド層７およびｐ型ＩｎＧａＡｓコンタクト層８と、ストライプ状のリッジ構造５を中心としｐ型ＩｎＧａＡｓコンタクト層８からｎ型ＩｎＰ基板１に達するメサによって両側面が形成されたストライプ状のメサ構造１３と、ストライプ状のメサ構造１３の両側面とｐ型ＩｎＧａＡｓコンタクト層８の表面の両端部を覆うように形成されたＳｉＯ２からなるメサ保護膜１０と、ｐ型ＩｎＧａＡｓコンタクト層８の表面のほぼ全面を覆うように設けられたｐ側電極１１と、ｎ型ＩｎＰ基板１の裏面側に設けられたｎ側電極１２と、で構成される。
　実施の形態１による光半導体装置２００の動作を以下に説明する。
　光半導体装置２００のｐ側電極１１とｎ側電極１２の間に順方向バイアスを印加することにより、電流がｐ型ＩｎＧａＡｓコンタクト層８から注入される。注入された電流は、埋め込み層６、すなわち、Ｆｅドープ半絶縁性ＩｎＰ層６ａおよびｎ型ＩｎＰブロック層６ｂによって、ストライプ状のリッジ構造５の領域に電流狭窄される。活性層３に注入された電流により、活性層３において活性層３を構成する半導体層のバンドギャップエネルギーに対応した波長のレーザ光が発生し、光半導体装置２００の外部に出射される。
　次に、実施の形態１による光半導体装置２００における特徴的な構成であるｐ型ＩｎＰ放熱層９の機能について、以下に説明する。
　一般に、光半導体装置（半導体レーザ）では、活性層が主な熱発生源となる。活性層で発生した熱は、周囲の半導体層に熱伝導して活性層外へと広がっていく。
　比較例による光半導体装置５００では、活性層３で発生した熱のうち、積層方向に熱伝導する熱は、活性層３からｐ型ＩｎＰ第二クラッド層７、ｐ型ＩｎＧａＡｓコンタクト層８を経てｐ側電極１１へと熱伝導し、光半導体装置５００の外部へと放熱される。
　光半導体装置の放熱性の向上を図るには、ｐ型ＩｎＰ第二クラッド層７の結晶体積を増大する、すなわち、厚膜化が有効である。例えば、比較例による光半導体装置５００では、活性層３で発生した熱を放熱するために、ｐ型ＩｎＰ第二クラッド層７を必要な放熱効果が得られる程度に厚膜化する必要があった。しかしながら、ｐ型ＩｎＰ第二クラッド層７の厚膜化は、素子抵抗の増大をもたらすという問題があった。
　光半導体装置（半導体レーザ）において、もう一つの課題は、素子抵抗を小さくすることである。素子抵抗を低減する方法としては、上述したように、ｐ型ＩｎＧａＡｓコンタクト層とｐ側電極の接触面積を大きくして電極部分の接触抵抗を低減させる方法、あるいは、素子抵抗において支配的な要因であるバルク結晶の結晶抵抗を低減させるため、ｐ型ＩｎＰクラッド層を薄膜化する方法がある。
　したがって、放熱性の向上と素子抵抗の低減は、ｐ型ＩｎＰ第二クラッド層７の層厚の設定に関して、トレードオフの関係にあった。
　実施の形態１による光半導体装置２００では、以上の課題を解決するため、ｐ型ＩｎＰ放熱層９が新たに設けられている。
　ｐ型ＩｎＧａＡｓコンタクト層８の表面に設けられたｐ型ＩｎＰ放熱層９は、活性層３からｐ型ＩｎＰ第二クラッド層７、ｐ型ＩｎＧａＡｓコンタクト層８を経て熱伝導された熱を、効率良く光半導体装置２００の外部に放熱するように機能する。すなわち、ｐ型ＩｎＰ放熱層９はヒートシンク的な役割を果たす。ｐ型ＩｎＰ放熱層９は、積層方向において、ｐ型ＩｎＧａＡｓコンタクト層８よりも高く位置するため、光半導体装置２００の外部への放熱が、ｐ型ＩｎＰ放熱層９が設けられていない比較例による光半導体装置５００に比べて、より一層効率的に実現できるからである。
　したがって、実施の形態１による光半導体装置２００では、ｐ型ＩｎＰ放熱層９によって効率的に放熱できるので、ｐ型ＩｎＰ第二クラッド層７をクラッド層本来の機能が発揮される以上に厚膜化する必要も無くなるため、放熱性の向上と同時に素子抵抗の低減も実現できる。
　以上、実施の形態１による光半導体装置２００では、ｐ型ＩｎＧａＡｓコンタクト層８の表面にｐ型ＩｎＰ放熱層９を設けたので、比較例による光半導体装置５００と比べてｐ型ＩｎＰ第二クラッド層７を薄膜化できるので素子抵抗の低減が可能となり、かつ、ｐ型ＩｎＰ放熱層９により放熱性を向上させているため、高温特性にも優れる効果を奏する。
実施の形態２．
　図８は、実施の形態２による光半導体装置２１０の構成を示す断面図である。
　実施の形態２による光半導体装置２１０は、ｎ型ＩｎＰ基板１に順次積層されたｎ型ＩｎＰクラッド層２、活性層３、ｐ型ＩｎＰ第一クラッド層４からなるストライプ状のリッジ構造５と、ストライプ状のリッジ構造５の両側面に形成されたＦｅドープ半絶縁性ＩｎＰ層６ａおよびｎ型ＩｎＰブロック層６ｂからなる埋め込み層６と、ストライプ状のリッジ構造５の頂部およびｎ型ＩｎＰブロック層６ｂの表面を覆うように形成されたｐ型ＩｎＰ第二クラッド層７およびｐ型ＩｎＧａＡｓコンタクト層８と、ストライプ状のリッジ構造５を中心としｐ型ＩｎＧａＡｓコンタクト層８からｎ型ＩｎＰ基板１に達するメサによって両側面が形成されたストライプ状のメサ構造１３と、ストライプ状のメサ構造１３の両側面とｐ型ＩｎＰ放熱層９とｐ型ＩｎＧａＡｓコンタクト層８の表面の両端部を覆うように形成されたＳｉＯ２からなるメサ保護膜１０と、ｐ型ＩｎＧａＡｓコンタクト層８に設けられたコンタクト層開口部８ａを介してｐ型ＩｎＰ第二クラッド層７に接するｐ型ＩｎＰ放熱層９と、ｐ型ＩｎＧａＡｓコンタクト層８の表面でｐ型ＩｎＰ放熱層９の両側に設けられたｐ側電極１１と、ｎ型ＩｎＰ基板１の裏面側に設けられたｎ側電極１２と、で構成される。
　実施の形態２による光半導体装置２１０は、ｐ型ＩｎＰ放熱層９がｐ型ＩｎＧａＡｓコンタクト層８に設けられたコンタクト層開口部８ａを介してｐ型ＩｎＰ第二クラッド層７に接している点で、実施の形態１による光半導体装置２００における、ｐ型ＩｎＰ放熱層９がｐ型ＩｎＧａＡｓコンタクト層８の表面に形成されている構成とは相違する。
　実施の形態２による光半導体装置２１０の製造方法を以下に説明する。
　ｎ型ＩｎＰ基板１の表面に、ストライプ状のリッジ構造５を形成し、ＭＯＣＶＤによって、Ｆｅドープ半絶縁性ＩｎＰ層６ａとｎ型ＩｎＰブロック層６ｂからなる埋め込み層６で、ストライプ状のリッジ構造５の両側面を覆うように埋め込むまでは、図２から図４に示す実施の形態１による光半導体装置２００の製造方法と同様である。
　埋め込み層６の結晶成長後、第一ＳｉＯ２膜１０１をエッチング除去し、ｎ型ＩｎＰブロック層６ｂの表面とストライプ状のリッジ構造５の頂部に、ｐ型ＩｎＰ第二クラッド層７およびｐ型ＩｎＧａＡｓコンタクト層８を、ＭＯＣＶＤにより順次積層する（第三結晶成長工程）。
　上記各層の結晶成長後、ｐ型ＩｎＧａＡｓコンタクト層８の表面に第三ＳｉＯ２膜１０４を成膜する。第三ＳｉＯ２膜１０４の成膜方法としては、例えば、ＣＶＤ法等が挙げられる。
　第三ＳｉＯ２膜１０４の成膜後、図９に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、第三ＳｉＯ２膜１０４を、所望のエッチング幅Ｄ３を有するストライプ状の第三ＳｉＯ２膜開口部１０４ａが設けられるようにパターニングする。
　次に、図１０に示すように、第三ＳｉＯ２膜１０４をエッチングマスクとして用いて、第三ＳｉＯ２膜開口部１０４ａに露出したｐ型ＩｎＧａＡｓコンタクト層８を、ｐ型ＩｎＰ第二クラッド層７の表面に達するまでドライエッチングして除去することにより、コンタクト層開口部８ａを設ける（コンタクト層エッチング工程）。
　コンタクト層エッチング工程では、コンタクト層開口部８ａの開口幅であるエッチング幅Ｄ３は、光半導体装置２１０の表面メサ幅Ｄ１＞エッチング幅Ｄ３となるように設定する。ここで、エッチングマスクはＳｉＯ２膜に限らずＳｉＮ膜でも良い。
　第三ＳｉＯ２膜１０４をエッチング除去し、図１１に示すように、ＭＯＣＶＤによってｐ型ＩｎＰ放熱層９を積層する（第四結晶成長工程）。ここで、放熱層９はｐ型ＩｎＰである必要はなく、ＩｎＰ以外の材料でも構わない。
　ｐ型ＩｎＰ放熱層９の結晶成長後、ｐ型ＩｎＰ放熱層９の表面に第二ＳｉＯ２膜１０２を成膜する。第二ＳｉＯ２膜１０２の成膜方法としては、例えば、ＣＶＤ法等が挙げられる。第二ＳｉＯ２膜１０２の成膜後、フォトリソグラフィ技術およびエッチング技術を用いて、図１２に示すように、第二ＳｉＯ２膜１０２を所望の幅を有するストライプ状にパターニングする。
　次に、ストライプ状の第二ＳｉＯ２膜１０２をエッチングマスクとして用い、図１３に示すように、ｐ型ＩｎＰ放熱層９からｐ型ＩｎＧａＡｓコンタクト層８の表面に達するまでドライエッチングすることで、ストライプ状を呈するｐ型ＩｎＰ放熱層９からなる放熱層部を形成する（放熱層エッチング工程）。ｐ型ＩｎＰ放熱層９は、底部がｐ型ＩｎＰ第二クラッド層７に接するストライプ状の形状を呈する。
　放熱層エッチング工程では、図８に示すように、ｐ型ＩｎＰ放熱層９の放熱層幅Ｄ２は光半導体装置２１０の表面メサ幅Ｄ１＞放熱層幅Ｄ２となるように設定する。また、エッチング幅Ｄ３との関係に関して、放熱層幅Ｄ２≧エッチング幅Ｄ３となるように設定するが、なるべく、放熱層幅Ｄ２＝エッチング幅Ｄ３であることが望ましい。なお、エッチングマスクはＳｉＯ２膜に限らずＳｉＮ膜でも良い。
　以降の製造方法は、実施の形態１による光半導体装置２００の製造方法と同様である。
　以上の各工程により実施の形態２による光半導体装置２１０が製造される。
　実施の形態２による光半導体装置２１０の製造方法として、上述の製造方法を適用することにより、素子抵抗が低減され、かつ、放熱性が向上する結果、高温特性に優れた光半導体装置２１０を容易にかつ再現性良く製造することが可能となる。
　実施の形態２による光半導体装置２１０では、ｐ型ＩｎＰ放熱層９の底部が、実施の形態１による光半導体装置２００のようなｐ型ＩｎＧａＡｓコンタクト層８の表面ではなく、ｐ型ＩｎＰ第二クラッド層７に接しているので、活性層３の積層方向の直上、すなわち、ストライプ状のメサ構造１３の頂部側に、ｐ型ＩｎＧａＡｓコンタクト層８が無いため、ｐ型ＩｎＧａＡｓコンタクト層８によるレーザ光の吸収が著しく低減される。
　これは、ｐ型ＩｎＧａＡｓコンタクト層８のバンドギャップエネルギーは活性層３のバンドギャップエネルギーより小さいので、ｐ型ＩｎＧａＡｓコンタクト層８は活性層３で発するレーザ光を吸収する作用があるため、活性層３とｐ型ＩｎＧａＡｓコンタクト層８が近接すると、活性層３で発するレーザ光のうち、積層方向において、遠視野像（Ｆａｒ　Ｆｉｅｌｄ　Ｐａｔｔｅｒｎ：ＦＦＰ）に乱れが発生するおそれがあるからである。
　かかる構成のため、実施の形態２による光半導体装置２１０では、実施の形態１による光半導体装置２００の効果を奏し、さらに、ｎ型ＩｎＰ基板１の表面に対して垂直方向のＦＦＰの乱れを抑制でき、かつ、高出力化することが可能となる。
　以上、実施の形態２による光半導体装置２１０では、実施の形態１による光半導体装置２００の効果、すなわち、放熱性の向上および素子抵抗の低減という効果を奏しつつ、ｐ型ＩｎＰ放熱層９の底部がｐ型ＩｎＰ第二クラッド層７に接し、活性層３の積層方向の直上にｐ型ＩｎＧａＡｓコンタクト層８が無い構成であるため、ＦＦＰの乱れを抑制でき、かつ、高出力化することが可能であるという効果をさらに奏する。
実施の形態３．
　図１４は、実施の形態３による光半導体装置２２０の構成を示す断面図である。
　実施の形態３による光半導体装置２２０は、ｎ型ＩｎＰ基板１に順次積層されたｎ型ＩｎＰクラッド層２、活性層３およびｐ型ＩｎＰ第一クラッド層４からなるストライプ状のリッジ構造５と、ストライプ状のリッジ構造５の両側面に形成されたＦｅドープ半絶縁性ＩｎＰ層６ａおよびｎ型ＩｎＰブロック層６ｂからなる埋め込み層６と、ストライプ状のリッジ構造５の頂部およびｎ型ＩｎＰブロック層６ｂの表面を覆うように形成されたｐ型ＩｎＰ第二クラッド層７およびｐ型ＩｎＧａＡｓコンタクト層８と、ストライプ状のリッジ構造５を中心としｐ型ＩｎＧａＡｓコンタクト層８からｎ型ＩｎＰ基板１に達するメサによって両側面が形成されたストライプ状のメサ構造１３と、ストライプ状のメサ構造１３の両側面とｐ型ＩｎＧａＡｓコンタクト層８の表面の両端部を覆うように形成されたＳｉＯ２からなるメサ保護膜１０と、ｐ型ＩｎＧａＡｓコンタクト層８の表面に形成されたアンドープＩｎＰ高抵抗層１４と、ｐ型ＩｎＧａＡｓコンタクト層８およびアンドープＩｎＰ高抵抗層１４を覆うように設けられたｐ側電極１１と、ｎ型ＩｎＰ基板１の裏面側に設けられたｎ側電極１２と、で構成される。
　実施の形態３による光半導体装置２２０の製造方法を以下に説明する。
　ｎ型ＩｎＰ基板１の表面に、ストライプ状のリッジ構造５を形成し、Ｆｅドープ半絶縁性ＩｎＰ層６ａとｎ型ＩｎＰブロック層６ｂからなる埋め込み層６で、ストライプ状のリッジ構造５の両側面を覆うようにＭＯＣＶＤによって埋め込むまでは、図２から図４に示す実施の形態１による光半導体装置２００の製造方法と同様である。
　埋め込み層６の結晶成長後、第一ＳｉＯ２膜１０１を除去し、図１５に示すように、ＭＯＣＶＤによって、ｎ型ＩｎＰブロック層６ｂの表面とストライプ状のリッジ構造５の頂部、すなわち、ｐ型ＩｎＰ第一クラッド層４の表面を覆うように、ｐ型ＩｎＰ第二クラッド層７、ｐ型ＩｎＧａＡｓコンタクト層８およびアンドープＩｎＰ高抵抗層１４を順次積層する（第三結晶成長工程）。
　アンドープＩｎＰ高抵抗層１４の構成材料であるアンドープＩｎＰは、光半導体装置２２０を構成するｎ型ＩｎＰクラッド層２、活性層３、ｐ型ＩｎＰ第一クラッド層４、ｐ型ＩｎＰ第二クラッド層７およびｐ型ＩｎＧａＡｓコンタクト層８の各層を構成する材料よりも高抵抗、すなわち、高い抵抗率を有する。ここで、アンドープＩｎＰで構成される半導体層を高抵抗層と称する。
　アンドープＩｎＰ高抵抗層１４は、実施の形態１による光半導体装置２００を構成するｐ型ＩｎＰ放熱層９と同様に、活性層３で生じた熱を外部に放熱する放熱層として機能する。言い換えれば、放熱層が高抵抗のアンドープＩｎＰ材料で構成されていると言える。なお、アンドープＩｎＰ高抵抗層１４は必ずしもアンドープＩｎＰである必要はなく、ｎ型（第二導電型）あるいは半絶縁性の材料でも、高抵抗であればよい。また、高抵抗であればＩｎＰ以外の材料でも構わない。
　次に、第二ＳｉＯ２膜１０２をマスクとして用いて、図１６に示すように、アンドープＩｎＰ高抵抗層１４からｐ型ＩｎＧａＡｓコンタクト層８の表面に達するまでドライエッチングすることで、ストライプ状を呈するアンドープＩｎＰ高抵抗層１４からなる高抵抗層部を形成する（放熱層エッチング工程）。
　放熱層エッチング工程では、アンドープＩｎＰ高抵抗層１４の幅、すなわち、高抵抗層幅Ｄ４は、図１７に示すように、光半導体装置２２０の表面メサ幅Ｄ１＞高抵抗層幅Ｄ４となるように設定する。なお、エッチングマスクはＳｉＯ２膜に限らずＳｉＮ膜でも良い。
　続いて、図１７に示すように、光半導体装置２２０の表面メサ幅Ｄ１＞高抵抗層幅Ｄ４となるように、レジストマスク１０３を用いて、ストライプ状のリッジ構造５を中心として、ｐ型ＩｎＧａＡｓコンタクト層８からｎ型ＩｎＰ基板１に達するウェットエッチングによるメサによって両側面を形成することによって、埋め込み層６を含むストライプ状のメサ構造１３が形成される（メサ構造形成工程）。なお、エッチングマスクはレジストマスクに限らずＳｉＮ膜でも良い。また、エッチングは、ウェットエッチングに限らずドライエッチングを用いても良い。
　なお、ストライプ状のメサ構造１３は、ｐ型ＩｎＧａＡｓコンタクト層８からＦｅドープ半絶縁性ＩｎＰ層６ａ、ｎ型ＩｎＰクラッド層２の各層のいずれかの途中までウェットエッチングを行い、ストライプ状に形成されたメサ構造でも良い。
　続いて、ストライプ状のメサ構造１３と、ｐ型ＩｎＰ放熱層９の表面および両側面にＳｉＯ２からなるメサ保護膜１０を形成する（メサ保護膜形成工程）。ＳｉＯ２からなるメサ保護膜１０の成膜方法としては、例えば、ＣＶＤ法等が挙げられる。
　ｐ型ＩｎＧａＡｓコンタクト層８の表面で、ｐ型ＩｎＰ放熱層９の両側に成膜されたＳｉＯ２からなるメサ保護膜１０に対して、フォトリソグラフィ技術およびエッチング技術を用いて、メサ保護膜開口部１０ａを設ける。メサ保護膜１０にメサ保護膜開口部１０ａが設けられた結果、メサ保護膜１０は、ｐ型ＩｎＧａＡｓコンタクト層８の表面の両端部を覆う形状を呈する。
　ストライプ状のメサ構造１３の形成後、ｐ型ＩｎＧａＡｓコンタクト層８およびアンドープＩｎＰ高抵抗層１４の表面を覆うようにｐ側電極１１を設け（電極形成工程）、ｎ型ＩｎＰ基板１の裏面側にｎ側電極１２を設ける。
　以上の各工程により、実施の形態３による光半導体装置２２０が製造される。
　実施の形態３による光半導体装置２２０の製造方法として、上述の製造方法を適用することにより、素子抵抗が低減され、かつ、放熱性が向上する結果、高温特性に優れた光半導体装置２２０を容易にかつ再現性良く製造することが可能となる。
　次に、実施の形態３による光半導体装置２２０における特徴的な構成であるアンドープＩｎＰ高抵抗層１４の機能について、以下に説明する。
　アンドープＩｎＰ高抵抗層１４は、活性層３からｐ型ＩｎＰ第二クラッド層７、ｐ型ＩｎＧａＡｓコンタクト層８を経て熱伝導された熱を、効率良く光半導体装置２２０の外部に放熱するように機能する。すなわち、アンドープＩｎＰ高抵抗層１４はヒートシンクの役割を果たす。
　アンドープＩｎＰ高抵抗層１４は、積層方向において、ｐ型ＩｎＧａＡｓコンタクト層８よりも高く位置するため、光半導体装置２２０の外部への放熱が、アンドープＩｎＰ高抵抗層１４が設けられていない比較例による光半導体装置５００に比べて、より一層効率的に実現できるからである。
　すなわち、実施の形態３による光半導体装置２２０では、アンドープＩｎＰ高抵抗層１４によって効率的に放熱できるため、ｐ型ＩｎＰ第二クラッド層７をクラッド層本来の機能が発揮できる以上に厚膜化する必要も無くなるため、放熱性の向上と同時に素子抵抗の低減も実現できる。
　実施の形態３による光半導体装置２２０では、図１４に示すように、ｐ側電極１１はｐ型ＩｎＧａＡｓコンタクト層８のみならず、アンドープＩｎＰ高抵抗層１４も側面部を含めた表面全体を覆うように設けられている。ｐ側電極１１は半導体層に比べて熱伝導性が高いので、アンドープＩｎＰ高抵抗層１４の表面に設けられたｐ側電極１１もアンドープＩｎＰ高抵抗層１４からの放熱に寄与する。したがって、光半導体装置２２０の放熱性がより一層向上する効果をもたらす。
　以上、実施の形態３による光半導体装置２２０では、ｐ型ＩｎＧａＡｓコンタクト層８の表面にアンドープＩｎＰ高抵抗層１４を設けたので、比較例による光半導体装置５００と比べてｐ型ＩｎＰ第二クラッド層７を薄膜化できるので、素子抵抗の低減が可能となり、かつ、アンドープＩｎＰ高抵抗層１４により放熱性を向上させているため、高温特性にも優れる効果を奏する。
　さらに、アンドープＩｎＰ高抵抗層１４の表面全体にｐ側電極１１を設けているので、さらなる放熱性の向上が可能となるため、高温特性が一層向上するという効果を奏する。
実施の形態４．
　図１８は、実施の形態４による光半導体装置２３０の構成を示す断面図である。
　実施の形態４による光半導体装置２３０は、ｎ型ＩｎＰ基板１に順次積層されたｎ型ＩｎＰクラッド層２、活性層３、ｐ型ＩｎＰ第一クラッド層４からなるストライプ状のリッジ構造５と、ストライプ状のリッジ構造５の両側面に形成されたＦｅドープ半絶縁性ＩｎＰ層６ａおよびｎ型ＩｎＰブロック層６ｂからなる埋め込み層６と、ストライプ状のリッジ構造５の頂部およびｎ型ＩｎＰブロック層６ｂの表面を覆うように形成されたｐ型ＩｎＰ第二クラッド層７およびｐ型ＩｎＧａＡｓコンタクト層８と、ストライプ状のリッジ構造５を中心としｐ型ＩｎＧａＡｓコンタクト層８からｎ型ＩｎＰ基板１に達するメサによって両側面が形成されたストライプ状のメサ構造１３と、ストライプ状のメサ構造１３の両側面とｐ型ＩｎＧａＡｓコンタクト層８の表面の両端部を覆うように形成されたＳｉＯ２からなるメサ保護膜１０と、ｐ型ＩｎＧａＡｓコンタクト層８に設けられたコンタクト層開口部８ａを介してｐ型ＩｎＰ第二クラッド層７に接するアンドープＩｎＰ高抵抗層１４と、ｐ型ＩｎＧａＡｓコンタクト層８およびアンドープＩｎＰ高抵抗層１４を覆うように設けられたｐ側電極１１と、ｎ型ＩｎＰ基板１の裏面側に設けられたｎ側電極１２と、で構成される。
　実施の形態４による光半導体装置２３０の製造方法を以下に説明する。
　ｎ型ＩｎＰ基板１の表面に、ストライプ状のリッジ構造５を形成し、Ｆｅドープ半絶縁性ＩｎＰ層６ａとｎ型ＩｎＰブロック層６ｂからなる埋め込み層６で、ストライプ状のリッジ構造５の両側面を覆うようにＭＯＣＶＤによって埋め込むまでは、図２から図４に示す実施の形態１による光半導体装置２００の製造方法と同様である。
　埋め込み層６の結晶成長後、ｐ型ＩｎＰ第二クラッド層７およびｐ型ＩｎＧａＡｓコンタクト層８をＭＯＣＶＤによって順次積層し（第三結晶成長工程）、ストライプ状の第三ＳｉＯ２膜１０４をエッチングマスクとして用い、ｐ型ＩｎＧａＡｓコンタクト層８を、ｐ型ＩｎＰ第二クラッド層７の表面に達するまでドライエッチングして除去する（コンタクト層エッチング工程）までは、図９および図１０に示す実施の形態２による光半導体装置２１０の製造方法と同様である。
　ストライプ状の第三ＳｉＯ２膜１０４を除去した後、図１９に示すように、アンドープＩｎＰ高抵抗層１４をＭＯＣＶＤにより積層する（第四結晶成長工程）。ここで、高抵抗層１４はアンドープＩｎＰである必要はなく、ｎ型あるいは半絶縁性の材料でも良く、また、ＩｎＰ以外の材料でも構わない。
　アンドープＩｎＰ高抵抗層１４の結晶成長後、アンドープＩｎＰ高抵抗層１４の表面に、第二ＳｉＯ２膜１０２を成膜する。第二ＳｉＯ２膜１０２の成膜方法としては、例えば、ＣＶＤ法等が挙げられる。第二ＳｉＯ２膜１０２の成膜後、フォトリソグラフィ技術およびエッチング技術を用いて、図２０に示すように、第二ＳｉＯ２膜１０２を所望の幅を有するストライプ状にパターニングする。
　次に、ストライプ状の第二ＳｉＯ２膜１０２をエッチングマスクとして用いて、図２１に示すように、アンドープＩｎＰ高抵抗層１４からｐ型ＩｎＧａＡｓコンタクト層８の表面に達するまでドライエッチングすることで、ストライプ状を呈するアンドープＩｎＰ高抵抗層１４からなる高抵抗層部を形成する（放熱層エッチング工程）。
　放熱層エッチング工程では、アンドープＩｎＰ高抵抗層１４の幅、すなわち高抵抗層幅Ｄ４は、図１８に示すように、光半導体装置２３０の表面メサ幅Ｄ１＞高抵抗層幅Ｄ４となるように設定する。また、エッチング幅Ｄ３との関係に関して、高抵抗層幅Ｄ４≧エッチング幅Ｄ３となるように設定するが、なるべく、高抵抗層幅Ｄ４＝エッチング幅Ｄ３であることが望ましい。なお、エッチングマスクはＳｉＯ２膜に限らずＳｉＮ膜でも良い。
　以降の製造方法は、実施の形態３による光半導体装置２２０の製造方法と同様である。
　以上の各工程により、実施の形態４による光半導体装置２３０が製造される。
　実施の形態４による光半導体装置２３０の製造方法として、上述の製造方法を適用することにより、素子抵抗が低減され、かつ、放熱性が向上する結果、高温特性に優れた光半導体装置２３０を容易にかつ再現性良く製造することが可能となる。
　実施の形態４による光半導体装置２３０は、実施の形態３による光半導体装置２２０と同様の効果を奏し、さらに、アンドープＩｎＰ高抵抗層１４の底部が、実施の形態３による光半導体装置２２０のようなｐ型ＩｎＧａＡｓコンタクト層８の表面ではなく、ｐ型ＩｎＰ第二クラッド層７に接しているので、活性層３の積層方向の直上、つまり、ストライプ状のメサ構造１３の頂部側にｐ型ＩｎＧａＡｓコンタクト層８が無いため、ｐ型ＩｎＧａＡｓコンタクト層８によるレーザ光の吸収が著しく低減する。
　したがって、実施の形態４による光半導体装置２３０では、ｎ型ＩｎＰ基板１の表面に対して垂直方向のＦＦＰの乱れを抑制でき、かつ、高出力化することが可能となる。
　以上、実施の形態４による光半導体装置２３０では、実施の形態３による光半導体装置２２０の効果、すなわち、放熱性の向上および素子抵抗の低減という効果を奏しつつ、アンドープＩｎＰ高抵抗層１４の底部がｐ型ＩｎＰ第二クラッド層７に接し、活性層３の積層方向の直上にｐ型ＩｎＧａＡｓコンタクト層８が無い構成であるため、ＦＦＰの乱れを抑制でき、かつ、高出力化することが可能であるという効果をさらに奏する。
実施の形態５．
　図２２は、実施の形態５による光半導体装置２４０の構成を示す断面図である。
　実施の形態５による光半導体装置２４０は、ｎ型ＩｎＰ基板１に順次積層されたｎ型ＩｎＰクラッド層２、活性層３、ｐ型ＩｎＰ第一クラッド層４からなるストライプ状のリッジ構造５と、ストライプ状のリッジ構造５の両側面に形成されたＦｅドープ半絶縁性ＩｎＰ層６ａおよびｎ型ＩｎＰブロック層６ｂからなる埋め込み層６と、ストライプ状のリッジ構造５の頂部およびｎ型ＩｎＰブロック層６ｂの表面を覆うように形成されたｐ型ＩｎＰ第二クラッド層７およびｐ型ＩｎＧａＡｓコンタクト層８と、ｐ型ＩｎＧａＡｓコンタクト層８からｎ型ＩｎＰ基板１に達するメサによって両側面が形成されたストライプ状のメサ構造１３と、ストライプ状のメサ構造の両側面に設けられ、一端が両側面に露出したｎ型ＩｎＰ基板１に達し、他端が両側面に露出した埋め込み層６を覆うＳｉＯ２膜からなる部分メサ保護膜と、ｐ型ＩｎＧａＡｓコンタクト層８の表面に設けられ、かつ、ストライプ状のメサ構造１３の両側面に露出したｐ型ＩｎＧａＡｓコンタクト層８の両側面および同様に露出したｐ型ＩｎＰ第二クラッド層７の両側面の一部を覆うように設けられたｐ側電極１１と、ｎ型ＩｎＰ基板１の裏面側に設けられたｎ側電極１２と、で構成される。
　実施の形態５による光半導体装置２４０の製造方法を以下に説明する。
　ｎ型ＩｎＰ基板１の表面に、ストライプ状のリッジ構造５を形成し、ＭＯＣＶＤによって、Ｆｅドープ半絶縁性ＩｎＰ層６ａとｎ型ＩｎＰブロック層６ｂからなる埋め込み層６で、ストライプ状のリッジ構造５の両側面を覆うように埋め込み、さらに、ｐ型ＩｎＰ第二クラッド層７およびｐ型ＩｎＧａＡｓコンタクト層８をＭＯＣＶＤにより順次積層する工程までは、実施の形態２による光半導体装置２１０の製造方法と同様である。
　続いて、図２３に示すように、レジストマスク１０５を用いて、ストライプ状のリッジ構造５を中心として、ｐ型ＩｎＧａＡｓコンタクト層８からｎ型ＩｎＰ基板１に達するウェットエッチングによるメサによって両側面を形成することによって、埋め込み層６を含むストライプ状のメサ構造１３が形成される（メサ構造形成工程）。ここで、エッチングマスクはレジストマスク１０５に限らず、ＳｉＯ２膜あるいはＳｉＮ膜でも良い。
　なお、ストライプ状のメサ構造１３は、ｐ型ＩｎＧａＡｓコンタクト層８からＦｅドープ半絶縁性ＩｎＰ層６ａ、ｎ型ＩｎＰクラッド層２のいずれかの途中までウェットエッチングを行い、ストライプ状に形成されたものでも良い。
　次に、図２４に示すように、ストライプ状のメサ構造１３の両側面を含む表面全体にＳｉＯ２からなる部分メサ保護膜１０ｂを成膜し、ｐ型ＩｎＧａＡｓコンタクト層８とｐ型ＩｎＰ第二クラッド層７の一部が開口するように、レジストマスク１０６を形成する。このレジストマスク１０６をエッチングマスクとして、ＳｉＯ２からなる部分メサ保護膜１０ｂをエッチング加工する（部分メサ保護膜形成工程）。なお、ＳｉＯ２からなる部分メサ保護膜１０ｂは、ストライプ状のメサ構造１３の両側面に露出したｎ型ＩｎＰブロック層６ｂを覆う必要がある。
　ＳｉＯ２からなる部分メサ保護膜１０ｂの加工後、ｐ型ＩｎＧａＡｓコンタクト層８の表面にｐ側電極１１を形成し、ｎ型ＩｎＰ基板１の裏面側にｎ側電極１２を形成する。
　上述のｐ側電極１１の形成において、ストライプ状のメサ構造１３の両側面では、ｐ側電極１１の両端部は、両側面に露出したｐ型ＩｎＧａＡｓコンタクト層８と、ｐ型ＩｎＰ第二クラッド層７の少なくとも一部を覆っていても良いし、あるいは、両側面に露出したｐ型ＩｎＧａＡｓコンタクト層８およびｐ型ＩｎＰ第二クラッド層７と、ＳｉＯ２からなる部分メサ保護膜１０ｂの少なくとも一部を覆っていても良い。
　以上の各工程により、実施の形態５による光半導体装置２４０が製造される。
　実施の形態５による光半導体装置２４０の製造方法として、上述の製造方法を適用することにより、素子抵抗が低減され、かつ、放熱性が向上する結果、高温特性に優れた光半導体装置２４０を容易にかつ再現性良く製造することが可能となる。
　比較例による光半導体装置５００では、ｐ側電極１１がｐ型ＩｎＧａＡｓコンタクト層８に接触する部分は、ストライプ状のメサ構造１３の頂部のみである。
　一方、実施の形態５による光半導体装置２４０では、ＳｉＯ２部分メサ保護膜１０ｂの開口部をストライプ状のメサ構造１３の両側面に露出したｐ型ＩｎＰ第二クラッド層７まで拡幅しているので、ｐ側電極１１の両端部が、両側面に露出した部位を含むｐ型ＩｎＧａＡｓコンタクト層８の全体および両側面に露出したｐ型ＩｎＰ第二クラッド層７の一部と接触するため、光半導体装置２４０の放熱性が一層向上する。
　以上、実施の形態５による光半導体装置２４０では、比較例による光半導体装置５００に比べてｐ側電極１１と各半導体層の接触面積が増加するため、両者の接触抵抗が低減し、ひいては光半導体装置２４０の素子抵抗が低減する効果を奏する。また、放熱性の向上により、光半導体装置２４０の高温特性が向上する効果を奏する。
実施の形態６．
　図２５は、実施の形態６による光半導体装置２５０の構成を示す断面図である。
　実施の形態６による光半導体装置２５０は、ｎ型ＩｎＰ基板１に順次積層されたｎ型ＩｎＰクラッド層２、活性層３、ｐ型ＩｎＰ第一クラッド層４からなるストライプ状のリッジ構造５と、ストライプ状のリッジ構造５の両側面に形成されたＦｅドープ半絶縁性ＩｎＰ層６ａおよびｎ型ＩｎＰブロック層６ｂからなる埋め込み層６と、ストライプ状のリッジ構造５の頂部およびｎ型ＩｎＰブロック層６ｂの表面を覆うように形成され、上端部が逆メサ形状、すなわち、積層方向において幅が広がる形状を呈するｐ型ＩｎＰ第二クラッド層７と、ｐ型ＩｎＰ第二クラッド層７の頂部に形成されたｐ型ＩｎＧａＡｓコンタクト層８と、ｐ型ＩｎＧａＡｓコンタクト層８からｎ型ＩｎＰ基板１に達するメサによって形成されたストライプ状のメサ構造１３と、ストライプ状のメサ構造１３の両側面に設けられ、一端が両側面に露出したｎ型ＩｎＰ基板１に達し、他端が両側面に露出した埋め込み層６を覆うＳｉＯ２膜からなる部分メサ保護膜１０ｂと、ｐ型ＩｎＧａＡｓコンタクト層８の表面に設けられ、かつ、ｐ型ＩｎＧａＡｓコンタクト層８の両側面と、ｐ型ＩｎＰ第二クラッド層７の両側面の一部を覆うように設けられたｐ側電極１１と、ｎ型ＩｎＰ基板１の裏面側に設けられたｎ側電極１２と、で構成される。
　実施の形態６による光半導体装置２５０の製造方法を以下に説明する。
　ｎ型ＩｎＰ基板１の表面に、ストライプ状のリッジ構造５を形成し、ＭＯＣＶＤによって、Ｆｅドープ半絶縁性ＩｎＰ層６ａとｎ型ＩｎＰブロック層６ｂからなる埋め込み層６で、ストライプ状のリッジ構造５の両側面を覆うように埋め込み、さらに、ｐ型ＩｎＰ第二クラッド層７、ｐ型ＩｎＧａＡｓコンタクト層８をＭＯＣＶＤにより順次積層し、ストライプ状のメサ構造１３を形成するまでは、実施の形態５による光半導体装置２４０の製造方法と同様である。
　ストライプ状のメサ構造１３の形成後、レジストマスク１０５は除去せずそのままの状態で、再度ウェットエッチングを実施する。エッチャントには、例えば臭化水素、硝酸および過酸化水素の混合液を用いる。このウェットエッチングにより、ｐ型ＩｎＰ第二クラッド層７の上端部から、逆メサ方向のエッチングが進行する。この際、エッチングがｎ型ＩｎＰクラッド層２に達しないようにする。なお、ｐ型ＩｎＰ第二クラッド層７の上端部とは、ｐ型ＩｎＰ第二クラッド層７の層厚方向の上下二面のうち、ｐ型ＩｎＧａＡｓコンタクト層８に接する上面側を意味する。
　すなわち、ｐ型ＩｎＰ第二クラッド層７の上端部の少なくとも一部が、ストライプ方向に垂直な断面において、積層方向に対して幅が広がる形状にエッチング加工される。
　なお、エッチャントは、逆メサ方向のエッチングが行えるならば、上記以外の他の薬液を用いても構わない。
　以降の製造方法は、実施の形態５による光半導体装置２４０の製造方法と同様である。
　以上の各工程により実施の形態６による光半導体装置２５０が製造される。
　実施の形態６による光半導体装置２５０の製造方法として、上述の製造方法を適用することにより、素子抵抗が低減され、かつ、放熱性が向上する結果、高温特性に優れた光半導体装置２５０を容易にかつ再現性良く製造することが可能となる。
　実施の形態６による光半導体装置２５０では、活性層３で発生した熱が、ｐ型ＩｎＰ第二クラッド層７を経てｐ型ＩｎＧａＡｓコンタクト層８へと熱伝導する際に、ｐ型ＩｎＧａＡｓコンタクト層８の表面からｐ側電極１１への熱伝導に加えて、ｐ型ＩｎＧａＡｓコンタクト層８の両側面およびｐ型ＩｎＰ第二クラッド層７の両側面でｐ側電極１１と接している部分からも熱伝導が生じる。しかも、ｐ型ＩｎＰ第二クラッド層７の上端部は逆メサ形状を呈しているので、実施の形態５による光半導体装置２４０と比較して、ｐ型ＩｎＰ第二クラッド層７の両側面とｐ側電極１１との接触面積が構造的に一層広くとれるので、放熱性がさらに向上する。
　以上、実施の形態６による光半導体装置２５０では、上端部が逆メサ形状、すなわち、積層方向において幅が広がる形状を呈するｐ型ＩｎＰ第二クラッド層７を設け、ｐ型ＩｎＰ第二クラッド層７の両側面の少なくとも一部をｐ側電極１１で覆うようにしたので、ｐ型ＩｎＧａＡｓコンタクト層８の表面からｐ側電極１１への熱伝導に加えて、ｐ型ＩｎＧａＡｓコンタクト層８の両側面およびｐ型ＩｎＰ第二クラッド層７の両側面でｐ側電極１１と接している部分からも熱伝導が可能となるため、光半導体装置２５０の放熱性がさらに向上する結果、光半導体装置２５０の高温特性が向上する効果を奏する。
実施の形態７．
　図２６は、実施の形態７による光半導体装置２６０の構成を示す断面図である。
　実施の形態７による光半導体装置２６０は、ｎ型ＩｎＰ基板１に順次積層されたｎ型ＩｎＰクラッド層２、活性層３、ｐ型ＩｎＰ第一クラッド層４からなるストライプ状のリッジ構造５と、ストライプ状のリッジ構造５の両側面に形成されたＦｅドープ半絶縁性ＩｎＰ層６ａおよびｎ型ＩｎＰブロック層６ｂからなる埋め込み層６と、ストライプ状のリッジ構造５の頂部およびｎ型ＩｎＰブロック層６ｂの表面を覆うように形成され、上端部が順メサ形状、すなわち、積層方向において幅が狭まる形状を呈するｐ型ＩｎＰ第二クラッド層７と、ｐ型ＩｎＰ第二クラッド層７の頂部に形成されｐ型ＩｎＰ第二クラッド層７と同じく順メサ形状を呈するｐ型ＩｎＧａＡｓコンタクト層８と、ｐ型ＩｎＧａＡｓコンタクト層８からｎ型ＩｎＰ基板１に達するメサによって形成されたストライプ状のメサ構造１３と、ストライプ状のメサ構造１３の両側面に設けられ、一端が両側面に露出したｎ型ＩｎＰ基板１に達し、他端が両側面に露出した埋め込み層６を覆うＳｉＯ２膜からなる部分メサ保護膜１０ｂと、ｐ型ＩｎＧａＡｓコンタクト層８およびｐ型ＩｎＰ第二クラッド層７の一部を覆うように設けられ積層方向において幅が狭まる形状を呈するｐ側電極１１と、ｎ型ＩｎＰ基板１の裏面側に設けられたｎ側電極１２と、で構成される。
　実施の形態７による光半導体装置２６０の製造方法を以下に説明する。
　ｎ型ＩｎＰ基板１の表面に、ストライプ状のリッジ構造５を形成し、ＭＯＣＶＤによって、Ｆｅドープ半絶縁性ＩｎＰ層６ａとｎ型ＩｎＰブロック層６ｂからなる埋め込み層６で、ストライプ状のリッジ構造５の両側面を覆うように埋め込み、さらに、ｐ型ＩｎＰ第二クラッド層７、ｐ型ＩｎＧａＡｓコンタクト層８をＭＯＣＶＤにより順次積層し、ストライプ状のメサ構造１３を形成するまでは、実施の形態５による光半導体装置２４０の製造方法と同様である。
　ストライプ状のメサ構造１３の形成後、レジストマスク１０５は除去せずそのままの状態で、再度ウェットエッチングを実施する。エッチャントには、例えば塩酸、過酸化水素および酢酸の混合液を用いる。このウェットエッチングにより、ｐ型ＩｎＧａＡｓコンタクト層８側から、順メサ方向のエッチングが進行する。この際、エッチングがｎ型ＩｎＰクラッド層２に達してはならない。
　すなわち、ｐ型ＩｎＰ第二クラッド層７の上端部の少なくとも一部が、ストライプ方向に垂直な断面において、積層方向に対して幅が狭まる形状にエッチング加工される。
　なお、エッチャントは、順メサ方向のエッチングが行えるならば、上記以外の他の薬液を用いても構わない。また、エッチング面は順メサに限定されるわけではなく、ストライプ状のメサ構造１３とは異なる勾配を呈するようなエッチングが実現すれば良く、かかる形状を実現できる薬液を用いても構わない。
　以降の製造方法は、実施の形態５による光半導体装置２４０の製造方法と同様である。
　以上の各工程により実施の形態７による光半導体装置２６０が製造される。
　実施の形態７による光半導体装置２６０の製造方法として、上述の製造方法を適用することにより、素子抵抗が低減され、かつ、放熱性が向上する結果、高温特性に優れた光半導体装置２６０を容易にかつ再現性良く製造することが可能となる。
　実施の形態７による光半導体装置２６０では、活性層３で発生した熱がｐ型ＩｎＰ第二クラッド層７を経てｐ型ＩｎＧａＡｓコンタクト層８へと熱伝導する際に、ｐ型ＩｎＧａＡｓコンタクト層８の表面からｐ側電極１１の下部への熱伝導に加えて、ｐ型ＩｎＧａＡｓコンタクト層８の両側面およびｐ型ＩｎＰ第二クラッド層７の両側面でｐ側電極１１と接している部分からも熱伝導が生じる。しかも、ｐ型ＩｎＰ第二クラッド層７の上端部およびｐ型ＩｎＧａＡｓコンタクト層８は順メサ形状を呈しているので、実施の形態５による光半導体装置２４０と比較して、ｐ型ＩｎＰ第二クラッド層７の両側面とｐ側電極１１との接触面積が構造的に一層広くとれるので、放熱性がさらに向上する。
　以上、実施の形態７による光半導体装置２６０では、上端部が順メサ形状、すなわち、積層方向において幅が狭まる形状を呈するｐ型ＩｎＰ第二クラッド層７およびｐ型ＩｎＧａＡｓコンタクト層８を設け、ｐ型ＩｎＧａＡｓコンタクト層８の両側面およびｐ型ＩｎＰ第二クラッド層７の両側面の少なくとも一部をｐ側電極１１で覆うようにしたので、ｐ型ＩｎＧａＡｓコンタクト層８の表面からｐ側電極１１への熱伝導に加えて、ｐ型ＩｎＧａＡｓコンタクト層８の両側面およびｐ型ＩｎＰ第二クラッド層７の両側面でｐ側電極１１と接している部分からも熱伝導が可能となるため、光半導体装置２６０では放熱性がさらに向上する結果、光半導体装置２６０の高温特性が向上する効果を奏する。
実施の形態８．
　図２７は、実施の形態８による光半導体装置２７０の構成を示す断面図である。
　実施の形態８による光半導体装置２７０は、ｎ型ＩｎＰ基板１に順次積層されたｎ型ＩｎＰクラッド層２、活性層３、ｐ型ＩｎＰ第一クラッド層４からなるストライプ状のリッジ構造５と、ストライプ状のリッジ構造５の両側面に形成されたＦｅドープ半絶縁性ＩｎＰ層６ａおよびｎ型ＩｎＰブロック層６ｂからなる埋め込み層６と、ストライプ状のリッジ構造５の頂部およびｎ型ＩｎＰブロック層６ｂの表面を覆うように形成されたｐ型ＩｎＰ第二クラッド層７および表面に周期的な凹凸パターン１５が形成されたｐ型ＩｎＧａＡｓコンタクト層８と、ｐ型ＩｎＧａＡｓコンタクト層８からｎ型ＩｎＰ基板１に達するメサによって形成されたストライプ状のメサ構造１３と、ストライプ状のメサ構造１３の両側面に設けられ、一端が両側面に露出したｎ型ＩｎＰ基板１に達し、他端が両側面に露出した埋め込み層６を覆うＳｉＯ２膜からなる部分メサ保護膜１０ｂと、ｐ型ＩｎＧａＡｓコンタクト層８の表面に設けられ、かつ、ストライプ状のメサ構造１３の両側面に露出したｐ型ＩｎＧａＡｓコンタクト層８の両側面および同様に露出したｐ型ＩｎＰ第二クラッド層７の両側面の一部を覆うように設けられたｐ側電極１１と、ｎ型ＩｎＰ基板１の裏面側に設けられたｎ側電極１２と、で構成される。
　実施の形態８による光半導体装置２７０の製造方法を以下に説明する。
　ｎ型ＩｎＰ基板１の表面に、ストライプ状のリッジ構造５を形成し、ＭＯＣＶＤによって、Ｆｅドープ半絶縁性ＩｎＰ層６ａとｎ型ＩｎＰブロック層６ｂからなる埋め込み層６で、ストライプ状のリッジ構造５の両側面を覆うように埋め込み、さらに、ｐ型ＩｎＰ第二クラッド層７、ｐ型ＩｎＧａＡｓコンタクト層８をＭＯＣＶＤにより順次積層し、ストライプ状のメサ構造１３を形成するまでは、実施の形態５による光半導体装置２４０の製造方法と同様である。
　ｐ型ＩｎＧａＡｓコンタクト層８に対して、ＳｉＯ２膜（図示せず）をエッチングマスクとして用い、ドライエッチングにより周期的な凹凸パターン１５を形成する（凹凸パターン形成工程）。ここで、エッチングマスクはＳｉＮ膜でも良く、また、周期的な凹凸パターン１５の形成はウェットエッチングでもよい。
　以降の製造方法は、実施の形態５による光半導体装置２４０の製造方法と同様である。
　以上の各工程により実施の形態８による光半導体装置２７０が製造される。
　実施の形態８による光半導体装置２７０の製造方法として、上述の製造方法を適用することにより、素子抵抗が低減され、かつ、放熱性が向上する結果、高温特性に優れた光半導体装置２７０を容易にかつ再現性良く製造することが可能となる。
　実施の形態８による光半導体装置２７０では、ｐ型ＩｎＧａＡｓコンタクト層８の表面に周期的な凹凸パターン１５を形成することで、ｐ型ＩｎＧａＡｓコンタクト層８の実効的な表面積を大きくできるため、ｐ型ＩｎＧａＡｓコンタクト層８からｐ側電極１１への熱伝導がより円滑に促進される。この結果、光半導体装置２７０の放熱性がより一層向上する。また、ｐ型ＩｎＧａＡｓコンタクト層８とｐ側電極１１との接触面積を大きくすることが可能であるため、光半導体装置２７０の素子抵抗を低減できる。
　上記説明では、周期的な凹凸パターン１５を一例として説明したが、凹凸パターン１５が周期的ではなく、ランダムに形成された凹凸パターン１５でも同様の効果を奏することは言うまでもない。また、凹凸パターン１５の断面形状は、矩形を呈する形状に加えて、鋭角からなる溝形状、あるいは鈍角からなる溝形状でも良い。
　さらに、図２７では周期的な凹凸パターン１５の方向は、ストライプ状のメサ構造１３の幅方向に繰り返される凹凸パターン１５を示したが、ストライプに沿った方向に繰り返される凹凸パターン１５でも、同様の効果を奏する。
　図２７では、ｐ型ＩｎＧａＡｓコンタクト層８に形成された周期的な凹凸パターン１５を一例として示したが、周期的な凹凸パターン１５の底部がｐ型ＩｎＰ第二クラッド層７に達するような形状とすれば、ｐ側電極１１との接触面積がさらに増えるので、より一層放熱性が向上する。
　以上、実施の形態８による光半導体装置２７０では、ｐ型ＩｎＧａＡｓコンタクト層８の表面に凹凸パターン１５を形成したことにより光半導体装置２７０の放熱性が格段に向上するため、光半導体装置２７０の高温特性を一層向上させる効果を奏する。また、ｐ型ＩｎＧａＡｓコンタクト層８とｐ側電極１１間の接触抵抗が低減するため、光半導体装置２７０の素子抵抗を低減できる効果も併せて奏する。
　本開示は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
　従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１　ｎ型ＩｎＰ基板（第一導電型半導体基板）、２　ｎ型ＩｎＰクラッド層（第一導電型クラッド層）、３　活性層、４　ｐ型ＩｎＰ第一クラッド層（第二導電型第一クラッド層）、５　リッジ構造、６　埋め込み層、６ａ　Ｆｅドープ半絶縁性ＩｎＰ層、６ｂ　ｎ型ＩｎＰブロック層（第一導電型ブロック層）、７　ｐ型ＩｎＰ第二クラッド層（第二導電型第二クラッド層）、８　ｐ型ＩｎＧａＡｓコンタクト層（第二導電型コンタクト層）、８ａ　コンタクト層開口部、９　ｐ型ＩｎＰ放熱層（第二導電型放熱層）、１０　メサ保護膜、１０ａ　メサ保護膜開口部、１０ｂ　部分メサ保護膜、１１　ｐ側電極（第二導電型側電極）、１２　ｎ側電極（第一導電型側電極）、１３　メサ構造、１４　高抵抗層（高抵抗の放熱層）、１５　凹凸パターン、１０１　第一ＳｉＯ２膜、１０２　第二ＳｉＯ２膜、１０３、１０５、１０６　レジストマスク、１０４　第三ＳｉＯ２膜、１０４ａ　第三ＳｉＯ２膜開口部、２００、２１０、２２０、２３０、２４０、２５０、２６０、２７０、５００　光半導体装置

Claims (20)

  1. 　第一導電型半導体基板に順次積層された第一導電型クラッド層、活性層および第二導電型第一クラッド層からなるストライプ状のリッジ構造と、
    　前記リッジ構造の両側面を覆うように埋め込まれた埋め込み層と、
    　前記リッジ構造の頂部および前記埋め込み層の表面に順次積層された第二導電型第二クラッド層および第二導電型コンタクト層と、
    　前記リッジ構造を中心とし、前記第二導電型コンタクト層から前記第一導電型半導体基板に達するメサによって両側面が形成されたストライプ状のメサ構造と、
    　前記第二導電型コンタクト層の表面に設けられ、前記第二導電型コンタクト層よりも狭い幅を有する放熱層と、
    　前記メサ構造の両側面および前記第二導電型コンタクト層の表面の両端部を覆う絶縁膜からなるメサ保護膜と、
    　前記第二導電型コンタクト層と電気的に接続された第二導電型側電極と、
    を備える光半導体装置。
  2. 　第一導電型半導体基板に順次積層された第一導電型クラッド層、活性層および第二導電型第一クラッド層からなるストライプ状のリッジ構造と、
    　前記リッジ構造の両側面を覆うように埋め込まれた埋め込み層と、
    　前記リッジ構造の頂部および前記埋め込み層の表面に順次積層された第二導電型第二クラッド層および第二導電型コンタクト層と、
    　前記リッジ構造を中心とし、前記第二導電型コンタクト層から前記第一導電型半導体基板に達するメサによって両側面が形成されたストライプ状のメサ構造と、
    　前記第二導電型コンタクト層に設けられたコンタクト層開口部を介して前記第二導電型第二クラッド層の表面に形成された放熱層と、
    　前記メサ構造の両側面および前記第二導電型コンタクト層の表面の両端部を覆う絶縁膜からなるメサ保護膜と、
    　前記第二導電型コンタクト層と電気的に接続された第二導電型側電極と、
    を備える光半導体装置。
  3. 　前記放熱層は、第二導電型の半導体層で構成されていることを特徴とする請求項１または２に記載の光半導体装置
  4. 　前記放熱層は、高抵抗層で構成されていることを特徴とする請求項１または２に記載の光半導体装置
  5. 　第一導電型半導体基板に順次積層された第一導電型クラッド層、活性層および第二導電型第一クラッド層からなるストライプ状のリッジ構造と、
    　前記リッジ構造の両側面を覆うように埋め込まれた埋め込み層と、
    　前記リッジ構造の頂部および前記埋め込み層の表面に順次積層された第二導電型第二クラッド層および第二導電型コンタクト層と、
    　前記リッジ構造を中心とし、前記第二導電型コンタクト層から前記第一導電型半導体基板に達するメサによって両側面が形成されたストライプ状のメサ構造と、
    　前記メサ構造の両側面に設けられ、一端が前記両側面に露出した前記第一導電型半導体基板に達し、他端が少なくとも前記両側面に露出した前記埋め込み層を覆う絶縁膜からなる部分メサ保護膜と、
    　前記第二導電型コンタクト層の表面を覆い、かつ、両端部において前記メサ構造の両側面に露出した前記第二導電型コンタクト層の両側面および前記第二導電型第二クラッド層の両側面の少なくとも一部を覆うように形成された第二導電型側電極と、
    　を備える光半導体装置。
  6. 　前記第二導電型側電極の両端部が、前記部分メサ保護膜の他端を覆うように形成されることを特徴とする請求項５に記載の光半導体装置。
  7. 　前記第二導電型第二クラッド層の上端部の少なくとも一部が、ストライプ方向に垂直な断面において、積層方向に対して幅が広がる形状を呈することを特徴とする請求項５または６に記載の光半導体装置。
  8. 　前記第二導電型第二クラッド層の上端部の少なくとも一部が、ストライプ方向に垂直な断面において、積層方向に対して幅が狭まる形状を呈することを特徴とする請求項５または６に記載の光半導体装置。
  9. 　前記第二導電型コンタクト層が、ストライプ方向に垂直な断面において、積層方向に対して幅が狭まる形状を呈することを特徴とする請求項８に記載の光半導体装置。
  10. 　前記第二導電型コンタクト層の表面に凹凸パターンが形成されていることを特徴とする請求項５または６に記載の光半導体装置。
  11. 　前記凹凸パターンは周期的に設けられていることを特徴とする請求項１０に記載の光半導体装置。
  12. 　第一導電型半導体基板に、第一導電型クラッド層、活性層および第二導電型第一クラッド層を順次積層する第一結晶成長工程と、
    　前記第一導電型クラッド層、前記活性層および前記第二導電型第一クラッド層をストライプ状のリッジ構造にエッチングするリッジ構造形成工程と、
    　前記リッジ構造の両側面を覆うように埋め込む埋め込み層を結晶成長する第二結晶成長工程と、
    　前記リッジ構造の頂部および前記埋め込み層の表面に、第二導電型第二クラッド層、第二導電型コンタクト層および放熱層を順次積層する第三結晶成長工程と、
    　前記放熱層を、前記リッジ構造の幅よりも広い幅を有するストライプ状にエッチングする放熱層エッチング工程と、
    　前記リッジ構造を中心とし、前記第二導電型コンタクト層から前記第一導電型半導体基板に達するメサによってメサ構造の両側面を形成するメサ構造形成工程と、
    　前記メサ構造の両側面および前記第二導電型コンタクト層の表面の両端部を覆う絶縁膜からなるメサ保護膜を形成するメサ保護膜形成工程と、
    　前記第二導電型コンタクト層の表面に、前記第二導電型コンタクト層と電気的に接続された第二導電型側電極を形成する電極形成工程と、
    を含む光半導体装置の製造方法。
  13. 　第一導電型半導体基板に、第一導電型クラッド層、活性層および第二導電型第一クラッド層を順次積層する第一結晶成長工程と、
    　前記第一導電型クラッド層、前記活性層および前記第二導電型第一クラッド層をストライプ状のリッジ構造にエッチングするリッジ構造形成工程と、
    　前記リッジ構造の両側面を覆うように埋め込む埋め込み層を結晶成長する第二結晶成長工程と、
    　前記リッジ構造の頂部および前記埋め込み層の表面に、第二導電型第二クラッド層および第二導電型コンタクト層を順次積層する第三結晶成長工程と、
    　前記第二導電型コンタクト層に、底部に前記第二導電型第二クラッド層が露出するコンタクト層開口部をエッチングによって形成するコンタクト層エッチング工程と、
    　前記コンタクト層開口部および第二導電型コンタクト層の表面に放熱層を結晶成長する第四結晶成長工程と、
    　前記放熱層を、前記リッジ構造の幅よりも広い幅を有するストライプ状にエッチングする放熱層エッチング工程と、
    　前記リッジ構造を中心とし、前記第二導電型コンタクト層から前記第一導電型半導体基板に達するメサによってメサ構造の両側面を形成するメサ構造形成工程と、
    　前記メサ構造の両側面および前記第二導電型コンタクト層の表面の両端部を覆う絶縁膜からなるメサ保護膜を形成するメサ保護膜形成工程と、
    　前記第二導電型コンタクト層の表面に、前記第二導電型コンタクト層と電気的に接続された第二導電型側電極を形成する電極形成工程と、
    を含む光半導体装置の製造方法。
  14. 　第一導電型半導体基板に、第一導電型クラッド層、活性層および第二導電型第一クラッド層を順次積層する第一結晶成長工程と、
    　前記第一導電型クラッド層、前記活性層および前記第二導電型第一クラッド層をストライプ状のリッジ構造にエッチングするリッジ構造形成工程と、
    　前記リッジ構造の両側面を覆うように埋め込む埋め込み層を結晶成長する第二結晶成長工程と、
    　前記リッジ構造の頂部および前記埋め込み層の表面に、第二導電型第二クラッド層、第二導電型コンタクト層および放熱層を順次積層する第三結晶成長工程と、
    　前記リッジ構造を中心とし、前記第二導電型コンタクト層から前記第一導電型半導体基板に達するメサによってメサ構造の両側面を形成するメサ構造形成工程と、
    　前記メサ構造の両側面に設けられ、一端が前記両側面に露出した前記第一導電型半導体基板に達し、他端が少なくとも前記両側面に露出した前記埋め込み層を覆う絶縁膜からなる部分メサ保護膜を形成する部分メサ保護膜形成工程と、
    　前記第二導電型コンタクト層の表面を覆い、かつ、両端部において前記メサ構造の両側面に露出した前記第二導電型コンタクト層の両側面および前記第二導電型第二クラッド層の両側面の少なくとも一部を覆う第二導電型側電極を形成する電極形成工程と、
    を含む光半導体装置の製造方法。
  15. 　前記第二導電型側電極の両端部が、前記部分メサ保護膜の他端を覆うように形成されることを特徴とする請求項１４に記載の光半導体装置の製造方法。
  16. 　前記第二導電型第二クラッド層の上端部の少なくとも一部を、ストライプ方向に垂直な断面において、積層方向に対して幅が広がる形状にエッチング加工することを特徴とする請求項１４または１５に記載の光半導体装置の製造方法。
  17. 　前記第二導電型第二クラッド層の上端部の少なくとも一部を、ストライプ方向に垂直な断面において、積層方向に対して幅が狭まる形状にエッチング加工することを特徴とする請求項１４または１５に記載の光半導体装置の製造方法。
  18. 　前記第二導電型コンタクト層を、ストライプ方向に垂直な断面において、積層方向に対して幅が狭まる形状にエッチング加工することを特徴とする請求項１７に記載の光半導体装置の製造方法。
  19. 　前記第二導電型コンタクト層の表面に凹凸パターンを形成する凹凸パターン形成工程をさらに含むことを特徴とする請求項１４または１５に記載の光半導体装置の製造方法。
  20. 　前記凹凸パターンは周期的に設けられていることを特徴とする請求項１９に記載の光半導体装置の製造方法。
PCT/JP2020/041475 2020-11-06 2020-11-06 光半導体装置およびその製造方法 WO2022097258A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2020/041475 WO2022097258A1 (ja) 2020-11-06 2020-11-06 光半導体装置およびその製造方法
JP2021514145A JP6910580B1 (ja) 2020-11-06 2020-11-06 光半導体装置およびその製造方法
US18/044,193 US20230327405A1 (en) 2020-11-06 2020-11-06 Optical semiconductor device
CN202080106480.3A CN116491036A (zh) 2020-11-06 2020-11-06 光半导体装置及其制造方法
TW110134360A TWI810653B (zh) 2020-11-06 2021-09-15 光半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/041475 WO2022097258A1 (ja) 2020-11-06 2020-11-06 光半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2022097258A1 true WO2022097258A1 (ja) 2022-05-12

Family

ID=76967663

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/041475 WO2022097258A1 (ja) 2020-11-06 2020-11-06 光半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20230327405A1 (ja)
JP (1) JP6910580B1 (ja)
CN (1) CN116491036A (ja)
TW (1) TWI810653B (ja)
WO (1) WO2022097258A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260772A (ja) * 1996-03-25 1997-10-03 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2004022934A (ja) * 2002-06-19 2004-01-22 Sony Corp 半導体レーザ素子及びその製造方法
JP2004193232A (ja) * 2002-12-10 2004-07-08 Sanyo Electric Co Ltd 半導体レーザ素子および半導体レーザ素子の製造方法
JP2005005468A (ja) * 2003-06-11 2005-01-06 Sumitomo Electric Ind Ltd 半導体レーザおよびその製造方法
JP2006203104A (ja) * 2005-01-24 2006-08-03 Mitsubishi Electric Corp 半導体レーザ装置およびその製造方法
JP2007150170A (ja) * 2005-11-30 2007-06-14 Sharp Corp 半導体装置の製造方法、半導体レーザ装置、光伝送モジュールおよび光ディスク装置
JP2007214570A (ja) * 2006-02-09 2007-08-23 Samsung Electronics Co Ltd リッジ導波型半導体レーザダイオード
WO2009078482A1 (ja) * 2007-12-19 2009-06-25 Rohm Co., Ltd. 半導体発光素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4826019B2 (ja) * 2001-02-16 2011-11-30 ソニー株式会社 半導体レーザ素子の製造方法
JP4884698B2 (ja) * 2005-04-27 2012-02-29 シャープ株式会社 半導体装置の製造方法、半導体レーザ装置、光伝送モジュールおよび光ディスク装置
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
JP5913878B2 (ja) * 2011-09-20 2016-04-27 日本オクラロ株式会社 半導体レーザ素子、それを備える光送信モジュール、光トランシーバ、及び半導体レーザ素子の製造方法
CN102545051A (zh) * 2012-01-16 2012-07-04 苏州纳睿光电有限公司 一种氮化镓基激光器管芯的制备方法
CN102545052B (zh) * 2012-03-09 2014-11-26 北京工业大学 一种具有光栅结构的边发射半导体激光器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260772A (ja) * 1996-03-25 1997-10-03 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2004022934A (ja) * 2002-06-19 2004-01-22 Sony Corp 半導体レーザ素子及びその製造方法
JP2004193232A (ja) * 2002-12-10 2004-07-08 Sanyo Electric Co Ltd 半導体レーザ素子および半導体レーザ素子の製造方法
JP2005005468A (ja) * 2003-06-11 2005-01-06 Sumitomo Electric Ind Ltd 半導体レーザおよびその製造方法
JP2006203104A (ja) * 2005-01-24 2006-08-03 Mitsubishi Electric Corp 半導体レーザ装置およびその製造方法
JP2007150170A (ja) * 2005-11-30 2007-06-14 Sharp Corp 半導体装置の製造方法、半導体レーザ装置、光伝送モジュールおよび光ディスク装置
JP2007214570A (ja) * 2006-02-09 2007-08-23 Samsung Electronics Co Ltd リッジ導波型半導体レーザダイオード
WO2009078482A1 (ja) * 2007-12-19 2009-06-25 Rohm Co., Ltd. 半導体発光素子

Also Published As

Publication number Publication date
TWI810653B (zh) 2023-08-01
TW202220318A (zh) 2022-05-16
JP6910580B1 (ja) 2021-07-28
US20230327405A1 (en) 2023-10-12
JPWO2022097258A1 (ja) 2022-05-12
CN116491036A (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
US7602828B2 (en) Semiconductor laser diode with narrow lateral beam divergence
JP4164438B2 (ja) 半導体光素子の製造方法
US20160294160A1 (en) Quantum cascade semiconductor laser
JPH11112081A (ja) 半導体レーザ，及びその製造方法
US6678302B2 (en) Semiconductor device and manufacturing method thereof
JP2003347674A (ja) 半導体レーザ装置及びその製造方法
US20020064196A1 (en) Semiconductor laser, method for fabricating thereof, and method for mounting thereof
JP2005286192A (ja) 光集積素子
WO2022097258A1 (ja) 光半導体装置およびその製造方法
JP6464895B2 (ja) 量子カスケード半導体レーザ
US7095769B2 (en) Semiconductor laser diode with higher-order mode absorption layers
US6432735B1 (en) High power single mode laser and method of fabrication
JP6206498B2 (ja) 光半導体装置及びその製造方法
WO2021220347A1 (ja) 半導体光集積素子
JP2018098264A (ja) 量子カスケード半導体レーザ
JP3344096B2 (ja) 半導体レーザ及びその製造方法
JP2010034267A (ja) ブロードエリア型半導体レーザ素子、ブロードエリア型半導体レーザアレイ、レーザディスプレイおよびレーザ照射装置
JP2001284704A (ja) 半導体レーザ装置
JPH09129969A (ja) 半導体レーザ
JP6915446B2 (ja) 光装置
JP7147979B2 (ja) 光デバイス
JP2000101186A (ja) 半導体光素子およびその製造方法
EP1104945A2 (en) Improved semiconductor laser
KR100537742B1 (ko) 고출력 반도체 레이저 다이오드 어레이 및 그의 제조방법
CN116897480A (zh) 半导体激光装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021514145

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20960811

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202080106480.3

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20960811

Country of ref document: EP

Kind code of ref document: A1