JP2000101186A

JP2000101186A - 半導体光素子およびその製造方法

Info

Publication number: JP2000101186A
Application number: JP10271020A
Authority: JP
Inventors: Yuichiro Okunuki; 雄一郎奥貫
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-09-25
Filing date: 1998-09-25
Publication date: 2000-04-07

Abstract

(57)【要約】【課題】スポットサイズ変換部のクラッド層による光
の吸収を低減し、スロープ効率の向上、動作電流の低
減、閾値電流の低減を図る。【解決手段】電流注入によりレーザ発振或いは光増幅機
能を有する能動領域と電流注入を行わないスポットサイ
ズ変換部とを集積化した半導体光素子において、スポッ
トサイズ変換部のｐ型クラッド層のキャリア濃度を能動
領域のｐ型クラッド層のキャリア濃度よりも低くし、ス
ポットサイズ変換部でのクラッド層による光の吸収を低
減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体光素子及びそ
の製造方法に関するものである。

【０００２】

【従来の技術】光通信に用いられる光素子モジュール
は、例えば図１２に示すように、ケース（図示省略）内
に収納したＳｉ基板４０上に、半導体レーザ４１、球レ
ンズ４２、光ファイバ４３を備えており、多くの部品を
必要とし、組立工数も多く、高価であるため、光通信の
アクセス系への普及に伴い低コスト化が必要になってい
る。光素子モジュールの低コスト化に有効な方法とし
て、搭載する半導体レーザや発光ダイオード等の半導体
光素子（以下、「光素子」と略記する）にスポットサイ
ズ変換器を集積化し、出射光のスポットサイズを大きく
することにより、レンズなしで光ファイバへの結合効率
を確保するという方法がある。この方法によれば光素子
モジュールにレンズが不要であるため、レンズの部品コ
ストおよび組立コストが削減でき、光素子モジュールの
低コスト化が可能になる。

【０００３】このようなモジュールの低コスト化を実現
できる光素子の例として、例えば、「全選択ＭＯＶＰＥ
成長型１．３μｍスポットサイズ変換器集積ＬＤ」と題
して、１９９７年電子情報通信学会エレクトロニクスソ
サイエティ大会（講演番号、Ｃ−４−２６）において古
嶋らにより、図１１（ａ）、（ｂ）に示されたような、
レーザ部３０と電流注入を行わないスポットサイズ変換
部３１からなるスポットサイズ変換器集積レーザダイオ
ードがある。このような光素子においては、レーザ部３
０において発生した光３２のスポットサイズは小さい
が、テーパ状に導波路厚が変化するスポットサイズ変換
部３１においてはスポットサイズは拡大され、レンズな
しで直接光ファイバに結合しても十分な結合効率が得ら
れる構造となっている。スポットサイズ変換部３１にお
いては、レーザ部３０との境界近傍を除き電流は注入さ
れない構造となっているが、レーザ部３０よりも活性層
の組成が短波長組成となっているため光の吸収は抑制さ
れる。なお、図１１（ａ）は光素子中心から右側の一部
を切り欠き、スポットサイズ変換部３１の電極２５を描
くのを省略した部分断面斜視図であり、図１１（ｂ）は
光軸に沿って光素子中心部を切断した断面図である。

【０００４】この従来構造の光素子の作製方法を図１０
に示す。以下、図１０に基いて従来構造の光素子の作製
方法を説明する。なお、図１０（ａ）、（ｇ）は斜視
図、（ｂ）〜（ｆ）はレーザ部端面側から見た正面図で
ある。

【０００５】先ず、図１０（ａ）に示すように、ｎ型Ｉ
ｎＰ基板１上に一対のＳｉＯ₂膜２を形成する。ＳｉＯ₂
膜２の幅は、図に示すように、レーザ部３０では５０μ
ｍと一定で、スポットサイズ変換部３１では５０μｍか
ら５μｍまで徐々に狭くなる構造となっている。ＳｉＯ
₂膜間の間隔Ｗ、則ち、ストライプ状開口の幅Ｗは全領
域で一定である。このＳｉＯ₂膜２をマスクとしてｎ型
ＩｎＰ基板上に、図１０（ｂ）に示すように、ＭＯＶＰ
Ｅ選択成長によりｎ型ＩｎＰクラッド層３（層厚１００
ｎｍ、キャリア濃度１×１０¹⁸ｃｍ^-3）、導波路層４、
およびｐ型ＩｎＰクラッド層５（層厚２００ｎｍ、キャ
リア濃度７×１０¹⁷ｃｍ^-3）を順次積層し、ＳｉＯ₂膜
２で挾まれた領域に活性領域となるストライプ状のメサ
３５を形成した後、全面に厚さ４００ｎｍのＳｉＯ₂膜
１１を熱ＣＶＤ法により堆積させ、半導体層及びＳｉＯ
₂膜２をＳｉＯ₂膜１１で覆う。ここで、導波路層４は、
ＩｎＧａＡｓＰガイド層（層厚６０ｎｍ、波長組成１１
３０ｎｍ）、ＩｎＧａＡｓＰ（層厚６ｎｍ、波長組成１
２７０ｎｍ、歪量０．７％）井戸層（層数６層）とＩｎ
ＧａＡｓＰ（層厚１０ｎｍ、波長組成１１３０ｎｍ）障
壁層からなる多重量子井戸活性層、およびＩｎＧａＡｓ
Ｐガイド層（層厚６０ｎｍ、波長組成１１３０ｎｍ）を
順次積層した積層構造である。なお、各半導体層の層
厚、波長組成、歪量はいずれもレーザ部３０における値
である。

【０００６】次に、図１０（ｃ）に示すように、不活性
ガス、例えばＡｒガス、を用いたイオンミリングにより
全面をエッチングし、メサ斜面部のＳｉＯ₂膜１１を除
去する。このエッチング工程では、ＳｉＯ₂膜１１のエ
ッチング速度は、Ａｒイオンの入射角度依存性があり、
角度をつけることによりエッチング速度が大きくなり、
約６０°で最大になる。メサ斜面は（１１１）Ｂ面が露
出しており、メサ斜面に対するＡｒイオンの入射角は、
約５５°となる。従ってメサ斜面部では、平坦部よりも
エッチング速度は速く、平坦部の約２倍となり、平坦部
のＳｉＯ₂膜１１を残し、メサ斜面のＳｉＯ₂膜１１のみ
を除去することができる。

【０００７】次に、図１０（ｄ）に示すように、メサ３
５を覆うようにフォトレジストマスク２３を通常のフォ
トリソグラフィにより形成し、弗酸と弗化アンモニウム
の混合液によりメサ上部以外の平坦面のＳｉＯ₂膜１１
をエッチング除去する。このとき、フォトレジストマス
ク２３がＳｉＯ₂膜２上のＳｉＯ₂膜１１の一部を覆って
いるが、サイドエッチングによりＳｉＯ₂膜２、１１を
完全に除去することができる。これにより、メサ上部に
のみＳｉＯ₂膜１１を残すことができる。この後、フォ
トレジストマスク２３を除去し、メサ上部のＳｉＯ₂膜
１１を選択成長マスクとして、図１０（ｅ）に示すよう
に、メサ３５の両側にｐ型ＩｎＰ電流ブロック層６（層
厚６００ｎｍ、キャリア濃度６×１０¹⁷ｃｍ^-3）、ｎ型
ＩｎＰ電流ブロック層７（層厚６００ｎｍ、キャリア濃
度３×１０¹⁸ｃｍ^-3）をＭＯＶＰＥにより順次積層す
る。この後、弗酸によりＳｉＯ₂膜１１を除去し、図１
０（ｆ）に示すように、全面にｐ型ＩｎＰクラッド層８
（層厚３５００ｎｍ、キャリア濃度１×１０¹⁸ｃ
ｍ^-3）、ｐ型ＩｎＧａＡｓコンタクト層９（層厚３００
ｎｍ、キャリア濃度１×１０¹⁹ｃｍ^-3）をＭＯＶＰＥに
より順次積層形成する。

【０００８】最後に、ｐ型ＩｎＧａＡｓコンタクト層９
の全面にＳｉＯ₂膜１０を形成した後、レーザ部３０の
メサ直上のみＳｉＯ₂膜１０を除去し（図１０
（ｇ））、その表面全面に金属電極２５を形成し、劈開
により個々のチップに分離して図１１（ａ）、（ｂ）に
示す光素子とする。

【０００９】

【発明が解決しようとする課題】上記、従来構造の光素
子においては、電流注入を行い発光を生じさせる領域で
あるレーザ部３０と電流注入を行わない領域であるスポ
ットサイズ変換部３１のいずれにおいてもｐ型ＩｎＰク
ラッド層８のキャリア濃度は同一である。光３２は図１
０（ｂ）に示すように、スポットサイズ変換部３１では
拡大し、光３２のフィールドがｐ型ＩｎＰクラッド層８
まで広がっているため、ｐ型ＩｎＰクラッド層８におい
て価電子帯間吸収による光の損失が生じ、この損失が光
素子のスロープ効率の低下や動作電流および閾値電流の
増加の原因となっている。この価電子帯間吸収はキャリ
ア濃度が高いほど顕著であるため、損失の低減のために
はｐ型ＩｎＰクラッド層８のキャリア濃度は低い方が望
ましい。しかし、ｐ型ＩｎＰクラッド層８のキャリア濃
度が低いと抵抗が高くなり動作電圧の増加を招くため、
ｐ型ＩｎＰクラッド層８のキャリア濃度はある程度高く
せざるを得ない。そのため従来構造の光素子では、光素
子のスロープ効率の向上や動作電流および閾値電流の低
減が難しい。本発明は、ｐ型ＩｎＰクラッド層８での光
吸収を低減してスロープ効率向上、動作電流低減、閾値
電流低減するものである。

【００１０】

【課題を解決するための手段】電流注入によりレーザ発
振、或いは、光増幅作用を生じる能動領域と、スポット
径を変化させる電流注入を行わないスポットサイズ変換
部とを集積化した本発明の光素子は、スポットサイズ変
換部のｐ型クラッド層のキャリア濃度が能動領域のｐ型
クラッド層のキャリア濃度よりも低いことを特徴とする
構成である。則ち、本発明の光素子は、電流が注入され
てレーザ発振を生じるストライプ状のレーザ部と、レー
ザ部に接続した電流が注入されないスポットサイズ変換
部とを有し、レーザ部及びスポットサイズ変換部が、第
１導電型のクラッド層、活性層を含む導波路層、第２導
電型の第１クラッド層を第１導電型基板上に順次積層し
たストライプ状の積層構造及び積層構造上に形成した第
２導電型の第２クラッド層を有し、スポットサイズ変換
部の第２クラッド層のキャリア濃度がレーザ部の第２ク
ラッド層のキャリア濃度よりも低いことを特徴とする構
成である。

【００１１】本発明の別の光素子は、電流が注入されて
レーザ発振を生じるストライプ状のレーザ部と、レーザ
部に接続した電流が注入されないスポットサイズ変換部
とを有し、レーザ部及びスポットサイズ変換部が、第２
導電型のバッファ層、活性層を含むストライプ状導波路
層、第１導電型のストライプ状第１クラッド層を第２導
電型基板上に順次積層した積層構造及び積層構造上に形
成した第１導電型の第２クラッド層を有し、スポットサ
イズ変換部の第２導電型バッファ層のキャリア濃度がレ
ーザ部の第２導電型バッファ層のキャリア濃度よりも低
いことを特徴とする構成である。

【００１２】上記２つの光素子において、レーザ部を回
折格子を有する分布帰還型半導体レーザとしてもよい。

【００１３】本発明のさらなる光素子は、素子端面に無
反射膜を有してレーザ発振を抑制し、電流注入により光
増幅作用を生じるストライプ状の光増幅部と、光増幅部
に接続した電流が注入されないスポットサイズ変換部と
を有し、光増幅部及びスポットサイズ変換部が、第１導
電型のクラッド層、活性層を含む導波路層、第２導電型
の第１クラッド層を第１導電型基板上に順次積層したス
トライプ状の積層構造及び積層構造上に形成した第２導
電型の第２クラッド層を有し、スポットサイズ変換部の
第２クラッド層のキャリア濃度が光増幅部の第２クラッ
ド層のキャリア濃度よりも低いことを特徴とする構成で
ある。

【００１４】さらに、本発明の別の半導体光素子は、素
子端面に無反射膜を有してレーザ発振を抑制し、電流注
入により光増幅作用を生じるストライプ状の光増幅部
と、光増幅部に接続した電流が注入されないスポットサ
イズ変換部とを有し、光増幅部及びスポットサイズ変換
部が、第２導電型のバッファ層、活性層を含むストライ
プ状導波路層、第１導電型のストライプ状第１クラッド
層を第２導電型基板上に順次積層した積層構造及び積層
構造上に形成した第１導電型の第２クラッド層を有し、
スポットサイズ変換部の第２導電型バッファ層のキャリ
ア濃度が光増幅部の第２導電型バッファ層のキャリア濃
度よりも低いことを特徴とする構成である。

【００１５】上記の光増幅機能を有する光素子におい
て、光増幅部のレーザ発振を抑制する構造として、素子
端面が基板面に対して斜めに傾斜している構成、或い
は、素子端面が基板面に垂直、且つ、ストライプの方向
に対して斜めに傾いている構成としてもよい。

【００１６】また、上記レーザ部或いは光増幅部を有す
る素子に於いて、ストライプ状積層構造の両側面に基板
と逆の導電型の電流ブロック層、基板と同じ導電型の電
流ブロック層が積層形成された電流狭窄構造、或いは、
トライプ状積層構造の両側面に高抵抗或いは半絶縁性の
電流ブロック層が形成された電流狭窄構造であってもよ
い。

【００１７】さらに、ストライプ状積層構造を構成する
導波路層が、２つのガイド層で活性層を挾んだ積層構造
としてもよい。さらには、ストライプ状積層構造を構成
するクラッド層がＩｎＰ、活性層がＩｎＧａＡｓＰ障壁
層と障壁層よりもバンドギャップが小さいＩｎＧａＡｓ
Ｐ量子井戸層とから成る多重量子井戸層、ガイド層がＩ
ｎＧａＡｓＰ量子井戸層よりもバンドギャップが大きい
ＩｎＧａＡｓＰとしてもよい。

【００１８】スポットサイズ変換部のストライプ状積層
構造を構成する半導体層の層厚が光出力端面に向かって
連続的に減少している構成である。

【００１９】本発明の光素子の製造方法は、互いに鏡像
関係にあり、且つ、スポットサイズ変換部となる部分と
レーザ部或いは光増幅部となる部分との幅が相違する形
状の２本の第１の誘電体薄膜を特定の距離隔てて互いに
接近させて第１導電型半導体基板表面に形成する工程
と、前記第１の誘電体薄膜を選択成長マスクとして、前
記第１の誘電体薄膜に挾まれた領域に第１導電型クラッ
ド層、活性層を含む光導波路層、第２導電型の第１クラ
ッド層を順次成長してストライプ状の多層構造で成るメ
サストライプを形成する選択成長工程と、前記メサスト
ライプ両脇の第１の誘電体薄膜を除去すると共に、前記
メサストライプの頂上に第２の誘電体薄膜を形成する工
程と、前記第２の誘電体薄膜を選択成長マスクとして前
記メサストライプの両脇に電流ブロック層を選択成長す
る工程と、前記第２の誘電体薄膜を除去し、前記電流ブ
ロック層及びメサストライプ上に第２導電型の第２クラ
ッド層を含む半導体層を成長する工程と、前記第２導電
型の第２クラッド層の一部領域に不純物をドープしてキ
ャリア濃度の高い領域を形成する不純物ドープ工程と、
前記不純物ドープ領域を介して前記メサストライプに電
流を注入する手段を形成する工程とを含むことを特徴と
する構成である。

【００２０】本発明のもう一つの光素子製造方法は、互
いに鏡像関係にあり、且つ、スポットサイズ変換部とな
る部分とレーザ発振或いは光増幅機能を有する能動領域
となる部分との幅が相違する２本の第１の誘電体薄膜を
特定の距離隔てて互いに接近させて第１導電型半導体基
板表面に形成する工程と、前記第１の誘電体薄膜を選択
成長マスクとして、前記２本の第１の誘電体薄膜に挾ま
れた領域に第１導電型クラッド層、活性層を含む光導波
路層、第２導電型の第１クラッド層を順次成長してスト
ライプ状の多層構造で成るメサストライプを形成する選
択成長工程と、前記メサストライプ両脇の第１の誘電体
薄膜を除去すると共に、前記メサストライプの頂上に第
２の誘電体薄膜を形成する工程と、前記第２の誘電体薄
膜を選択成長マスクとして前記メサストライプの両脇に
電流ブロック層を選択成長する工程と、前記第２の誘電
体薄膜を除去し、前記電流ブロック層及びメサストライ
プ上に第２導電型の第２クラッド層を含む半導体層を成
長する工程と、前記第２クラッド層の内の前記能動領域
に該当する領域に不純物をドープしてキャリア濃度の高
い領域を形成する不純物ドープ工程と、前記能動領域に
該当するメサストライプ部分に電流を注入する手段を前
記半導体層上に形成する工程とを含むことを特徴とする
構成であるさらに、本発明の別の光素子製造方法は、互
いに鏡像関係にあり、且つ、スポットサイズ変換部とな
る部分とレーザ発振或いは光増幅機能を有する能動領域
となる部分との幅が互いに異なる２本の第１の誘電体薄
膜を特定の距離隔てて互いに接近させて第１導電型半導
体基板表面に形成する工程と、前記第１の誘電体薄膜を
選択成長マスクとして、前記２本の第１の誘電体薄膜に
挾まれた領域に第１導電型クラッド層、活性層を含む光
導波路層、第２導電型の第１クラッド層を順次成長して
ストライプ状の多層構造で成るメサストライプを形成す
る選択成長工程と、前記メサストライプ両脇の第１の誘
電体薄膜を除去すると共に、前記メサストライプの頂上
に第２の誘電体薄膜を形成する工程と、前記第２の誘電
体薄膜を選択成長マスクとして前記メサストライプの両
脇に電流ブロック層を選択成長する工程と、前記第２の
誘電体薄膜を除去し、前記電流ブロック層及びメサスト
ライプ上にエッチングストッパー層を成長し、さらに、
その上に第２導電型の第２クラッド層を含む第１半導体
層を成長する工程と、前記第１半導体層の内の前記スポ
ットサイズ変換部に該当する領域の第１半導体層をエッ
チングストッパー層に達する深さまでエッチング除去す
るエッチング工程と、前記第１半導体層を除去したエッ
チングストッパー層上に、前記第２クラッド層よりもキ
ャリア濃度の低い第２導電型の第３クラッド層を含む第
２半導体層を選択成長する工程と、前記能動領域に該当
するメサストライプ部分に電流を注入する手段を前記第
１、第２半導体層上に形成する工程とを含むことを特徴
とする構成である。

【００２１】本発明の四つめの光素子製造方法は、互い
に鏡像関係にあり、且つ、スポットサイズ変換部となる
部分とレーザ発振或いは光増幅機能を有する能動領域と
なる部分との幅が互いに異なる２本の第１の誘電体薄膜
を特定の距離隔てて互いに接近させて第１導電型半導体
基板表面に形成する工程と、前記第１の誘電体薄膜を選
択成長マスクとして、前記２本の第１の誘電体薄膜に挾
まれた領域に第１導電型クラッド層、活性層を含む光導
波路層、第２導電型の第１クラッド層を順次成長してス
トライプ状の多層構造で成るメサストライプを形成する
選択成長工程と、前記メサストライプ両脇の第１の誘電
体薄膜を除去すると共に、前記メサストライプの頂上に
第２の誘電体薄膜を形成する工程と、前記第２の誘電体
薄膜を選択成長マスクとして前記メサストライプの両脇
に電流ブロック層を選択成長する工程と、前記第２の誘
電体薄膜を除去し、前記電流ブロック層及びメサストラ
イプ上にエッチングストッパー層を成長し、さらに、そ
の上に第２導電型の第２クラッド層を含む第１半導体層
を成長する工程と、前記第１半導体層の内の前記能動領
域に該当する領域の第１半導体層をエッチングストッパ
ー層に達する深さまでエッチング除去するエッチング工
程と、前記第１半導体層を除去したエッチングストッパ
ー層上に、前記第２クラッド層よりもキャリア濃度の高
い第２導電型の第３クラッド層を含む第２半導体層を選
択成長する工程と、前記能動領域に該当するメサストラ
イプ部分に電流を注入する手段を前記第１、第２半導体
層上に形成する工程とを含むことを特徴とする構成であ
る。

【００２２】本発明の５番目の光素子製造方法は、第２
導電型半導体基板表面に第２導電型バッファ層を成長す
る工程と、レーザ発振或いは光増幅機能を有する能動領
域となる部分の前記バッファ層の部分に不純物をドープ
してキャリア濃度の高い領域を形成する不純物ドープ工
程と、互いに鏡像関係にあり、且つ、スポットサイズ変
換部となる部分とそれに隣接した能動領域となる部分と
の幅が相違する２本の第１の誘電体薄膜を特定の距離隔
てて互いに接近させて第２導電型バッファ層表面に形成
する工程と、前記第１の誘電体薄膜を選択成長マスクと
して、前記２本の第１の誘電体薄膜に挾まれた領域に活
性層を含む光導波路層、第１導電型の第１クラッド層を
順次成長してストライプ状の多層構造で成るメサストラ
イプを形成する選択成長工程と、前記メサストライプ両
脇の第１の誘電体薄膜を除去すると共に、前記メサスト
ライプの頂上に第２の誘電体薄膜を形成する工程と、前
記第２の誘電体薄膜を選択成長マスクとして前記メサス
トライプの両脇に電流ブロック層を選択成長する工程
と、前記第２の誘電体薄膜を除去し、前記電流ブロック
層及びメサストライプ上に第１導電型の第２クラッド層
を含む半導体層を成長する工程と、前記能動領域に該当
するメサストライプ部分に電流を注入する手段を前記半
導体層上に形成する工程とを含むことを特徴とする構成
である。

【００２３】上記の各製造方法において、能動領域に相
当する半導体基板一部領域主面に回折格子を形成する工
程を含んでもよい。また、（１００）半導体基板を用
い、第１の誘電体膜を＜０１１＞方向に走行させるとよ
い。成長マスクとして、能動領域における幅が一定で、
スポットサイズ変換部における幅が素子端面に向かって
漸次減少している第１の誘電体膜を形成する、或いは、
能動領域における幅が一定で、スポットサイズ変換部に
おける幅が能動領域における幅よりも狭い一定の幅の第
１の誘電体膜を形成するのがよい能動領域のレーザ発振
を抑制して光増幅機能を持たせるには、素子端面に無反
射膜を形成する、或いは、半導体基板として表面方位が
（１００）から＜０１１＞方向或いは＜０１０＞方向へ
数度傾いたオフ角度基板を用いる、または、（１００）
半導体基板を用い、第１の誘電体膜を＜０１１＞から数
度傾けた方向に走行させて形成するとよい。

【００２４】

【発明の実施の形態】第１の実施の形態について、図
１、図２に基いて説明する。

【００２５】この実施の形態の光素子は、スポットサイ
ズ変換器集積レーザであり、図１（ａ）は、その斜視
図、図１（ｂ）は、図１（ａ）のＡ−Ａ’における断面
図である。図２（ａ）〜（ｇ）は、図１に示したスポッ
トサイズ変換器集積レーザの製造工程を示す図で、
（ａ）、（ｇ）は斜視図、（ｂ）〜（ｆ）はレーザ部端
面の正面図である。なお、断面図の切断面にハッチング
を施すと見にくいので、切断面にハッチングは施さな
い。この、切断面のハッチングに関しては、以下の図に
おいても同様である。

【００２６】先ず、図２（ａ）に示すように、熱ＣＶＤ
によりｎ型ＩｎＰ基板１上にＳｉＯ₂膜を１５０ｎｍ堆
積させた後、通常のフォトリソグラフィとウエットエッ
チングにより一対のＳｉＯ₂膜２を形成する。図に示す
ように、ＳｉＯ₂膜２の幅はレーザ部では一定、スポッ
トサイズ変換部では徐々に狭くなる構造となっており、
ＳｉＯ₂膜２の寸法は、レーザ部の幅Ｗ１が５０μｍ、
レーザ部の長さＬ１が３００μｍ、スポットサイズ変換
部の長さＬ２は２００μｍで、この２００μｍの間にＳ
ｉＯ₂膜２の幅Ｗ２が５０μｍから５μｍへと狭くなっ
ている。また、ＳｉＯ₂膜間の開口幅Ｗは１．５μｍと
なっている。

【００２７】このＳｉＯ₂膜２を形成したｎ型ＩｎＰ基
板上に、ＭＯＶＰＥ選択成長によりｎ型ＩｎＰクラッド
層３（層厚１００ｎｍ、キャリア濃度１×１０¹⁸ｃ
ｍ^-3）、導波路層４、およびｐ型ＩｎＰクラッド層５
（層厚２００ｎｍ、キャリア濃度７×１０¹⁷ｃｍ^-3）を
順次積層し、ＳｉＯ₂膜２で挾まれた領域に活性領域と
なるストライプ状のメサ３５を形成した後、全面に厚さ
４００ｎｍのＳｉＯ₂膜１１を熱ＣＶＤ法により堆積さ
せ、半導体層及びＳｉＯ₂膜２をＳｉＯ₂膜１１で覆う
（図２（ｂ））。導波路層４は、ＩｎＧａＡｓＰ（層厚
６０ｎｍ、波長組成１１３０ｎｍ）ガイド層、ＩｎＧａ
ＡｓＰ（層厚６ｎｍ、波長組成１２７０ｎｍ、歪量０．
７％）井戸層（層数６層）とＩｎＧａＡｓＰ（層厚１０
ｎｍ、波長組成１１３０ｎｍ）障壁層からなる多重量子
井戸活性層、ＩｎＧａＡｓＰ（層厚６０ｎｍ、波長組成
１１３０ｎｍ）ガイド層を順次積層した積層構造とし
た。なお、各半導体層の層厚、波長組成、歪量はいずれ
もレーザ部３０における値である。成長条件は、成長圧
力が７５Ｔｏｒｒ、成長温度が６２５℃である。

【００２８】ＭＯＶＰＥでは、一対のＳｉＯ₂膜に挾ま
れた領域は、ＳｉＯ₂膜の幅により成長速度が異なり、
ＳｉＯ₂膜に挾まれたストライプ領域に成長した半導体
層は、ＳｉＯ₂膜の幅が狭いと層厚は薄く、四元半導体
層の組成は短波長化し、ＳｉＯ₂ 膜の幅が広いと層厚は
厚く、四元半導体層の組成は長波長化し、ＳｉＯ₂膜幅
に応じた成長層厚、組成となる。このため、ＳｉＯ₂膜
幅が徐々に狭くなっているスポットサイズ変換部３１の
ＩｎＰクラッド層３、５と導波路層４は、図１（ｂ）に
示すように、レーザ部３０との接続部からスポットサイ
ズ変換部端面に向けて徐々に薄くなるテーパー状にな
り、四元半導体層で成る導波路層４はレーザ部３０の導
波路層４よりも短波長の組成となる。

【００２９】次に、図２（ｃ）に示すように、不活性ガ
ス、例えばＡｒガス、を用いたイオンミリングにより全
面をエッチングし、メサ斜面部のＳｉＯ₂膜１１を除去
する。ＳｉＯ₂膜１１のエッチング速度は、Ａｒイオン
の入射角度依存性があり、角度をつけることによりエッ
チング速度が大きくなり、約６０°で最大になる。メサ
斜面は（１１１）Ｂ面が露出しており、メサ斜面に対す
るＡｒイオンの入射角は、約５５°となる。従ってメサ
斜面部では、平坦部よりもエッチング速度は約２倍とな
り、平坦面のＳｉＯ₂膜１１を残し、メサ斜面のＳｉＯ₂
膜１１のみを除去することができる。

【００３０】次に、図２（ｄ）に示すように、メサを覆
うようにフォトレジストマスク２３を通常のフォトリソ
グラフィにより形成し、弗酸と弗化アンモニウムの混合
液によりメサ上部以外の平坦面のＳｉＯ₂膜１１をエッ
チング除去する。このとき、フォトレジストマスク２３
がＳｉＯ₂膜２上のＳｉＯ₂膜１１の一部を覆っている
が、サイドエッチングによりＳｉＯ₂膜２、１１を完全
に除去することができる。これにより、メサ上部にのみ
ＳｉＯ₂膜１１を残すことができる。この後、フォトレ
ジストマスク２３を除去し、メサ上部のＳｉＯ₂膜１１
を選択成長マスクとして、図２（ｅ）に示すように、メ
サ３５の両側にｐ型ＩｎＰ電流ブロック層６（層厚６０
０ｎｍ、キャリア濃度６×１０¹⁷ｃｍ^-3）、ｎ型ＩｎＰ
電流ブロック層７（層厚６００ｎｍ、キャリア濃度３×
１０¹⁸ｃｍ^-3）をＭＯＶＰＥにより成長する。この後、
メサ上のＳｉＯ₂膜１１を弗酸で除去し、図２（ｆ）に
示すように、全面にｐ型ＩｎＰクラッド層８（層厚３５
００ｎｍ、キャリア濃度１×１０¹⁷ｃｍ^-3）、ｐ型Ｉｎ
ＧａＡｓコンタクト層９（層厚３００ｎｍ、キャリア濃
度１×１０¹⁹ｃｍ^-3）をＭＯＶＰＥにより形成する。

【００３１】次に、ｐ型ＩｎＧａＡｓコンタクト層９の
全面にＳｉＯ₂膜１０を形成した後、レーザ部３０の活
性領域であるメサ３５直上のみＳｉＯ₂膜１０をストラ
イプ状に除去し、熱拡散もしくはイオン注入等によりＺ
ｎ等のアクセプタをメサ最上層のｐ型ＩｎＰクラッド層
５に達する深さまでドープして、レーザ部３０のｐ型Ｉ
ｎＰクラッド層８のキャリア濃度をメサ３５直上のみ１
×１０¹⁸ｃｍ^-3まで高くした領域８ａを形成する（図２
（ｇ））。その後、ＳｉＯ₂膜１０を除去し、レーザ部
メサ直上を除く部分にＳｉＯ₂膜１２を再度形成して、
表面全面に金属電極２５を形成し、劈開により個々のチ
ップに分離して図１（ａ）、（ｂ）に示す光素子とす
る。

【００３２】上記の製造方法により作製された光素子
は、スポットサイズ変換部３１には電流が注入されず、
レーザ部３０にのみ電流注入を行って動作させる。ＭＯ
ＶＰＥ選択成長においては、ＳｉＯ₂膜２の幅の増加と
ともに層厚が厚く組成は長波長組成となるから、レーザ
部３０からの発光はスポットサイズ変換部３１の導波路
の組成と比較して長波長となり、スポットサイズ変換部
３１の導波路において損失はほとんど生じない。レーザ
部３０の光３２のスポットサイズは小さいが、スポット
サイズ変換部３１において拡大され、レンズなしで直接
光ファイバに結合しても十分高い結合効率が得られる。

【００３３】スポットサイズ変換部３１においては、光
３２のスポットサイズが拡大するため、図１（ｂ）に示
すように、光３２のフィールドがｐ型ＩｎＰクラッド層
８まで大きく広がっている。そのため、ｐ型ＩｎＰクラ
ッド層８における価電子帯間吸収の影響がレーザ部３０
よりも大きくなるが、本実施の形態１においてはスポッ
トサイズ変換部３１のｐ型ＩｎＰクラッド層８のキャリ
ア濃度が低いため、その吸収の影響は小さくなる。

【００３４】第２の実施の形態を、図２及び図３に基い
て説明する。図３（ａ）〜（ｃ）は、本実施の形態のス
ポットサイズ変換器集積レーザの製造工程を示す斜視図
である。

【００３５】先ず、第１の実施の形態と同様にして、図
２（ａ）に示すように、熱ＣＶＤによりｎ型ＩｎＰ基板
１上にＳｉＯ₂膜を１５０ｎｍ堆積させた後、通常のフ
ォトリソグラフィとウエットエッチングにより一対のＳ
ｉＯ₂膜２を形成する。図に示すように、ＳｉＯ₂膜２の
幅はレーザ部３０では一定、スポットサイズ変換部３１
では徐々に狭くなる構造となっており、ＳｉＯ₂膜２の
寸法は、レーザ部３０の幅Ｗ１が５０μｍ、レーザ部の
長さＬ１が３００μｍ、スポットサイズ変換部３１の長
さＬ２は２００μｍで、この２００μｍの間にＳｉＯ₂
膜２の幅Ｗ２が５０μｍから５μｍへと狭くなってい
る。また、ＳｉＯ₂膜間の開口幅Ｗは１．５μｍとなっ
ている。

【００３６】このＳｉＯ₂膜２を形成したｎ型ＩｎＰ基
板１上に、ＭＯＶＰＥ選択成長により、ｎ型ＩｎＰクラ
ッド層３（層厚１００ｎｍ、キャリア濃度１×１０¹⁸ｃ
ｍ^-3）、導波路層４、およびｐ型ＩｎＰクラッド層５
（層厚２００ｎｍ、キャリア濃度７×１０¹⁷ｃｍ^-3）を
順次積層し、ＳｉＯ₂膜２で挾まれた領域に、活性領域
となるストライプ状メサ３５を形成した後、全面に厚さ
４００ｎｍのＳｉＯ₂膜１１を熱ＣＶＤ法により堆積さ
せ、半導体層及びＳｉＯ₂膜２をＳｉＯ₂膜１１で覆う
（図２（ｂ））。導波路層４は、ＩｎＧａＡｓＰ（層厚
６０ｎｍ、波長組成１１３０ｎｍ）ガイド層、ＩｎＧａ
ＡｓＰ（層厚６ｎｍ、波長組成１２７０ｎｍ、歪量０．
７％）井戸層（層数６層）とＩｎＧａＡｓＰ（層厚１０
ｎｍ、波長組成１１３０ｎｍ）障壁層からなる多重量子
井戸活性層、ＩｎＧａＡｓＰ（層厚６０ｎｍ、波長組成
１１３０ｎｍ）ガイド層を順次積層した積層構造であ
る。ストライプ状メサ３５は、第１の実施の形態と同様
に、スポットサイズ変換部３１のＩｎＰクラッド層３、
５と導波路層４が、レーザ部３０との接続部からスポッ
トサイズ変換部端面に向けて徐々に薄くなるテーパー状
で、ＩｎＧａＡｓＰで成る導波路層４がレーザ部３０の
導波路層４よりも短波長の組成になっている。なお、各
半導体層の層厚、波長組成、歪量はいずれもレーザ部３
０における値である。成長条件は、第１の実施の形態と
同様に、成長圧力７５Ｔｏｒｒ、成長温度６２５℃であ
る。

【００３７】次に、図２（ｃ）に示すように、不活性ガ
ス、例えばＡｒガス、を用いたイオンミリングにより全
面をエッチングし、メサ斜面部のＳｉＯ₂膜１１を除去
する。ＳｉＯ₂膜１１のエッチング速度は、Ａｒイオン
の入射角度依存性があり、角度をつけることによりエッ
チング速度が大きくなり、約６０°で最大になる。メサ
斜面は（１１１）Ｂ面が露出しており、メサ斜面に対す
るＡｒイオンの入射角は、約５５°となる。従って、メ
サ斜面部ではエッチング速度が平坦部の約２倍となり、
平坦部のＳｉＯ₂膜１１を残し、メサ斜面のＳｉＯ₂膜１
１のみを除去することができる。

【００３８】次に、図２（ｄ）に示すように、メサ３５
を覆うようにフォトレジストマスク２３を通常のフォト
リソグラフィにより形成し、弗酸と弗化アンモニウムの
混合液によりメサ上部以外の平坦面のＳｉＯ₂膜１１を
エッチング除去する。このとき、フォトレジストマスク
２３がＳｉＯ₂膜２上のＳｉＯ₂膜１１を覆っているが、
サイドエッチングによりＳｉＯ₂膜２、１１を完全に除
去することができる。これにより、メサ上部にのみＳｉ
Ｏ₂膜１１を残すことができる。この後、フォトレジス
トマスク２３を除去し、メサ上部のＳｉＯ₂膜１１を選
択成長マスクとして、図２（ｅ）に示すように、メサ３
５の両側にｐ型ＩｎＰ電流ブロック層６（層厚６００ｎ
ｍ、キャリア濃度６×１０¹⁷ｃｍ^-3）、ｎ型ＩｎＰ電流
ブロック層７（層厚６００ｎｍ、キャリア濃度３×１０
¹⁸ｃｍ^-3）をＭＯＶＰＥにより成長すした後、弗酸と弗
化アンモニウムの混合液によりメサ上部のＳｉＯ₂膜１
１をエッチングして除去する。

【００３９】次に、図３（ａ）に示すように、全面にＩ
ｎＧａＡｓＰエッチングストッパー層１３（層厚１０ｎ
ｍ、波長組成１０５０ｎｍ）、ｐ型ＩｎＰクラッド層８
（層厚３５００ｎｍ、キャリア濃度１×１０¹⁸ｃ
ｍ^-3）、ｐ型ＩｎＧａＡｓコンタクト層９（層厚３００
ｎｍ、キャリア濃度１×１０¹⁹ｃｍ^-3）をＭＯＶＰＥに
より形成する。

【００４０】次に、ｐ型ＩｎＧａＡｓコンタクト層９上
全面にＳｉＯ₂膜１０を形成した後、スポットサイズ変
換部３１のＳｉＯ₂膜１０を除去し、硫酸＋過酸化水素
＋水から成るエッチング液でエッチングすることにより
スポットサイズ変換部３１のｐ型ＩｎＧａＡｓコンタク
ト層９を除去し、さらに、塩酸＋燐酸から成るエッチン
グ液でスポットサイズ変換部３１のｐ型ＩｎＰクラッド
層８を除去する（図３（ｂ））。このときＩｎＧａＡｓ
Ｐエッチングストッパー層１３は塩酸＋燐酸のエッチン
グ液でエッチングされないから、エッチングは、ＩｎＧ
ａＡｓＰエッチングストッパー層１３で止る。

【００４１】この後、ＭＯＶＰＥにより、スポットサイ
ズ変換部にｐ型ＩｎＰクラッド層１４（層厚３５００ｎ
ｍ、キャリア濃度１×１０¹⁷ｃｍ^-3）を形成し、全面に
ＳｉＯ₂膜１２を形成した後、レーザ部３０のメサ直上
のみＳｉＯ₂膜１２を除去し（図３（ｃ））、表面全面
及び基板裏面に金属電極を形成し、劈開により個々のチ
ップに分離して光素子が出来上がる。

【００４２】この第２の実施の形態で作製した光素子に
ついても、第１の実施の形態の光素子と同様の効果が得
られる。

【００４３】上記第２の実施の形態では、ＩｎＧａＡｓ
Ｐエッチングストッパー層１３上にキャリア濃度１×１
０¹⁸ｃｍ^-3のｐ型ＩｎＰクラッド層８を形成後、スポッ
トサイズ変換部に該当するｐ型ＩｎＰクラッド層８をエ
ッチングして除去し、その部分にキャリア濃度１×１０
¹⁷ｃｍ^-3のｐ型ＩｎＰクラッド層１４を形成している
が、これとは逆に、ＩｎＧａＡｓＰエッチングストッパ
ー層１３上にキャリア濃度１×１０¹⁷ｃｍ^-3のｐ型Ｉｎ
Ｐクラッド層１４を形成後、レーザ部に該当するｐ型Ｉ
ｎＰクラッド層１４をエッチングして除去し、その部分
にキャリア濃度１×１０¹⁸ｃｍ^-3のｐ型ＩｎＰクラッド
層８を形成してもよい。

【００４４】第３の実施の形態を図２、図４、図５に基
いて説明する。図４（ａ）〜（ｆ）は、本実施の形態の
スポットサイズ変換器集積レーザの製造工程を示す図
で、（ａ）、（ｂ）、（ｆ）は斜視図、（ｃ）〜（ｅ）
はレーザ部端面の正面図である。図５（ａ）は本実施の
形態の光素子の斜視図、図５（ｂ）は、図５（ａ）のＡ
−Ａ’における断面図である。

【００４５】ｐ型ＩｎＰ基板１５（キャリア濃度１×１
０¹⁸ｃｍ^-3）上全面に、ｐ型ＩｎＰバッファ層１６（層
厚４μｍ、キャリア濃度１×１０¹⁷ｃｍ^-3）を形成した
後、図４（ａ）に示すように、レーザ部３０となる領域
の一部分のみ窓の開いたＳｉＯ₂膜１７を形成し、この
窓の開いた部分にＺｎなどのアクセプタを拡散法あるい
はイオン注入法によりドープし、この部分のｐ型ＩｎＰ
バッファ層１６のキャリア濃度を１×１０¹⁸ｃｍ^-3と高
くした領域１６ａを形成する。

【００４６】次に、ＳｉＯ₂膜１７を除去し、図４
（ｂ）に示すような一対のＳｉＯ₂膜２を熱ＣＶＤによ
り形成する。図に示すように、ＳｉＯ₂膜２の幅はレー
ザ部３０では一定、スポットサイズ変換部３１では徐々
に狭くなる構造となっており、このレーザ部３０がＺｎ
をドープしてキャリア濃度を高くした高濃度Ｚｎドープ
領域１６ａに一致するようＳｉＯ₂膜２を形成する。Ｓ
ｉＯ₂膜２の寸法は、レーザ部３０の幅Ｗ１が５０μ
ｍ、レーザ部３０の長さＬ１が３００μｍ、スポットサ
イズ変換部３１の長さＬ２は２００μｍで、この２００
μｍの間にＳｉＯ₂膜２の幅が５０μｍから５μｍへと
狭くなっている。また、ＳｉＯ₂膜間の開口幅Ｗは１．
５μｍとなっている。このＳｉＯ₂膜２を形成したｐ型
ＩｎＰバッファ層上にＭＯＶＰＥ選択成長により、導波
路層４、およびｎ型ＩｎＰクラッド層１８（層厚２００
ｎｍ、キャリア濃度１×１０¹⁸ｃｍ^-3）を順次積層し、
ＳｉＯ₂膜２で挾まれた領域に活性領域となるストライ
プ状のメサ３５を形成した後、全面に厚さ４００ｎｍの
ＳｉＯ₂膜１１を熱ＣＶＤ法により堆積させ、半導体層
及びＳｉＯ₂膜２をＳｉＯ₂膜１１で覆う。次いで、第１
の実施の形態と同様の方法でメサ上部のみにＳｉＯ₂膜
１１を残す（図４（ｃ））。ここで、導波路層４は、Ｉ
ｎＧａＡｓＰ（層厚６０ｎｍ、波長組成１１３０ｎｍ）
ガイド層、ＩｎＧａＡｓＰ（層厚６ｎｍ、波長組成１２
７０ｎｍ、歪量０．７％）井戸層（層数６層）とＩｎＧ
ａＡｓＰ（層厚１０ｎｍ、波長組成１１３０ｎｍ）障壁
層からなる多重量子井戸活性層、ＩｎＧａＡｓＰ（層厚
６０ｎｍ、波長組成１１３０ｎｍ）ガイド層を順次積層
した積層構造である。なお、層厚、波長組成、歪量はい
ずれもレーザ部における値である。成長条件は、第１の
実施の形態と同様、成長圧力７５Ｔｏｒｒ、成長温度６
２５℃である。

【００４７】次に、メサ上部のＳｉＯ₂膜１１を選択成
長マスクとして、図４（ｄ）に示すように、メサ３５の
両側にｐ型ＩｎＰ電流ブロック層１９（層厚２００ｎ
ｍ、キャリア濃度３×１０¹⁷ｃｍ^-3）その両側にｎ型Ｉ
ｎＰ電流ブロック層２０（層厚４００ｎｍ、キャリア濃
度１×１０¹⁸ｃｍ^-3）、ｐ型ＩｎＰ電流ブロック層２１
（層厚６００ｎｍ、キャリア濃度１×１０¹⁸ｃｍ^-3）を
ＭＯＶＰＥにより順次成長する。この後、メサ上部のＳ
ｉＯ₂膜１１を除去し、図４（ｅ）に示すように、全面
にｎ型ＩｎＰクラッド層２２（層厚３５００ｎｍ、キャ
リア濃度３×１０¹⁸ｃｍ^-3）をＭＯＶＰＥにより形成す
る。最後に、ｎ型ＩｎＰクラッド層２２全面にＳｉＯ₂
膜１０を形成した後、レーザ部３０のストライプ状メサ
直上のみＳｉＯ₂膜１０を除去し（図４（ｆ））、表面
全面及び基板裏面に金属電極２５を形成し、劈開により
個々のチップに分離して図５に示す光素子とする。

【００４８】この第３の実施の形態の光素子について
も、第１の実施の形態の光素子と同じ効果が得られる。

【００４９】第４の実施の形態について図６を参照して
説明する。

【００５０】先ず、熱ＣＶＤによりｎ型ＩｎＰ基板１上
にＳｉＯ₂膜を１５０ｎｍ堆積させた後、通常のフォト
リソグラフィとウエットエッチングにより一対のＳｉＯ
₂膜２を形成する。一対のＳｉＯ₂膜２は、図６に示すよ
うに、レーザ部３０で幅が広く、スポットサイズ変換部
３１ではレーザ部３０に比べて幅が狭くなっている。各
部のＳｉＯ₂膜２の寸法は、レーザ部３０の幅Ｗ１が５
０μｍ、レーザ部３０の長さＬ１が３００μｍ、スポッ
トサイズ変換部３１の幅Ｗ２が４μｍ、スポットサイズ
変換部３１の長さＬ２が１００μｍ、ＳｉＯ₂膜間の開
口幅Ｗが１．５μｍとなっている。このＳｉＯ₂膜２を
形成したｎ型ＩｎＰ基板上に、第１の実施の形態と同様
の製造方法で、図２（ｂ）〜（ｇ）の工程を経て第１の
実施の形態と同じ半導体積層構造を形成して光素子とし
た。なお、各半導体層の層厚、キャリア濃度、組成も第
１の実施の形態と全く同じである。

【００５１】第５の実施の形態について図６を参照して
説明する。

【００５２】熱ＣＶＤによりｎ型ＩｎＰ基板１上にＳｉ
Ｏ₂膜を１５０ｎｍ堆積させた後、通常のフォトリソグ
ラフィとウエットエッチングにより一対のＳｉＯ₂膜２
を形成する。一対のＳｉＯ₂膜２は第４の実施の形態と
同様、図６に示すように、レーザ部３０で幅が広く、ス
ポットサイズ変換部３１ではレーザ部３０に比べて幅が
狭くなっている。各部のＳｉＯ₂膜２の寸法は、レーザ
部３０の幅Ｗ１が５０μｍ、レーザ部３０の長さＬ１が
３００μｍ、スポットサイズ変換部３１の幅Ｗ２が４μ
ｍ、スポットサイズ変換部３１の長さＬ２が１００μ
ｍ、ＳｉＯ₂膜間の開口幅Ｗが１．５μｍである。この
ＳｉＯ₂膜２を形成したｎ型ＩｎＰ基板上に、第２の実
施の形態と同様の製造方法で、図２（ｂ）〜（ｅ）、図
３（ａ）〜（ｃ）の工程を経て第２の実施の形態と同じ
半導体積層構造を形成して光素子とした。なお、各半導
体層の層厚、キャリア濃度、組成も第２の実施の形態と
全く同じである。

【００５３】第６の実施の形態について説明する。

【００５４】第３の実施の形態と同様に、ｐ型ＩｎＰ基
板１５（キャリア濃度１×１０¹⁸ｃｍ^-3）上全面に、ｐ
型ＩｎＰバッファ層１６（層厚４μｍ、キャリア濃度１
×１０¹⁷ｃｍ^-3）を形成した後、図４（ａ）に示すよう
に、一部分のみ窓の開いたＳｉＯ₂膜１７を形成し、こ
の窓の開いた部分にＺｎなどのアクセプタを拡散法ある
いはイオン注入法によりドープし、この部分のｐ型Ｉｎ
Ｐバッファ層１６のキャリア濃度を１×１０¹⁸ｃｍ^-3と
高くする。

【００５５】次に、ＳｉＯ₂膜１７を除去し、図６に示
すような一対のＳｉＯ₂膜２を熱ＣＶＤによりｐ型Ｉｎ
Ｐバッファ層１６上に形成する。第４の実施の形態と同
様、ＳｉＯ₂膜２は、レーザ部３０で幅が広く、スポッ
トサイズ変換部３１ではレーザ部３０に比べて幅が狭く
なっている。各部のＳｉＯ₂膜２の寸法は、レーザ部３
０の幅Ｗ１が５０μｍ、レーザ部３０の長さＬ１が３０
０μｍ、スポットサイズ変換部３１の幅Ｗ２が４μｍ、
スポットサイズ変換部３１の長さＬ２が１００μｍ、Ｓ
ｉＯ₂膜間の開口幅Ｗが１．５μｍである。このＳｉＯ₂
膜２を形成したｐ型ＩｎＰ基板上に、第３の実施の形態
と同様の製造方法で、図４（ｃ）〜（ｆ）の工程を経て
第３の実施の形態と同じ半導体積層構造を形成して光素
子とした。なお、各半導体層の層厚、キャリア濃度、組
成も第３の実施の形態と全く同じである。

【００５６】第７の実施の形態について説明する。この
実施の形態の光素子は、スポットサイズ変換器と光増幅
器を備えた光素子の例である。

【００５７】第１〜第６の実施の形態において作製した
光素子の端面にＳｉＯ₂膜やシリコン窒化膜（ＳｉＮ
膜）で成る無反射膜を形成してレーザ発振を抑制し、レ
ーザ部が光増幅器として機能するスポットサイズ変換器
集積半導体光増幅器を作製した。この光素子において
も、上記第１〜第６の実施の形態と同様の効果が得られ
た。

【００５８】第８の実施の形態について説明する。この
実施の形態の光素子は、光素子端面を斜めにしてレーザ
発振を抑制し、レーザ部が光増幅器として機能するスポ
ットサイズ変換器集積半導体光増幅器の例で、その断面
図を図７に示す。

【００５９】ｎ型ＩｎＰから成り、表面方位が（１０
０）方向から、＜０１１＞方向へ１０度傾いたオフ方位
面を持つオフ角度基板１ａを用い、基板表面（オフ方位
面）と（０−１１）面との交わり線に平行な方向にスト
ライプ状空隙部を持つ一対のＳｉＯ₂膜２を形成する。
この一対のＳｉＯ₂膜２は、第１の実施の形態と同様
に、熱ＣＶＤにより基板表面（オフ方位面）上に１５０
ｎｍ堆積させた後、通常のフォトリソグラフィとウエッ
トエッチングにより形成する。ＳｉＯ₂膜２の幅は、第
１の実施の形態と同様、図２（ａ）に示すように、光増
幅部（第１の実施の形態のレーザ部３０に相当する）で
は一定、スポットサイズ変換部３１では徐々に狭くなる
構造となっており、ＳｉＯ₂膜２の寸法は、光増幅部の
幅Ｗ１が５０μｍ、光増幅部の長さＬ１が３００μｍ、
スポットサイズ変換部３１の長さＬ２は２００μｍで、
この２００μｍの間にＳｉＯ₂膜２の幅が５０μｍから
５μｍへと狭くなっている。また、ＳｉＯ₂膜間の開口
幅Ｗ２は１．５μｍとなっている。このＳｉＯ₂膜２を
形成したｎ型ＩｎＰ基板１ａ上に、第１の実施の形態と
同様の製造方法で、第１の実施の形態と同じ半導体積層
構造と金属電極を形成し、劈開により個々のチップに分
離した後、端面にＳｉＯ₂膜或いはＳｉＮ膜で成る無反
射膜（図示省略）を形成し、レーザ部が光増幅器３０ａ
として機能するスポットサイズ変換器集積半導体光増幅
器を作製した。なお、基板の面方位を除いて、各半導体
層の層厚、キャリア濃度、組成は第１の実施の形態と全
く同じであり、図７に付した番号で第１の実施の形態
（図１、図２）と同じ番号は第１の実施の形態と同じも
のを示している。

【００６０】この第８の実施の形態では、（１００）面
基板に替えて、表面方位が（１００）から、＜０１１＞
方向へ数度傾いたオフ角度基板を用い、基板表面と（０
−１１）面との交わり線方向にストライプを形成してい
るため、ストライプと垂直方向に基板を劈開すると、基
板は（０１１）面を晒して劈開される。このため、図７
に示すように、活性層のストライプ方向Ｓと劈開面の法
線ｎは角度を持つことになり、素子端面での反射率が低
減された斜め端面が形成されレーザ発振が抑制される。
このような斜め端面を形成する方法として、表面方位が
（１００）から＜０１０＞方向へ数度傾いたオフ角度基
板を用いてもよい。

【００６１】この第８の実施の形態は、オフ角度基板を
用いて第１の実施の形態の方法により、素子端面が基板
表面に垂直でない光素子を作製したが、オフ角度基板を
用いて第２〜第６の実施の形態の方法で、本実施の形態
と同様に、素子端面が基板表面に垂直でない光素子を作
製してもよい。

【００６２】第９の実施の形態について説明する。この
実施の形態の光素子は、素子端面が活性層のストライプ
方向に対して垂直ではなく、垂直から傾けて、ストライ
プ方向に対して素子端面を斜めに形成してレーザ発振を
抑制し、レーザ部が光増幅器として機能するスポットサ
イズ変換器集積半導体光増幅器の例である。

【００６３】先ず、第１の実施の形態と同様にして、熱
ＣＶＤにより、基板表面の面方位が（１００）のｎ型Ｉ
ｎＰ基板１上にＳｉＯ₂膜を１５０ｎｍ堆積させた後、
通常のフォトリソグラフィとウエットエッチングによ
り、図８（基板の平面図）に示すように、一対のＳｉＯ
₂膜２を形成する。ＳｉＯ₂膜２の幅は光増幅部３０ａで
は一定、スポットサイズ変換部３１では徐々に狭くなる
構造となっており、ＳｉＯ₂膜２の寸法は、光増幅部３
０ａの幅Ｗ１が５０μｍ、光増幅部３０ａの長さＬ１が
３００μｍ、スポットサイズ変換部３１の長さＬ２は２
００μｍで、この２００μｍの間にＳｉＯ₂膜２の幅が
５０μｍから５μｍへと狭くなっている。また、ＳｉＯ
₂膜間の開口幅Ｗは１．５μｍとなっている。この時、
ＳｉＯ₂膜間のストライプ状開口２ａは、＜０１１＞方
向から７度傾けて形成する。則ち、端面に対してストラ
イプの方向が斜めになるように一対のＳｉＯ₂膜２を形
成する。この後、ＳｉＯ₂膜２を形成したｎ型ＩｎＰ基
板上に、第１の実施の形態と同様の製造方法で、図２
（ｂ）〜（ｇ）の工程を経て第１の実施の形態と同じ半
導体積層構造と金属電極を形成し、劈開により個々のチ
ップに分離した後、端面にＳｉＯ₂膜或いはシリコン窒
化膜から成る無反射膜を形成して光素子とした。

【００６４】この光素子は、メサストライプ方向に対し
て素子端面が斜めに形成されていると共に素子端面に無
反射膜が形成されているため、レーザ発振が抑制され、
レーザ部が光増幅器として機能するポットサイズ変換器
集積半導体光増幅器となる。なお、各半導体層の層厚、
キャリア濃度、組成は第１の実施の形態と全く同じであ
る。

【００６５】本実施の形態は、第１の実施の形態と同じ
製造方法で素子端面が活性層のストライプ方向に対して
斜めに形成された光素子を作製したが、ＳｉＯ₂膜間の
ストライプ状開口２ａを＜０１１＞方向から数度傾けて
形成し、第２〜第６の実施の形態の製造方法により、本
実施の形態と同様に、メサストライプ方向に対して素子
端面が斜めに形成された光素子を作製してもよい。

【００６６】第１０の実施の形態について説明する。本
実施の形態は、分布帰還半導体レーザ（ＤＦＢレーザ）
とスポットサイズ変換器を集積化した光素子の例であ
る。

【００６７】干渉露光法又は電子ビーム露光により、Ｉ
ｎＰ基板に塗布したレジストを露光して回折格子パター
ンをレーザ部３０のみに形成し、ウエットエッチング或
いはＡｒイオンビームなどのドライエッチングにより、
図９（ａ）に示すように、ＩｎＰ基板に回折格子３４を
形成し、レジストを除去する。この後、第１〜第６の実
施の形態の方法により、ＳｉＯ₂膜や各半導体層を形成
して、第１〜第６の実施の形態と同様の半導体積層構造
を形成してＤＦＢレーザ部３０とスポットサイズ変換部
３１とを有するスポットサイズ変換器集積レーザを作製
した。図９（ｂ）に、第１の実施の形態の方法で作製し
たＤＦＢレーザ部３０を有する光素子の断面図を示す。
なお、図面に付した番号で第１の実施の形態と同じ番号
は、第１の実施の形態のものと同じものを示している。

【００６８】上記各実施の形態ではＩｎＧａＡｓＰ／Ｉ
ｎＰ系の材料について説明したが、この材料系に限らず
他の材料、例えばＩｎＧａＡｓＰ／ＩｎＡｌＡｓ系、Ｇ
ａＡｓＰ／ＩｎＧａＡｓＰ系等、でも本発明は適用でき
る。

【００６９】

【発明の効果】本発明は、スポットサイズ変換部での光
損失が小さくなることから、スポットサイズ変換部を付
加したことによる光素子のスロープ効率の低下、動作電
流や閾値電流の上昇を防ぐことができる。またこのと
き、レーザ部や光増幅部等の能動部のｐ型ＩｎＰクラッ
ド層のキャリア濃度は、従来構造の光素子と同等のキャ
リア濃度となっているため、従来の光素子と同等の動作
電圧を保つことができる。

【００７０】従来の方法で作製したスポットサイズ変換
器集積レーザは、レーザ部のみの素子と比較して室温に
おける閾値電流が６ｍＡ程度高かったが、上記方法によ
り作製したスポットサイズ変換器集積レーザは、レーザ
部のみの光素子と比較して室温における閾値電流は２ｍ
Ａ高い程度で、閾値電流の増加は最小限に抑えられてい
る。

【図面の簡単な説明】

【図１】第１の実施の形態の光素子を示す図で、
（ａ）は斜視図、（ｂ）は（ａ）のＡ−Ａ’における断
面図である。

【図２】第１の実施の形態の光素子を作製する製造
工程を示す図である。

【図３】第２の実施の形態の製造工程を示す図であ
る。

【図４】第３の実施の形態の製造工程を示す図であ
る。

【図５】第３の実施の形態の光素子を示す図で、
（ａ）は斜視図、（ｂ）は（ａ）のＡ−Ａ’における断
面図である。

【図６】第４〜第６の実施の形態で使用する成長マ
スク（ＳｉＯ2膜）の形状を示す斜視図である。

【図７】第８の実施の形態の光素子の光軸に平行な
断面図である。

【図８】第９の実施の形態の光素子を作製するとき
に成長マスクとして基板に形成したＳｉＯ₂膜の形状を
示す平面図である。

【図９】第１０の実施の形態を説明する図で、
（ａ）はレーザ部に回折格子を形成した基板の斜視図、
（ｂ）はＤＦＢレーザ部を有する光素子の断面図であ
る。

【図１０】従来の光素子を作製する製造工程を示す
図である。

【図１１】従来の光素子を示す図で、（ａ）は部分
断面斜視図、（ｂ）は光軸に沿って切断した断面図であ
る。

【図１２】光素子モジュールの斜視図である。

【符号の説明】

１ｎ型ＩｎＰ基板２ＳｉＯ₂膜２ａストライプ状開口３ｎ型ＩｎＰクラッド層４導波路層５ｐ型ＩｎＰクラッド層６ｐ型ＩｎＰ電流ブロック層７ｎ型ＩｎＰ電流ブロック層８ｐ型ＩｎＰクラッド層８ａ高濃度Ｚｎドープ領域９ｐ型ＩｎＧａＡｓコンタクト層１０ＳｉＯ₂膜１１ＳｉＯ₂膜１２ＳｉＯ₂膜１３ＩｎＧａＡｓＰエッチングストッパー層１４ｐ型ＩｎＰクラッド層１５ｐ型ＩｎＰ基板１６ｐ型ＩｎＰバッファ層１６ａ高濃度Ｚｎドープ領域１７ＳｉＯ₂膜１８ｎ型ＩｎＰクラッド層１９ｐ型ＩｎＰ電流ブロック層２０ｎ型ＩｎＰ電流ブロック層２１ｐ型ＩｎＰ電流ブロック層２２ｎ型ＩｎＰクラッド層２３フォトレジストマスク２５金属電極３０レーザ部３０ａ光増幅部３１スポットサイズ変換部３２光３４回折格子３５ストライプ状メサ４０Ｓｉ基板４１半導体レーザ４２球レンズ４３光ファイバ

Claims

【特許請求の範囲】

【請求項１】電流が注入されて発光或いは光増幅作用
を生じるストライプ状の能動領域と前記能動領域に接続
した電流が注入されないスポットサイズ変換部とを有
し、前記能動領域及びスポットサイズ変換部が、第１導
電型のクラッド層、活性層を含む導波路層、第２導電型
の第１クラッド層を第１導電型基板上に順次積層したス
トライプ状の積層構造及び前記積層構造上に形成した第
２導電型の第２クラッド層を有する半導体光素子におい
て、前記スポットサイズ変換部の前記第２クラッド層の
キャリア濃度が前記能動領域の前記第２クラッド層のキ
ャリア濃度よりも低いことを特徴とする半導体光素子。
【請求項２】電流が注入されて発光或いは光増幅作用
を生じるストライプ状の能動領域と前記能動領域に接続
した電流が注入されないスポットサイズ変換部とを有
し、前記能動領域及びスポットサイズ変換部が、第２導
電型のバッファ層、活性層を含むストライプ状導波路
層、第１導電型のストライプ状第１クラッド層を第２導
電型基板上に順次積層した積層構造及び前記積層構造上
に形成した第１導電型の第２クラッド層を有する半導体
光素子において、前記スポットサイズ変換部の前記第２
導電型バッファ層のキャリア濃度が前記能動領域の前記
第２導電型バッファ層のキャリア濃度よりも低いことを
特徴とする半導体光素子。
【請求項３】能動領域が、レーザ発振する半導体レー
ザである請求項１または２記載の半導体光素子。
【請求項４】能動領域が、回折格子を有する分布帰還
型半導体レーザである請求項１または２記載の半導体光
素子。
【請求項５】素子両端面に無反射膜を有し、能動領域
がレーザ発振を抑制した光増幅機能を有する請求項１ま
たは２記載の半導体光素子。
【請求項６】素子端面が基板面に垂直、且つ、ストラ
イプの方向に対して斜めに傾いている請求項５記載の半
導体光素子。
【請求項７】素子端面が基板面に対して斜めに傾斜し
ている請求項５記載の半導体光素子。
【請求項８】積層構造の両側面に基板と逆の導電型の
電流ブロック層、基板と同じ導電型の電流ブロック層が
順次積層形成された請求項１〜７記載の半導体光素子。
【請求項９】積層構造の両側面に高抵抗或いは半絶縁
性の電流ブロック層が形成された請求項１〜７記載の半
導体光素子。
【請求項１０】導波路層が、２つのガイド層で活性層
を挾んだ積層構造である請求項１〜７記載の半導体光素
子。
【請求項１１】クラッド層がＩｎＰ、活性層がＩｎＧ
ａＡｓＰ障壁層と前記障壁層よりもバンドギャップが小
さいＩｎＧａＡｓＰ量子井戸層とから成る多重量子井戸
層、ガイド層が前記ＩｎＧａＡｓＰ量子井戸層よりもバ
ンドギャップが大きいＩｎＧａＡｓＰである請求項１〜
１０記載の半導体光素子。
【請求項１２】スポットサイズ変換部のストライプ状
積層構造を構成する半導体層の層厚が光出力端面に向か
って連続的に減少している請求項１〜１１記載の半導体
光素子。
【請求項１３】互いに鏡像関係にあり、且つ、スポッ
トサイズ変換部となる部分とレーザ発振或いは光増幅機
能を有する能動領域となる部分との幅が相違する２本の
第１の誘電体薄膜を特定の距離隔てて互いに接近させて
第１導電型半導体基板表面に形成する工程と、前記第１
の誘電体薄膜を選択成長マスクとして、前記２本の第１
の誘電体薄膜に挾まれた領域に第１導電型クラッド層、
活性層を含む導波路層、第２導電型の第１クラッド層を
順次成長してストライプ状の多層構造で成るメサストラ
イプを形成する選択成長工程と、前記メサストライプ両
脇の第１の誘電体薄膜を除去すると共に、前記メサスト
ライプの頂上に第２の誘電体薄膜を形成する工程と、前
記第２の誘電体薄膜を選択成長マスクとして前記メサス
トライプの両脇に電流ブロック層を選択成長する工程
と、前記第２の誘電体薄膜を除去し、前記電流ブロック
層及びメサストライプ上に第２導電型の第２クラッド層
を含む半導体層を成長する工程と、前記第２クラッド層
の内の前記能動領域に該当する領域に不純物をドープし
てキャリア濃度の高い領域を形成する不純物ドープ工程
と、前記能動領域に該当するメサストライプ部分に電流
を注入する手段を前記半導体層上に形成する工程とを含
むことを特徴とする半導体光素子の製造方法。
【請求項１４】互いに鏡像関係にあり、且つ、スポッ
トサイズ変換部となる部分とレーザ発振或いは光増幅機
能を有する能動領域となる部分との幅が互いに異なる２
本の第１の誘電体薄膜を特定の距離隔てて互いに接近さ
せて第１導電型半導体基板表面に形成する工程と、前記
第１の誘電体薄膜を選択成長マスクとして、前記２本の
第１の誘電体薄膜に挾まれた領域に第１導電型クラッド
層、活性層を含む導波路層、第２導電型の第１クラッド
層を順次成長してストライプ状の多層構造で成るメサス
トライプを形成する選択成長工程と、前記メサストライ
プ両脇の第１の誘電体薄膜を除去すると共に、前記メサ
ストライプの頂上に第２の誘電体薄膜を形成する工程
と、前記第２の誘電体薄膜を選択成長マスクとして前記
メサストライプの両脇に電流ブロック層を選択成長する
工程と、前記第２の誘電体薄膜を除去し、前記電流ブロ
ック層及びメサストライプ上にエッチングストッパー層
を成長し、さらに、その上に第２導電型の第２クラッド
層を含む第１半導体層を成長する工程と、前記第１半導
体層の内の前記スポットサイズ変換部に該当する領域の
第１半導体層をエッチングストッパー層に達する深さま
でエッチング除去するエッチング工程と、前記第１半導
体層を除去したエッチングストッパー層上に、前記第２
クラッド層よりもキャリア濃度の低い第２導電型の第３
クラッド層を含む第２半導体層を選択成長する工程と、
前記能動領域に該当するメサストライプ部分に電流を注
入する手段を前記第１、第２半導体層上に形成する工程
とを含むことを特徴とする半導体光素子の製造方法。
【請求項１５】互いに鏡像関係にあり、且つ、スポッ
トサイズ変換部となる部分とレーザ発振或いは光増幅機
能を有する能動領域となる部分との幅が互いに異なる２
本の第１の誘電体薄膜を特定の距離隔てて互いに接近さ
せて第１導電型半導体基板表面に形成する工程と、前記
第１の誘電体薄膜を選択成長マスクとして、前記２本の
第１の誘電体薄膜に挾まれた領域に第１導電型クラッド
層、活性層を含む導波路層、第２導電型の第１クラッド
層を順次成長してストライプ状の多層構造で成るメサス
トライプを形成する選択成長工程と、前記メサストライ
プ両脇の第１の誘電体薄膜を除去すると共に、前記メサ
ストライプの頂上に第２の誘電体薄膜を形成する工程
と、前記第２の誘電体薄膜を選択成長マスクとして前記
メサストライプの両脇に電流ブロック層を選択成長する
工程と、前記第２の誘電体薄膜を除去し、前記電流ブロ
ック層及びメサストライプ上にエッチングストッパー層
を成長し、さらに、その上に第２導電型の第２クラッド
層を含む第１半導体層を成長する工程と、前記第１半導
体層の内の前記能動領域に該当する領域の第１半導体層
をエッチングストッパー層に達する深さまでエッチング
除去するエッチング工程と、前記第１半導体層を除去し
たエッチングストッパー層上に、前記第２クラッド層よ
りもキャリア濃度の高い第２導電型の第３クラッド層を
含む第２半導体層を選択成長する工程と、前記能動領域
に該当するメサストライプ部分に電流を注入する手段を
前記第１、第２半導体層上に形成する工程とを含むこと
を特徴とする半導体光素子の製造方法。
【請求項１６】第２導電型半導体基板表面に第２導電
型バッファ層を成長する工程と、レーザ発振或いは光増
幅機能を有する能動領域となる部分の前記バッファ層の
部分に不純物をドープしてキャリア濃度の高い領域を形
成する不純物ドープ工程と、互いに鏡像関係にあり、且
つ、スポットサイズ変換部となる部分とそれに隣接した
能動領域となる部分との幅が相違する２本の第１の誘電
体薄膜を特定の距離隔てて互いに接近させて第２導電型
バッファ層表面に形成する工程と、前記第１の誘電体薄
膜を選択成長マスクとして、前記２本の第１の誘電体薄
膜に挾まれた領域に活性層を含む導波路層、第１導電型
の第１クラッド層を順次成長してストライプ状の多層構
造で成るメサストライプを形成する選択成長工程と、前
記メサストライプ両脇の第１の誘電体薄膜を除去すると
共に、前記メサストライプの頂上に第２の誘電体薄膜を
形成する工程と、前記第２の誘電体薄膜を選択成長マス
クとして前記メサストライプの両脇に電流ブロック層を
選択成長する工程と、前記第２の誘電体薄膜を除去し、
前記電流ブロック層及びメサストライプ上に第１導電型
の第２クラッド層を含む半導体層を成長する工程と、前
記能動領域に該当するメサストライプ部分に電流を注入
する手段を前記半導体層上に形成する工程とを含むこと
を特徴とする半導体光素子の製造方法。
【請求項１７】能動領域に相当する半導体基板一部領
域主面に回折格子を形成する工程を含む請求項１３〜１
６記載の半導体光素子の製造方法。
【請求項１８】半導体基板として表面方位が（１０
０）から＜０１１＞方向或いは＜０１０＞方向へ数度傾
いたオフ角度基板を用いる請求項１３〜１６記載の半導
体光素子の製造方法。
【請求項１９】（１００）半導体基板を用い、第１の
誘電体膜を＜０１１＞から数度傾けた方向に走行させて
形成する請求項１３〜１６記載の半導体光素子の製造方
法。
【請求項２０】（１００）半導体基板を用い、第１の
誘電体膜を＜０１１＞方向に走行させて形成する請求項
１３〜１８記載の半導体光素子の製造方法。
【請求項２１】導波路層を、ガイド層、活性層、ガイ
ド層の積層構造とする請求項１３〜２０記載の半導体光
素子の製造方法。
【請求項２２】能動領域における幅が一定で、スポッ
トサイズ変換部における幅が素子端面に向かって漸次減
少している第１の誘電体膜を形成する請求項１３〜２１
記載の半導体光素子の製造方法。
【請求項２３】能動領域における幅が一定で、スポッ
トサイズ変換部における幅が能動領域における幅よりも
狭い一定の幅の第１の誘電体膜を形成する請求項１３〜
２１記載の半導体光素子の製造方法。