JPWO2020026330A1 - 半導体レーザ装置の製造方法、および半導体レーザ装置 - Google Patents

半導体レーザ装置の製造方法、および半導体レーザ装置 Download PDF

Info

Publication number
JPWO2020026330A1
JPWO2020026330A1 JP2020533927A JP2020533927A JPWO2020026330A1 JP WO2020026330 A1 JPWO2020026330 A1 JP WO2020026330A1 JP 2020533927 A JP2020533927 A JP 2020533927A JP 2020533927 A JP2020533927 A JP 2020533927A JP WO2020026330 A1 JPWO2020026330 A1 JP WO2020026330A1
Authority
JP
Japan
Prior art keywords
layer
conductive type
ridge
clad layer
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020533927A
Other languages
English (en)
Other versions
JP7019821B2 (ja
Inventor
歩 淵田
歩 淵田
禎 高瀬
禎 高瀬
直幹 中村
直幹 中村
涼子 鈴木
涼子 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020026330A1 publication Critical patent/JPWO2020026330A1/ja
Application granted granted Critical
Publication of JP7019821B2 publication Critical patent/JP7019821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

第一導電型クラッド層（１１）、活性層（２０）、第二導電型第一クラッド層（３０）の順に積層され、頂部が平坦に形成されたリッジ（４１）と、リッジ（４１）の両側を、第二導電型第一クラッド層（３０）より高い位置まで埋め込む第一埋め込み層（５０）と、第一埋め込み層（５０）を覆うとともに、リッジ（４１）の中央の方向およびリッジ（４１）の頂部に向けてせり出すことにより、それぞれのせり出した部分が対向して形成する開口を電流狭窄窓（６１）とする第二埋め込み層（６０）と、電流狭窄窓（６１）とともに第二埋め込み層（６０）を埋め込む第二導電型第二クラッド層（７０）とを備え、リッジ（４１）の頂部の側となる第二埋め込み層（６０）の面は、第二導電型第一クラッド層（３０）の面内に納まるように形成されている。

Description

本願は、半導体レーザ装置およびその製造方法に関する。
従来の半導体レーザ装置は、活性層を有するストライプ状のリッジをブロック層で埋込んだ構造としている（例えば、特許文献１参照）。この従来の半導体レーザは例えば、ＳｉＯ２製のマスクを用いてリッジを形成した後に、当該マスクを選択成長マスクとして、ＦｅドープＩｎＰ、ｎ型ＩｎＰの順で積層されるブロック層を形成する。さらに、選択成長マスクの一部をエッチングして選択成長マスクを縮退させた後、活性層の上側のｐ型ＩｎＰクラッド層の上面の一部をエッチングすることで、ｐ型ＩｎＰクラッド層の中央部上面に対して、両脇部分の上面が低くなるように形成する。さらに、縮退された前記マスクを選択成長マスクとしてｎ型ＩｎＰブロック層を積み増した後、ｐ型ＩｎＰでリッジストライプを埋込むことにより、活性層を有するストライプ状のリッジをブロック層で埋込んだ構造を形成することができる。
特開２０１１−２４９７６６号公報
半導体レーザの動作電流を低減するには、活性層とｎ型ブロック層の間のホールリークパス幅を狭窄することが有効であり、特許文献１では、ｐ型クラッド層の上面の一部を薄くすることによってホールリークパス幅を狭窄している。しかしながら、この方法では、ｐ型クラッド層の上面の一部をエッチングする際、制御性良くエッチングを停止することが出来ず、所望の厚さでp型クラッド層を残すことが困難である。また、ウエハ面内でエッチングレートが均一ではないこともあるため、ウエハ全面に亘って所望の厚さでｐ型クラッド層を残すことは困難である。特にｐ型クラッド層を残すことなく、活性層の上面に至る位置までエッチングした場合、活性層とｎ型ブロック層が繋がることによって電子リークが生じてしまい、動作電流を低減することが出来ない。さらに、ｐ型クラッド層の上面の一部をエッチングする際に、同時にｐ型クラッド層の近傍の埋め込み層をエッチングするため、埋め込み層上に形成されるn型ブロック層の先端部の下面が活性層に近づく。このため、活性層側方から埋め込み層を介したｎ型ＩｎＰブロック層への電子リークが増加することとなる。
本願は、上記のような課題を解決するための技術を開示するものであり、ホールリークパス幅が狭窄され、かつ電子リークが抑制できる半導体レーザ装置およびその製造方法を提供することを目的とする。
本願に開示される半導体レーザ装置の製造方法は、第一導電型を有する第一導電型基板の表面に、第一導電型を有する第一導電型クラッド層、活性層、第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層、第二導電型第一クラッド層とは異なる半導体材料から構成されるキャップ層の順に積層して積層構造体を形成し、この積層構造体の両側を活性層よりも第一導電型基板に近い位置までエッチングしてリッジを形成するリッジ形成工程と、リッジの両側を第一導電型とは異なる導電型を有する第一埋め込み層で第二導電型第一クラッド層より高い位置まで埋め込むリッジ埋め込み工程と、リッジの頂部中央のキャップ層を残してリッジの頂部両側のキャップ層を除去することにより、残ったキャップ層の両側に第二導電型第一クラッド層を露出させる第一クラッド層露出工程と、第一埋め込み層と、キャップ層の両側に露出した第二導電型第一クラッド層との表面に第一導電型を有する第二埋め込み層を成長させる第二埋め込み層形成工程と、第二埋め込み層を成長させた後、リッジの頂部の中央に残ったキャップ層を除去して第二導電型第一クラッド層を露出させるキャップ層除去工程と、第二埋め込み層と、リッジの頂部の中央に露出した第二導電型第一クラッド層とを埋め込むように第二導電型を有する第二導電型第二クラッド層を成長させる第二クラッド層形成工程と、を含むものである。
本願に開示される別の半導体レーザ装置の製造方法は、第一導電型を有する第一導電型基板の表面に、第一導電型を有する第一導電型クラッド層、活性層、第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層、第二導電型第一クラッド層とは異なる半導体材料から構成されるキャップ層の順に積層して積層構造体を形成し、この積層構造体の両側を活性層よりも第一導電型基板に近い位置までエッチングしてリッジを形成するリッジ形成工程と、リッジの両側を第一導電型とは異なる導電型を有する第一埋め込み層で第二導電型第一クラッド層より高い位置まで埋め込むリッジ埋め込み工程と、リッジと、第一埋め込み層とを覆うように第一導電型を有する第二埋め込み層を成長させる第二埋め込み層形成工程と、リッジの中央に対応した位置の第二埋め込み層をエッチングして、リッジの中央にキャップ層を露出させるキャップ層露出工程と、リッジの中央に露出したキャップ層を除去して第二導電型第一クラッド層を露出させる第一クラッド層露出工程と、第二埋め込み層とリッジの中央に露出した第二導電型第一クラッド層とを埋め込むように第二導電型を有する第二導電型第二クラッド層を成長する第二クラッド層形成工程と、を含むものである。
本願に開示される半導体レーザ装置は、第一導電型を有する第一導電型基板の表面に第一導電型を有する第一導電型クラッド層、活性層、第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層の順に積層されるとともに、活性層よりも第一導電型基板に近い位置から突出して形成された頂部が平坦なリッジと、リッジの両側を、それぞれ第二導電型第一クラッド層より高い位置まで埋め込む第一埋め込み層と、それぞれの第一埋め込み層をそれぞれ覆うとともに、リッジの中央の方向および平坦なリッジの頂部に向けてせり出すことにより、それぞれのせり出した部分が対向して形成する開口を電流狭窄窓とする第二埋め込み層と、電流狭窄窓とともに第二埋め込み層を埋め込む、第二導電型を有する第二導電型第二クラッド層と、を備え、リッジの頂部に向けてせり出した部分のリッジの頂部の側となる第二埋め込み層の面は、第二導電型第一クラッド層のリッジの側方の端部を限度として、第二導電型第一クラッド層の面内に納まるように形成されているものである。
本願に開示される別の半導体レーザ装置は、第一導電型を有する第一導電型基板の表面に第一導電型を有する第一導電型クラッド層、活性層、前記第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層の順に積層されるとともに、活性層よりも第一導電型基板に近い位置から突出して形成された頂部が平坦なリッジと、リッジの両側を、それぞれ第二導電型第一クラッド層より高い位置まで埋め込む第一埋め込み層と、それぞれの第一埋め込み層をそれぞれ覆うとともに、リッジの中央の方向にせり出すことにより、それぞれのせり出した部分が対向して形成する開口を電流狭窄窓とする第二埋め込み層と、電流狭窄窓とともに第二埋め込み層を埋め込む第二導電型を有する第二導電型第二クラッド層と、を備え、第二埋め込み層と第二導電型第一クラッド層との間に、第二導電型を有するキャップ層が設けられたものである。
本願に開示される半導体レーザ装置および半導体レーザ装置の製造方法によれば、ホールリークパス幅が狭窄され、かつ電子リークが抑制できる半導体レーザ装置およびその製造方法を提供することができる効果がある。
実施の形態１による半導体レーザ装置の概略構成を示す断面図である。 実施の形態１による半導体レーザ装置の別の概略構成を示す断面図である。 図３Ａから図３Ｃは、実施の形態１による半導体レーザ装置の製造工程を断面図により示す第一の図である。 図４Ａから図４Ｃは、実施の形態１による半導体レーザ装置の製造工程を断面図により示す第二の図である。 実施の形態１による半導体レーザ装置の動作と比較例による半導体レーザ装置の動作とを比較して示す線図である。 図６Ａから図６Ｃは、実施の形態２による半導体レーザ装置の製造工程を断面図により示す第一の図である。 図７Ａから図７Ｃは、実施の形態２による半導体レーザ装置の製造工程を断面図により示す第二の図である。 実施の形態３による半導体レーザ装置の作用を説明するための線図である。 実施の形態４による半導体レーザ装置の作用を説明するための線図である。 図１０Ａから図１０Ｃは、実施の形態５による半導体レーザ装置の製造工程を断面図により示す第一の図である。 図１１Ａから図１１Ｃは、実施の形態５による半導体レーザ装置の製造工程を断面図により示す第二の図である。 比較例の半導体レーザ装置の概略構成を示す断面図である。
図１は、実施の形態１による半導体レーザ装置１０１の構成を示す断面図である。図１に示すように、半導体レーザ装置１０１は、ｎ型ＩｎＰ基板１０の上に、ｎ型ＩｎＰクラッド層１１、活性層２０、ｐ型ＩｎＰ第一クラッド層３０の順に積層されたリッジ４１が設けられている。リッジ４１の側面は、第一埋め込み層５０でｐ型ＩｎＰ第一クラッド層３０より高い位置まで埋め込まれ、第一埋め込み層５０の上にｎ型ＩｎＰ第二埋め込み層６０が設けられている。また、ｎ型ＩｎＰ第二埋め込み層６０の一部はリッジ４１の上にせり出し、リッジ４１の中央でｐ型ＩｎＰ第一クラッド層３０の上面、すなわちリッジ４１の頂部が露出している。さらに、ｎ型ＩｎＰ第二埋め込み層６０、およびリッジ４１の中央に露出しているｐ型ＩｎＰ第一クラッド層３０は、ｐ型ＩｎＰ第二クラッド層７０で埋め込まれている。ｎ型ＩｎＰ基板１０の下およびｐ型ＩｎＰ第二クラッド層７０の上には電極８０が設けられている。
ｎ型ＩｎＰ基板１０は、（００１）面を主面とする４．０×１０１８ｃｍ−３のＳがドーピングされた基板である。ｎ型ＩｎＰクラッド層１１は、ｎ型ＩｎＰ基板１０の上に４．０×１０１８ｃｍ−３のＳがドーピングされた厚さ０．３μｍのＩｎＰからなる。活性層２０は、多重量子井戸を含むＡｌＧａＩｎＡｓ系もしくはＩｎＧａＡｓＰ系材料からなる。ｐ型ＩｎＰ第一クラッド層３０は、１．０×１０１８ｃｍ−３のＺｎがドーピングされた厚さ０．０２μｍのＩｎＰからなる。リッジ４１は、幅が通常０．８〜１．４μｍ程度である。なお、ドーピング濃度、厚さ、幅などの数値は典型的な例を示しており、例示された数値、範囲に限られない。
第一埋め込み層５０は、５．０×１０１7ｃｍ−３のＺｎがドーピングされたｐ型ＩｎＰ、もしくは半絶縁性材料であるＦｅを５．０×１０１６ｃｍ−３ドーピングしたＩｎＰからなる。ｎ型ＩｎＰ第二埋め込み層６０は、第一埋め込み層５０の上にあって、７．０×１０１８ｃｍ−３のＳがドーピングされた厚さ０．４μｍのＩｎＰからなる。なお、第一埋め込み層５０は、ＺｎあるいはＦｅ以外のＴｉ、Ｃｏ、Ｒｕなどの材料をドーピングしたＩｎＰからなる半絶縁性材料でもよい。さらに、第一埋め込み層５０は、ｐ型半導体層あるいは半絶縁性材料層を複数積層して構成されていてもよい。以上のように、第一埋め込み層５０の導電型は、ｐ型または半絶縁性であればよく、この第一埋め込み層５０の導電型をｎ型とは異なる導電型と称することにする。したがって、第一埋め込み層５０、は不純物濃度または導電型が異なる他の半導体層との組み合わせによって構成されていてもよい。
図１に示すように、リッジ４１の上には、リッジ４１の両側からｎ型ＩｎＰ第二埋め込み層６０が、それぞれリッジ４１の中央の方向に幅ａだけせり出している。ａは通常０．２μｍ程度であるが、０μｍより大きくリッジ４１の幅の１／２よりも小さい範囲であれば、この値に限らない。ｐ型ＩｎＰ第一クラッド層３０のリッジ４１の頂部となる面は平坦で、ｎ型ＩｎＰ第二埋め込み層６０はまた、リッジ４１の頂部に向けてもせり出しており、リッジ４１の頂部では、ｐ型ＩｎＰ第一クラッド層３０とｎ型ＩｎＰ第二埋め込み層６０の先端部が面で接触している。リッジ４１の中央の方向にせり出す幅ａが０μｍより大きくリッジ４１の幅の１／２よりも小さい範囲であるため、リッジ４１の中央に対応する位置には、両側からせり出したｎ型ＩｎＰ第二埋め込み層６０の、それぞれのせり出した部分が対向して開口が形成されており、この開口が電流狭窄窓６１となる。また、第一埋め込み層５０の側面とｎ型ＩｎＰ第二埋め込み層６０の接する面６５はｎ型ＩｎＰ基板１０に対して垂直な面でなくてもよく、例えば図２のような傾斜した面であてもよい。ただし、ｐ型ＩｎＰ第一クラッド層３０のリッジ４１の頂部となる面に接触するｎ型ＩｎＰ第二埋め込み層６０の面、すなわちｎ型ＩｎＰ第二埋め込み層６０のリッジ４１の頂部およびリッジ４１の中央に向けてせり出してリッジ４１の頂部の側となる面は、リッジ４１の外側には存在せず、ｐ型ＩｎＰ第一クラッド層３０のリッジ４１の端部を限度として、ｐ型ＩｎＰ第一クラッド層３０の内側に納まるように形成されていなければならない。
リッジ４１の中央に露出しているｐ型ＩｎＰ第一クラッド層３０はｎ型ＩｎＰ第二埋め込み層６０とともに、１．０×１０１８ｃｍ−３のＺｎがドーピングされた厚さ２．０μｍのＩｎＰからなるｐ型ＩｎＰ第二クラッド層７０で埋め込まれており、リッジ４１の頂部の中央ではｐ型ＩｎＰ第一クラッド層３０とｐ型ＩｎＰ第二クラッド層７０が接触している。また、ｎ型ＩｎＰ基板１０の下側、およびｐ型ＩｎＰ第二クラッド層７０の上側には電極８０が存在する。電極８０は、Ａｕ、Ｇｅ、Ｚｎ、Ｐｔ、Ｔｉ等の金属からなる。
半導体レーザ装置１０１の、紙面に垂直な方向、すなわちレーザの光軸方向の端面である前端面と後端面は劈開により形成された（１１０）面により共振器を形成している。電流注入によって活性層で得られた発光は共振器内で増幅され、レーザ発振に至る。共振器長は１５０μｍから３００μｍとされることが多いが、この範囲に限るものではない。
以上の構成の半導体レーザ装置１０１において、上下の電極８０から電流注入を行うと、ｎ型ＩｎＰ基板１０からｎ型ＩｎＰクラッド層１１を通じて電子が、ｐ型ＩｎＰ第二クラッド層７０からｐ型ＩｎＰ第一クラッド層３０を通じてホールが、それぞれ供給される。ｐ型ＩｎＰ第二クラッド層７０から供給されたホールはｎ型ＩｎＰ基板１０の方向へ向かって流れ出す。図１にはこのホール電流を矢印で示している。そのうち一部のホールはｐ型ＩｎＰ第二クラッド層７０とｎ型ＩｎＰ第二埋め込み層６０の界面に存在するポテンシャル障壁によりブロックされる。上記の通りブロックされたホール電流は、ｎ型ＩｎＰ第二埋め込み層６０に挟まれた電流狭窄窓６１を通過してｎ型ＩｎＰ基板１０の方向に向かって流れる。電流狭窄窓６１を通過したホール電流はｐ型ＩｎＰ第一クラッド層３０を通過して活性層２０に注入されるまでの間に横方向に広がりが生じる。しかし、電流狭窄窓６１の幅はリッジ４１の幅よりも狭いために、横方向に広がったホールも活性層２０に効率よく注入される。
次に、実施の形態１による半導体レーザ装置１０１の製造方法について、図３Ａから図３Ｃ、および図４Ａから図４Ｃに基づき説明する。これらの図は、実施の形態１による半導体レーザ装置１０１の製造工程を断面図により示している。まず、ｎ型ＩｎＰ基板１０の上に、ｎ型ＩｎＰクラッド層１１、活性層２０、ｐ型ＩｎＰ第一クラッド層３０、ＩｎＧａＡｓＰキャップ層３１の順に積層して積層構造体を形成する。ＩｎＧａＡｓＰキャップ層３１は厚さ０．２８μｍのアンドープ層であるが、ｐ型にドーピングされていても良く、組成が異なる二層以上のＩｎＧａＡｓＰ系材料から構成されていても良い。その後、図３Ａに示すように、ＳｉＯ２製のマスク４０（以降ＳｉＯ２マスク４０と称する）をリッジ４１の幅で形成し、ＳｉＯ２マスク４０を用いて、積層構造体の両側を、ｎ型ＩｎＰ基板１０の途中までエッチングしてリッジ４１を形成する。以上をリッジ形成工程と称することにする。なお、ここではエッチングはｎ型ＩｎＰ基板１０の途中までとしたが、活性層２０よりも低い位置であればよく、ｎ型ＩｎＰクラッド層１１の途中までとしてもよい。
続いて、図３Ｂに示すように、ＳｉＯ２マスク４０を選択成長マスクとしてリッジ４１の両サイドをｐ型ＩｎＰ第一クラッド層３０より高い位置まで第一埋め込み層５０で埋め込む。（リッジ埋め込み工程）
次いで、図３Ｃに示すように、ＳｉＯ２マスク４０の幅をバッファードフッ酸またはフッ酸を用いて縮退させた後、ＳｉＯ２マスク４０の両側に露出したＩｎＧａＡｓＰキャップ層３１を酒石酸により除去する。すると、狭められたＳｉＯ２マスク４０の直下にのみＩｎＧａＡｓＰキャップ層３１が残り、ＳｉＯ２マスク４０の両脇のリッジ４１の最上部にはｐ型ＩｎＰ第一クラッド層３０が露出する。（第一クラッド層露出工程）
続いて、図４Ａに示すように、ＳｉＯ２マスク４０を選択成長マスクとして、ＳｉＯ２マスク４０両側に露出したｐ型ＩｎＰクラッド層３０および第一埋め込み層５０を覆うようにｎ型ＩｎＰ第二埋め込み層６０を成長する。（第二埋め込み層形成工程）
次いで図４ＢのようにＳｉＯ２マスク４０をバッファードフッ酸またはフッ酸を用いて除去した後、ＩｎＧａＡｓＰキャップ層３１を酒石酸を用いて除去する。（キャップ層除去工程）
その後、図４Ｃのようにｐ型ＩｎＰ第一クラッド層３０およびｎ型ＩｎＰ第二埋め込み層６０を覆うようにｐ型ＩｎＰ第二クラッド層７０を成長させる。（第二クラッド層形成工程）
最後にｎ型ＩｎＰ基板１０の外側およびｐ型ＩｎＰ第二クラッド層７０の外側に、電極８０を形成することで、図１に示す半導体レーザ装置１０１が完成する。
なお、本実施の形態１ではｎ型ＩｎＰ基板を用いた半導体レーザ装置およびその製造方法を説明したが、ｐ型ＩｎＰ基板を用いて各半導体層の導電型を逆にした構造であっても良い。本願ではｐ型およびｎ型の導電型のうち、一方を第一導電型、他方を第二導電型と称することもある。すなわち第二導電型は第一導電型とは逆の導電型であり、第一導電型がｐ型であれば第二導電型はｎ型となり、第一導電型がｎ型であれば第二導電型はｐ型となる。また、半導体材料としては主にＩｎＰ系を例として説明するが、他の半導体材料であっても良い。よって、本願において、導電型および材料を特定せずに、例えば、ｎ型ＩｎＰ基板として説明した部材は第一導電型基板、ｎ型ＩｎＰクラッド層として説明した部材は第一導電型クラッド層、ｐ型ＩｎＰ第一クラッド層として説明した部材は第二導電型第一クラッド層、ｐ型ＩｎＰ第二クラッド層として説明した部材は第二導電型第二クラッド層のように称することもある。
図１２は、比較例として例えば特許文献１に開示されている従来構造の半導体レーザ装置２００を模式的に示す断面図である。図１２に示すように、従来構造ではｐ型ＩｎＰクラッド層３０１の上面の一部をエッチングしてｐ型ＩｎＰクラッド層３０１の一部を薄くすることによってホールリークパス幅ｄを狭窄している。しかしこの方法では、ｐ型ＩｎＰクラッド層３０１の上面の一部をエッチングする際、制御性良くエッチングを停止することが出来ず、所望の厚さでｐ型ＩｎＰクラッド層３０１を残すことが困難である。ｐ型ＩｎＰクラッド層３０１のエッチング量が想定よりも小さくなった場合は狙いよりもホールリークパス幅ｄが広がり、その結果、ホールリーク量が増えて特性悪化の原因となる。逆にｐ型ＩｎＰクラッド層３０１のエッチング量が想定よりも大きくなった場合は、ｐ型ＩｎＰクラッド層３０１を残さずに活性層２０の上面に至る位置までエッチングされる可能性がある。この場合、活性層２０とｎ型ＩｎＰ第二埋め込み層６０１が繋がることによって活性層内で電子が発光再結合する前にｎ型ＩｎＰ第二埋め込み層６０１へリークしやすくなる。その結果、動作電流が増加する。
一方、実施の形態１ではＩｎＧａＡｓＰキャップ層３１とｐ型ＩｎＰ第一クラッド層３０との間でエッチングレートが異なるエッチャントを用いて選択エッチングを行っているため、制御性よくエッチングを停止することができる。そのため、図１に示すように結晶成長したｐ型ＩｎＰ第一クラッド層３０の膜厚をそのままホールリークパス幅ｄとすることができる。さらに、ｐ型ＩｎＰ第一クラッド層３０とＳｉＯ２マスク４０の間にキャップ層３１が存在するので、ｐ型ＩｎＰ第一クラッド層３０を薄膜化したままＳｉＯ２マスク４０と活性層２０を遠ざけることが出来る。したがってＳｉＯ２マスク４０によって活性層２０に歪みを生じさせることがないため、信頼性を損ねることがない。
図１２に示す比較例の構造の半導体レーザ装置２００では、第一埋め込み層５０とｐ型ＩｎＰクラッド層３０１とのエッチングの選択性がないため、選択成長用ＳｉＯ２マスク４０を縮退させてからマスクの両側のｐ型ＩｎＰクラッド層３０１上面をエッチングする際に、リッジ近傍の第一埋め込み層５０の一部も同時にエッチングしてしまう。その後、ｎ型ＩｎＰ第二埋め込み層６０１を成長すると、第一埋め込み層５０の上に形成されるｎ型ＩｎＰ第二埋め込み層６０１の先端底面部と活性層２０の側面が近づく。その結果、図１２の矢印で示すように活性層２０の側面から第一埋め込み層５０を介したn型ＩｎＰ第二埋め込み層６０１への電子リークが増加する。
図５は実施の形態１による半導体レーザ装置１０１と図１２に示す比較例の構造の半導体レーザ装置２００の電流−光出力特性を計算により導出し、比較した図である。図５において、横軸は半導体レーザに供給される電流を示し、縦軸は半導体レーザ装置の出力パワーを示す。なお、図５は動作温度を９５℃と想定している。図５に示すように、動作電流値が高い場合、比較例の半導体レーザ装置に比べて、実施の形態１の半導体レーザ装置の方が高い光出力が得られている。これは、比較例に比べて実施の形態１のほうが活性層の側面からｎ型ＩｎＰ第二埋め込み層への電子リークが起こりにくい構造となっているためである。
実施の形態２．
実施の形態１ではＳｉＯ２マスクの縮退を用いた製造方法を示したが、実施の形態２ではエッチングレートの異なる二つの材料から構成される二重マスクを用いて図１に示したのと同様の半導体レーザ装置１０１を作製する方法を示す。この製造方法を図６Ａ〜図６Ｃおよび図７Ａ〜図７Ｃに基づき説明する。
まず、ｎ型ＩｎＰ基板１０の上に、ｎ型クラッド層１１、活性層２０、ｐ型ＩｎＰ第一クラッド層３０、ＩｎＧａＡｓＰキャップ層３１を順に積層する。その後、電流狭窄窓６１の幅で第一マスク４３を形成し、その上を覆うようにリッジ４１の幅で第二マスク４４を形成する。第一マスク４３はエッチングレートが小さい材料、第二マスク４４はエッチングレートが第一マスク４３よりも大きい材料からなる。また、第一マスク４３の幅は第二マスク４４の幅よりも狭く、第一マスク４３は第二マスク４４に対して中央に位置するのが望ましい。図６Ａに示すように、この第一マスク４３と第二マスク４４からなる二重マスク４５を用いて活性層よりも低い位置までエッチングを行い、リッジ４１を形成する。
次に図６Ｂに示すように、リッジ４１の両側を第一埋め込み層５０で活性層よりも高い位置まで埋め込む。その後、図６Ｃのように第二マスク４４の選択エッチングを行う。例えば第一マスク４３の材料をＳｉＯ２、第二マスク４４の材料をＳｉＮとした場合、エッチングガスとしてＳＦ６を用いると、エッチングレートの差を利用して第二マスク４４のみを選択的にエッチングし、その下のＩｎＧａＡｓＰキャップ層３１を露出させることが出来る。
次に図７Ａに示すように、第一マスク４３の両脇に露出したＩｎＧａＡｓＰキャップ層３１を酒石酸により除去した後、第一埋め込み層５０およびリッジ４１を埋め込むようにｎ型ＩｎＰ第二埋め込み層６０を成長させる。
次いで図７Ｂのように第一マスク４３をバッファードフッ酸またはフッ酸を用いて除去した後、ＩｎＧａＡｓＰキャップ層３１を酒石酸を用いて除去する。その後、図７Ｃのようにｐ型ＩｎＰ第一クラッド層３０およびｎ型ＩｎＰ第二埋め込み層６０を覆うようにｐ型ＩｎＰ第二クラッド層７０を成長させる。最後にｎ型ＩｎＰ基板１０の下側、およびｐ型ＩｎＰ第二クラッド層７０の上側に、電極８０を形成する。
エッチングレートの異なる二つの材料から構成される二重マスクを用いることによっても、図１に示した、活性層２０の側面からｎ型ＩｎＰ第二埋め込み層６０への電子リークが起こりにくく、高い光出力が得られる半導体レーザ装置１０１を製造することができる。
実施の形態３．
図８は実施の形態３における半導体レーザ装置１０３の構成を示す断面図である。実施の形態３では図８のようにｎ型ＩｎＰ第二埋め込み層６０で挟まれた電流狭窄窓６１において、電流狭窄窓のｐ型ＩｎＰ第一クラッド層３０の側における開口の幅Ａが最も狭く、ｐ型ＩｎＰ第一クラッド層３０とは反対側の開口の幅Ｂが最も大きい構造となっている。幅Ａはリッジ４１の幅よりも狭いが、幅Ｂは幅Ａよりも広ければ、リッジ４１の幅よりも広くても狭くてもよい。その他の構造は実施の形態１の半導体レーザ装置１０１と同様であり、説明を省略する。
実施の形態３の半導体レーザ装置１０３は例えば次のように作製する。ｎ型ＩｎＰ第二埋め込み層６０を形成する第二埋め込み層形成工程までは実施の形態１または実施の形態２と同様の工程で作製する。その後ｐ型ＩｎＰ第二クラッド層７０を成長する前に高温アニールによりｎ型ＩｎＰ第二埋め込み層６０の形状をマストランスポートさせて崩す。その結果、電流狭窄窓６１の最上面の幅Ｂが最下面の幅Ａよりも広がる。その他の製造方法は実施の形態１と同様であり、説明を省略する。
ｎ型ＩｎＰ第二埋め込み層６０で挟まれた電流狭窄層６１の幅が狭いと、電流が流れる断面積が狭くなるため、素子抵抗が増加する原因となる。電流狭窄窓６１の電流が流れる方向厚さが同じである場合、実施の形態１の半導体レーザ装置１０１と実施の形態３の半導体レーザ装置１０３を比較すると、実施の形態３の半導体レーザ装置１０３のほうが電流が流れる断面積が広くなる領域が増えるため、実施の形態３の半導体レーザ装置１０３のほうが実施の形態１の半導体レーザ装置１０１よりも素子抵抗を低減することができる。
実施の形態４．
図９は実施の形態４による半導体レーザ装置１０４を示す断面図である。実施の形態４では、図９に示すように、ｐ型ＩｎＰ第二クラッド層７０を、電流狭窄窓６１側のキャリア濃度が高い高キャリア濃度層７０１と電極８０側のキャリア濃度が低い低キャリア濃度層７００の２層構造としている。図９に示す半導体レーザ装置１０４を製造する場合、ｎ型ＩｎＰ第二埋め込み層６０で挟まれた電流狭窄窓６１を高キャリア濃度ｐ型ＩｎＰの高キャリア濃度層７０１で埋め込んだ後、その上に高キャリア濃度層７０１よりもキャリア濃度が低いｐ型ＩｎＰの低キャリア濃度層７００を成長する。例えば、低キャリア濃度層７００を、実施の形態１のｐ型ＩｎＰ第二クラッド層７０と同じ、１．０×１０１８ｃｍ−３のＺｎがドーピングされたＩｎＰの層とした場合、高キャリア濃度層７０１は低キャリア濃度層７００よりもキャリア濃度が高く、例えば３．０×１０１８ｃｍ−３のＺｎがドーピングされた厚さ０．３μｍのＩｎＰの層とする。その他の製造方法は実施の形態１または実施の形態２と同様であり、説明を省略する。
ｎ型ＩｎＰ第二埋め込み層６０で挟まれた電流狭窄窓６１は、他の領域よりも電流が流れる断面積が狭くなるため、素子抵抗が増加する原因となる。実施の形態４の半導体レーザ装置１０４では電流狭窄窓６１を電極側の低キャリア濃度層７００よりもキャリア濃度が高い高キャリア濃度層７０１で埋め込むことにより、電流狭窄窓６１の抵抗を低減することができる。ただし、キャリア濃度が高いと光の吸収が大きくなるため、第二クラッド層全体を高キャリア濃度の層とすると、光への変換効率が低下する。したがって、型ＩｎＰ第二クラッド層７０における高キャリア濃度層７０１と低キャリア濃度層７００の割合を選択する必要がある。
本実施の形態４による半導体レーザ装置１０４によれば、実施の形態１、すなわち図１の半導体レーザ装置１０１において、実施の形態４における低キャリア濃度層７００と同じキャリア濃度のｐ型ＩｎＰ第二クラッド層７０を用いた場合よりも、素子抵抗が低い半導体レーザ装置を得ることが出来る。
実施の形態５．
図１０Ａ〜図１０Ｃおよび図１１Ａ〜図１１Ｃは、実施の形態５による半導体レーザ装置の製造方法の工程を断面図により示す図である。実施の形態５ではマスク縮退を用いない半導体レーザの製造方法を示す。図１０Ａでは実施の形態１と同様の方法でリッジ４１を作製するが、ＩｎＧａＡｓＰキャップ層３１の膜厚は例えば１０ｎｍ以下と、実施の形態１で説明した製造方法よりも薄くする。実施の形態１〜実施の形態４では、製造工程中で用いるＩｎＧａＡｓＰキャップ層３１を最終的には完全に除去し、半導体レーザ装置の構成要素としては用いていなかった。本実施の形態５では、後述のように、ＩｎＧａＡｓＰキャップ層３１を一部残して、半導体レーザ装置の構成要素として用いる。ＩｎＧａＡｓＰはＩｎＰよりも光の吸収係数が大きく、レーザ光の吸収損失を増やす原因となるため、ＩｎＧａＡｓＰキャップ層３１を半導体レーザ装置の構成要素として用いる場合、ＩｎＧａＡｓＰキャップ層３１はなるべく薄い方が望ましい。なお、ＩｎＧａＡｓＰキャップ層３１は、ここでは導電型はｐ型を想定している。
次に図１０Ｂのようにリッジ４１を活性層２０より上まで第一埋め込み層５０で埋め込む。その後、図１０ＣのようにＳｉＯ２マスク４０を除去し、図１１Ａのように第一埋め込み層５０およびリッジ４１全体を覆うようにｎ型ＩｎＰ第二埋め込み層６０を成長する。
次にｎ型ＩｎＰ第二埋め込み層６０の上に電流狭窄窓６１を形成するための選択エッチング用のＳｉＯ２マスク４２を形成する。その後、例えば塩酸を用いてｎ型ＩｎＰ第二埋め込み層６０をエッチングすると、ＩｎＰはＩｎＧａＡｓＰよりも塩酸に対するエッチングレートが大きいため、図１１ＢのようにＩｎＧａＡｓＰキャップ層３１の上で制御性良くエッチングをとめることが出来る。
次にリッジ４１の上部中央に露出したＩｎＧａＡｓＰキャップ層３１を酒石酸を用いて除去し、フッ酸用いてＳｉＯ２マスク４２を除去する。
次に図１１Ｃのようにｎ型ＩｎＰ第二埋め込み層６０およびリッジ４１を埋め込むようにｐ型ＩｎＰ第二クラッド層７０を成長する。以降は実施の形態１と同じであるため、説明を省略する。
図１１Ｃに示すように、本実施の形態５による半導体レーザ装置の製造方法により製造された半導体レーザ装置は、リッジ４１の中央に向けて張り出したｎ型ＩｎＰ第二埋め込み層６０とｐ型ＩｎＰ第一クラッド層３０との間にｐ型のＩｎＧａＡｓＰキャップ層３１が構造体として残る。このような構造の半導体レーザ装置であっても、実施の形態１で説明したように、活性層の側面からｎ型ＩｎＰ第二埋め込み層６０への電子リークが起こりにくい構造となっている。
本願には、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１０ ｎ型ＩｎＰ基板（第一導電型基板）、１１ ｎ型ＩｎＰクラッド層（第一導電型クラッド層）、２０ 活性層、３０ ｐ型ＩｎＰ第一クラッド層（第二導電型第一クラッド層）、３１ キャップ層、４０ マスク、４１ リッジ、４３ 第一マスク、４４ 第二マスク、４５ 二重マスク、５０ 第一埋め込み層、６０ 第二埋め込み層、６１ 電流狭窄窓、７０ ｐ型ＩｎＰ第二クラッド層（第二導電型第二クラッド層）
本願に開示される半導体レーザ装置の製造方法は、第一導電型を有する第一導電型基板の表面に、第一導電型を有する第一導電型クラッド層、活性層、第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層、第二導電型第一クラッド層とは異なる半導体材料から構成されるキャップ層の順に積層して積層構造体を形成し、この積層構造体の両側を活性層よりも第一導電型基板に近い位置までエッチングしてリッジを形成するリッジ形成工程と、リッジの両側を第一導電型とは異なる導電型を有する第一埋め込み層で第二導電型第一クラッド層より高い位置まで埋め込むリッジ埋め込み工程と、リッジと、第一埋め込み層とを覆うように第一導電型を有する第二埋め込み層を成長させる第二埋め込み層形成工程と、リッジの中央に対応した位置の第二埋め込み層をエッチングして、リッジの中央にキャップ層を露出させるキャップ層露出工程と、リッジの中央に露出したキャップ層を除去して第二導電型第一クラッド層を露出させる第一クラッド層露出工程と、第二埋め込み層と、リッジの中央に露出した第二導電型第一クラッド層と、第二埋め込み層と第二導電型第一クラッド層との間で露出したキャップ層の側面とを埋め込むように第二導電型を有する第二導電型第二クラッド層を成長する第二クラッド層形成工程と、を含むものである。
本願に開示される半導体レーザ装置は、第一導電型を有する第一導電型基板の表面に第一導電型を有する第一導電型クラッド層、活性層、第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層の順に積層されるとともに、活性層よりも第一導電型基板に近い位置から突出して形成された頂部が平坦なリッジと、リッジの両側を、それぞれ第二導電型第一クラッド層より高い位置まで埋め込む第一埋め込み層と、それぞれの第一埋め込み層をそれぞれ覆うとともに、リッジの中央の方向にせり出すことにより、それぞれのせり出した部分が対向して形成する開口を電流狭窄窓とする第二埋め込み層と、電流狭窄窓とともに第二埋め込み層を埋め込む第二導電型を有する第二導電型第二クラッド層と、第二埋め込み層と第二導電型第一クラッド層に挟まれたリッジ頂部両側に位置する第二導電型を有するキャップ層と、を備え、第二導電型第二クラッド層と第二導電型第一クラッド層がリッジ頂部中央で接しているものである。


Claims (10)

  1. 第一導電型を有する第一導電型基板の表面に、前記第一導電型を有する第一導電型クラッド層、活性層、前記第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層、前記第二導電型第一クラッド層とは異なる半導体材料から構成されるキャップ層の順に積層して積層構造体を形成し、この積層構造体の両側を前記活性層よりも前記第一導電型基板に近い位置までエッチングしてリッジを形成するリッジ形成工程と、
    前記リッジの両側を前記第一導電型とは異なる導電型を有する第一埋め込み層で前記第二導電型第一クラッド層より高い位置まで埋め込むリッジ埋め込み工程と、
    前記リッジの頂部中央の前記キャップ層を残して、前記リッジの頂部両側の前記キャップ層を除去することにより、残った前記キャップ層の両側に前記第二導電型第一クラッド層を露出させる第一クラッド層露出工程と、
    前記第一埋め込み層と、前記キャップ層の両側に露出した前記第二導電型第一クラッド層との表面に前記第一導電型を有する第二埋め込み層を成長させる第二埋め込み層形成工程と、
    前記第二埋め込み層を成長させた後、前記リッジの頂部の中央に残った前記キャップ層を除去して前記第二導電型第一クラッド層を露出させるキャップ層除去工程と、
    前記第二埋め込み層と、前記リッジの頂部の中央に露出した前記第二導電型第一クラッド層とを埋め込むように前記第二導電型を有する第二導電型第二クラッド層を成長させる第二クラッド層形成工程と、
    を含むことを特徴とする半導体レーザ装置の製造方法。
  2. 前記リッジ埋め込み工程の前記エッチングは前記リッジの幅のマスクを用いて行われ、
    前記第一クラッド層露出工程において、前記マスクの両側をエッチングにより縮退させて前記マスクの両側に前記キャップ層を露出させた後、前記キャップ層の露出部分を除去することを特徴とする請求項１に記載の半導体レーザ装置の製造方法。
  3. 前記リッジ埋め込み工程の前記エッチングは、第一マスクが前記リッジの幅を有する第二マスクにより覆われた二重マスクを用いて行われ、
    前記第一クラッド層露出工程において、選択エッチングにより前記二重マスクの前記第二マスクを除去して前記第一マスクの両側にキャップ層を露出させた後、前記キャップ層の露出部分を除去することを特徴とする請求項１に記載の半導体レーザ装置の製造方法。
  4. 第一導電型を有する第一導電型基板の表面に、前記第一導電型を有する第一導電型クラッド層、活性層、前記第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層、前記第二導電型第一クラッド層とは異なる半導体材料から構成されるキャップ層の順に積層して積層構造体を形成し、この積層構造体の両側を前記活性層よりも前記第一導電型基板に近い位置までエッチングしてリッジを形成するリッジ形成工程と、
    前記リッジの両側を前記第一導電型とは異なる導電型を有する第一埋め込み層で前記第二導電型第一クラッド層より高い位置まで埋め込むリッジ埋め込み工程と、
    前記リッジと、前記第一埋め込み層とを覆うように前記第一導電型を有する第二埋め込み層を成長させる第二埋め込み層形成工程と、
    前記リッジの中央に対応した位置の前記第二埋め込み層をエッチングして、前記リッジの中央に前記キャップ層を露出させるキャップ層露出工程と、
    前記リッジの中央に露出した前記キャップ層を除去して前記第二導電型第一クラッド層を露出させる第一クラッド層露出工程と、
    前記第二埋め込み層と前記リッジの中央に露出した前記第二導電型第一クラッド層とを埋め込むように前記第二導電型を有する第二導電型第二クラッド層を成長する第二クラッド層形成工程と、
    を含むことを特徴とする半導体レーザ装置の製造方法。
  5. 前記キャップ層は前記第二導電型を有することを特徴とする請求項１から４のいずれか１項に記載の半導体レーザ装置の製造方法。
  6. 第一導電型を有する第一導電型基板の表面に前記第一導電型を有する第一導電型クラッド層、活性層、前記第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層の順に積層されるとともに、前記活性層よりも前記第一導電型基板に近い位置から突出して形成された頂部が平坦なリッジと、
    前記リッジの両側を、それぞれ前記第二導電型第一クラッド層より高い位置まで埋め込む第一埋め込み層と、
    それぞれの前記第一埋め込み層をそれぞれ覆うとともに、前記リッジの中央の方向および平坦な前記リッジの頂部に向けてせり出すことにより、それぞれのせり出した部分が対向して形成する開口を電流狭窄窓とする第二埋め込み層と、
    前記電流狭窄窓とともに前記第二埋め込み層を埋め込む、前記第二導電型を有する第二導電型第二クラッド層と、を備え、
    前記リッジの前記頂部に向けてせり出した部分の前記リッジの前記頂部の側となる前記第二埋め込み層の面は、前記第二導電型第一クラッド層の前記リッジの端部を限度として、前記第二導電型第一クラッド層の面内に納まるように形成されたことを特徴とする半導体レーザ装置。
  7. 第一導電型を有する第一導電型基板の表面に前記第一導電型を有する第一導電型クラッド層、活性層、前記第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層の順に積層されるとともに、前記活性層よりも前記第一導電型基板に近い位置から突出して形成された頂部が平坦なリッジと、
    前記リッジの両側を、それぞれ前記第二導電型第一クラッド層より高い位置まで埋め込む第一埋め込み層と、
    それぞれの前記第一埋め込み層をそれぞれ覆うとともに、前記リッジの中央の方向にせり出すことにより、それぞれのせり出した部分が対向して形成する開口を電流狭窄窓とする第二埋め込み層と、
    前記電流狭窄窓とともに前記第二埋め込み層を埋め込む前記第二導電型を有する第二導電型第二クラッド層と、を備え、
    前記第二埋め込み層と前記第二導電型第一クラッド層との間に、前記第二導電型を有するキャップ層が設けられたことを特徴とする半導体レーザ装置。
  8. 前記電流狭窄窓は、前記第二導電型第一クラッド層の側における開口の幅が、前記第二導電型第一クラッド層とは反対側における開口の幅よりも狭いことを特徴とする請求項６または７に記載の半導体レーザ装置。
  9. 前記第二導電型第二クラッド層は、前記電流狭窄窓を埋める高キャリア濃度層と、前記高キャリア濃度層よりもキャリア濃度が低い低キャリア濃度層とで構成されたことを特徴とする請求項６から８のいずれか１項に記載の半導体レーザ装置。
  10. 前記第一導電型基板はＩｎＰ基板であり、前記第一埋め込み層はＦｅドープＩｎＰ層またはＲｕドープＩｎＰ層であることを特徴とする請求項６から９のいずれか１項に記載の半導体レーザ装置。
JP2020533927A 2018-07-31 2018-07-31 半導体レーザ装置の製造方法、および半導体レーザ装置 Active JP7019821B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/028574 WO2020026330A1 (ja) 2018-07-31 2018-07-31 半導体レーザ装置の製造方法、および半導体レーザ装置

Publications (2)

Publication Number Publication Date
JPWO2020026330A1 true JPWO2020026330A1 (ja) 2021-05-13
JP7019821B2 JP7019821B2 (ja) 2022-02-15

Family

ID=69230815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020533927A Active JP7019821B2 (ja) 2018-07-31 2018-07-31 半導体レーザ装置の製造方法、および半導体レーザ装置

Country Status (4)

Country Link
US (1) US20210273414A1 (ja)
JP (1) JP7019821B2 (ja)
CN (1) CN112438001B (ja)
WO (1) WO2020026330A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117013366A (zh) * 2023-07-31 2023-11-07 武汉云岭光电股份有限公司 一种掩埋异质结激光器制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63500279A (ja) * 1985-07-03 1988-01-28 ブリティシュ・テレコミュニケ−ションズ・パブリック・リミテッド・カンパニ 半導体構造の製造方法
JPH0282679A (ja) * 1988-09-20 1990-03-23 Fujitsu Ltd 半導体発光装置の製造方法
JPH05275796A (ja) * 1992-03-25 1993-10-22 Toshiba Corp 半導体レーザ装置及びその製造方法
JPH098398A (ja) * 1995-06-20 1997-01-10 Nec Corp 半導体レーザの製造方法
JP2001284735A (ja) * 2000-03-31 2001-10-12 Anritsu Corp 半導体発光素子及びその製造方法
JP2005167050A (ja) * 2003-12-04 2005-06-23 Nec Compound Semiconductor Devices Ltd 高抵抗埋め込み型半導体レーザ及びその製造方法
US20120014398A1 (en) * 2010-07-16 2012-01-19 Electronics And Telecommunications Research Institute Wavelength-tunable external cavity laser module
JP2016027653A (ja) * 2014-07-07 2016-02-18 住友電工デバイス・イノベーション株式会社 光半導体素子及び光半導体素子の製造方法
JP2017130657A (ja) * 2016-01-14 2017-07-27 住友電工デバイス・イノベーション株式会社 光半導体素子の製造方法および光半導体素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279486A (ja) * 1988-09-14 1990-03-20 Sharp Corp 半導体レーザ素子
TW291585B (ja) * 1994-07-04 1996-11-21 Mitsubishi Chem Corp
JPH0964452A (ja) * 1995-08-18 1997-03-07 Mitsubishi Electric Corp 半導体レーザ装置，及びその製造方法
KR970054972A (ko) * 1995-12-29 1997-07-31 김주용 레이저 다이오드 제조방법
JP3109481B2 (ja) * 1998-06-18 2000-11-13 日本電気株式会社 半導体レーザ素子及びその製造方法
US7604668B2 (en) 2005-07-29 2009-10-20 Gore Enterprise Holdings, Inc. Composite self-cohered web materials
JP2009033009A (ja) * 2007-07-30 2009-02-12 Panasonic Corp 半導体レーザ装置及びその製造方法
CN102368591B (zh) * 2011-10-28 2013-04-24 武汉华工正源光子技术有限公司 一种条形掩埋分布反馈半导体激光器的制作方法
JP6251934B2 (ja) * 2013-07-30 2017-12-27 住友電工デバイス・イノベーション株式会社 半導体レーザの製造方法
JP2016031970A (ja) * 2014-07-28 2016-03-07 三菱電機株式会社 光半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63500279A (ja) * 1985-07-03 1988-01-28 ブリティシュ・テレコミュニケ−ションズ・パブリック・リミテッド・カンパニ 半導体構造の製造方法
JPH0282679A (ja) * 1988-09-20 1990-03-23 Fujitsu Ltd 半導体発光装置の製造方法
JPH05275796A (ja) * 1992-03-25 1993-10-22 Toshiba Corp 半導体レーザ装置及びその製造方法
JPH098398A (ja) * 1995-06-20 1997-01-10 Nec Corp 半導体レーザの製造方法
JP2001284735A (ja) * 2000-03-31 2001-10-12 Anritsu Corp 半導体発光素子及びその製造方法
JP2005167050A (ja) * 2003-12-04 2005-06-23 Nec Compound Semiconductor Devices Ltd 高抵抗埋め込み型半導体レーザ及びその製造方法
US20120014398A1 (en) * 2010-07-16 2012-01-19 Electronics And Telecommunications Research Institute Wavelength-tunable external cavity laser module
JP2016027653A (ja) * 2014-07-07 2016-02-18 住友電工デバイス・イノベーション株式会社 光半導体素子及び光半導体素子の製造方法
JP2017130657A (ja) * 2016-01-14 2017-07-27 住友電工デバイス・イノベーション株式会社 光半導体素子の製造方法および光半導体素子

Also Published As

Publication number Publication date
WO2020026330A1 (ja) 2020-02-06
US20210273414A1 (en) 2021-09-02
CN112438001B (zh) 2022-06-24
CN112438001A (zh) 2021-03-02
JP7019821B2 (ja) 2022-02-15

Similar Documents

Publication Publication Date Title
JP4639107B2 (ja) 半導体レーザ及びその製造方法
US9564737B2 (en) Optical semiconductor device
JP4947778B2 (ja) 光半導体素子及びその製造方法
JP2002305353A (ja) 窒化物系半導体レーザ素子およびその製造方法
JP7019821B2 (ja) 半導体レーザ装置の製造方法、および半導体レーザ装置
JP5151231B2 (ja) 半導体光素子及びその製造方法
JP2002232080A (ja) 電流閉じ込め構造を持つ半導体素子及びその製造方法
WO2021152686A1 (ja) 光半導体装置とその製造方法
JPH10261835A (ja) 半導体レーザ装置、及びその製造方法
JPH0927657A (ja) 半導体レーザの製造方法
JP7145936B2 (ja) 半導体レーザおよびその製造方法
JP2003060319A (ja) 窒化物系半導体レーザ素子
TWI734229B (zh) 光學半導體裝置以及光學半導體裝置的製造方法
JP2005260109A (ja) 光半導体素子
JP2000101186A (ja) 半導体光素子およびその製造方法
JP2016127131A (ja) 光半導体装置及びその製造方法
JP4812649B2 (ja) 窒化物系半導体発光素子及びその製造方法
JPH05145182A (ja) 端面窓構造付き半導体レーザ装置の製造方法
JP2009266891A (ja) 半導体レーザおよびその製造方法
JPH10209568A (ja) 半導体光デバイスの製造方法
JPH08307010A (ja) 半導体レーザ
JPH05206581A (ja) 半導体発光素子及びその製造方法
JP2003086899A (ja) 半導体レーザ素子およびその製造方法
JPH0730188A (ja) 半導体レーザ素子
JP2006073705A (ja) 半導体レーザ素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220202

R151 Written notification of patent or utility model registration

Ref document number: 7019821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151