WO2020026330A1 - 半導体レーザ装置の製造方法、および半導体レーザ装置 - Google Patents

半導体レーザ装置の製造方法、および半導体レーザ装置 Download PDF

Info

Publication number
WO2020026330A1
WO2020026330A1 PCT/JP2018/028574 JP2018028574W WO2020026330A1 WO 2020026330 A1 WO2020026330 A1 WO 2020026330A1 JP 2018028574 W JP2018028574 W JP 2018028574W WO 2020026330 A1 WO2020026330 A1 WO 2020026330A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductivity type
ridge
type
semiconductor laser
Prior art date
Application number
PCT/JP2018/028574
Other languages
English (en)
French (fr)
Inventor
歩 淵田
禎 高瀬
直幹 中村
涼子 鈴木
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2020533927A priority Critical patent/JP7019821B2/ja
Priority to PCT/JP2018/028574 priority patent/WO2020026330A1/ja
Priority to CN201880095693.3A priority patent/CN112438001B/zh
Priority to US17/054,807 priority patent/US20210273414A1/en
Publication of WO2020026330A1 publication Critical patent/WO2020026330A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3235—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000 nm, e.g. InP-based 1300 nm and 1500 nm lasers

Definitions

  • the present application relates to a semiconductor laser device and a method for manufacturing the same.
  • a conventional semiconductor laser device has a structure in which a stripe-shaped ridge having an active layer is embedded in a block layer (for example, see Patent Document 1).
  • this conventional semiconductor laser for example, after a ridge is formed using a mask made of SiO 2 , a block layer is formed by stacking Fe-doped InP and n-type InP in this order using the mask as a selective growth mask. Further, after a part of the selective growth mask is etched to degenerate the selective growth mask, a part of the upper surface of the p-type InP cladding layer above the active layer is etched to thereby form a central portion of the p-type InP cladding layer. The upper surface of both side portions is formed lower than the upper surface.
  • an n-type InP block layer is added using the degenerated mask as a selective growth mask, and then a ridge stripe is buried with p-type InP, whereby a stripe-shaped ridge having an active layer is buried with the block layer. Can be formed.
  • the active layer and the n-type block layer are connected to each other, so that electron leakage occurs and the operating current cannot be reduced.
  • the buried layer near the p-type clad layer is simultaneously etched, so that the lower surface of the tip of the n-type block layer formed on the buried layer is activated.
  • the present application discloses a technique for solving the above-described problem, and an object thereof is to provide a semiconductor laser device in which a hole leak path width is narrowed and electron leakage can be suppressed, and a method for manufacturing the same.
  • the surface of the first conductivity type substrate having the first conductivity type, the first conductivity type clad layer having the first conductivity type, the active layer, the first conductivity type and A second conductive type first clad layer having a second conductive type that is the opposite conductive type, and a cap layer made of a semiconductor material different from the second conductive type first clad layer are stacked in this order to form a laminated structure.
  • both sides A first cladding layer exposing step of exposing the second conductivity type first cladding layer, a first buried layer, and a first conductivity type on the surface of the second conductivity type first cladding layer exposed on both sides of the cap layer.
  • Another method of manufacturing a semiconductor laser device disclosed in the present application is a method of manufacturing a semiconductor laser device, comprising the steps of: forming a first conductivity type clad layer having a first conductivity type on a surface of a first conductivity type substrate having a first conductivity type; A second conductive type first clad layer having a second conductive type that is the opposite conductive type to the second conductive type first clad layer, and a cap layer formed of a semiconductor material different from the first conductive layer, which is stacked in this order to form a laminated structure Forming a ridge by etching both sides of the laminated structure to a position closer to the first conductivity type substrate than the active layer, and forming a ridge on both sides of the ridge with a conductivity type different from the first conductivity type.
  • Two embedded layer forming process Etching the second buried layer at a position corresponding to the center of the ridge to expose the cap layer at the center of the ridge; and removing the cap layer exposed at the center of the ridge to remove the second conductive layer.
  • the semiconductor laser device disclosed in the present application has a first conductivity type clad layer having a first conductivity type on a surface of a first conductivity type substrate having a first conductivity type, an active layer, and a conductivity type opposite to the first conductivity type.
  • a ridge having a flat top portion formed by projecting from a position closer to the first conductivity type substrate than the active layer, while being stacked in order of the second conductivity type first cladding layer having the second conductivity type.
  • a first buried layer for embedding both sides to a position higher than the first cladding layer of the second conductivity type, and covering each of the first buried layers, respectively, and projecting toward the center direction of the ridge and the top of the flat ridge.
  • the second buried layer which is the side of the top of the ridge in the portion protruding toward the top of the ridge, has a side edge of the ridge of the second conductivity type first cladding layer. As a limit, it is formed so as to fit within the plane of the second cladding layer of the second conductivity type.
  • Another semiconductor laser device disclosed in the present application has a first conductivity type clad layer having a first conductivity type on a surface of a first conductivity type substrate having a first conductivity type, an active layer, and an opposite to the first conductivity type.
  • the second conductive type having the second conductive type that is the second conductive type is stacked in the order of the first cladding layer, and the top formed protruding from a position closer to the first conductive type substrate than the active layer has a flat ridge.
  • the first buried layer which buries both sides of the ridge up to a position higher than the first cladding layer of the second conductivity type, respectively, covers each first buried layer, and protrudes in the direction of the center of the ridge, thereby protruding each.
  • a cap layer having a second conductivity type are provided between the second buried layer and the second conductive type first clad layer.
  • the semiconductor laser device and the method of manufacturing a semiconductor laser device disclosed in the present application there is an effect that a semiconductor laser device in which a hole leak path width is narrowed and electron leakage can be suppressed, and a method of manufacturing the same can be provided.
  • FIG. 1 is a sectional view showing a schematic configuration of a semiconductor laser device according to a first embodiment.
  • FIG. 2 is a sectional view showing another schematic configuration of the semiconductor laser device according to the first embodiment.
  • 3A to 3C are first views showing cross-sectional views of the manufacturing steps of the semiconductor laser device according to the first embodiment.
  • 4A to 4C are second views showing the manufacturing steps of the semiconductor laser device according to the first embodiment in cross-sectional views.
  • FIG. 7A to 7C are second views showing the manufacturing steps of the semiconductor laser device according to the second embodiment in cross-sectional views.
  • FIG. 13 is a diagram for explaining the operation of the semiconductor laser device according to the third embodiment.
  • FIG. 13 is a diagram for explaining the operation of the semiconductor laser device according to the fourth embodiment.
  • 10A to 10C are first views showing cross-sectional views of the manufacturing steps of the semiconductor laser device according to the fifth embodiment.
  • 11A to 11C are second views showing, in cross-sectional views, the manufacturing steps of the semiconductor laser device according to the fifth embodiment.
  • FIG. 7 is a cross-sectional view illustrating a schematic configuration of a semiconductor laser device of a comparative example.
  • FIG. 1 is a sectional view showing a configuration of a semiconductor laser device 101 according to the first embodiment.
  • the semiconductor laser device 101 has a ridge 41 that is laminated on an n-type InP cladding layer 11, an active layer 20, and a p-type InP first cladding layer 30 on an n-type InP substrate 10. Have been.
  • the side surface of the ridge 41 is buried to a position higher than the p-type InP first cladding layer 30 with the first burying layer 50, and the n-type InP second burying layer 60 is provided on the first burying layer 50.
  • n-type InP second buried layer 60 protrudes above the ridge 41, and the upper surface of the p-type InP first cladding layer 30, that is, the top of the ridge 41 is exposed at the center of the ridge 41. Further, the n-type InP second buried layer 60 and the p-type InP first clad layer 30 exposed at the center of the ridge 41 are buried with the p-type InP second clad layer 70.
  • An electrode 80 is provided below the n-type InP substrate 10 and above the p-type InP second cladding layer 70.
  • the n-type InP substrate 10 is a substrate doped with 4.0 ⁇ 10 18 cm ⁇ 3 of S having a (001) plane as a main surface.
  • the n-type InP cladding layer 11 is made of 0.3 ⁇ m-thick InP obtained by doping S of 4.0 ⁇ 10 18 cm ⁇ 3 on the n-type InP substrate 10.
  • the active layer 20 is made of an AlGaInAs-based or InGaAsP-based material including a multiple quantum well.
  • the p-type InP first cladding layer 30 is made of 0.02 ⁇ m thick InP doped with 1.0 ⁇ 10 18 cm ⁇ 3 of Zn.
  • the ridge 41 has a width of usually about 0.8 to 1.4 ⁇ m.
  • the numerical values such as the doping concentration, the thickness, and the width are typical examples, and are not limited to the illustrated numerical values and ranges.
  • the first burying layer 50 is made of p-type InP doped with 5.0 ⁇ 10 17 cm ⁇ 3 of Zn or InP doped with 5.0 ⁇ 10 16 cm ⁇ 3 of Fe which is a semi-insulating material.
  • the n-type InP second buried layer 60 is on the first buried layer 50 and is made of InP having a thickness of 0.4 ⁇ m doped with 7.0 ⁇ 10 18 cm ⁇ 3 of S.
  • the first burying layer 50 may be a semi-insulating material made of InP doped with a material such as Ti, Co, or Ru other than Zn or Fe. Further, the first buried layer 50 may be formed by laminating a plurality of p-type semiconductor layers or semi-insulating material layers.
  • the conductivity type of the first buried layer 50 may be p-type or semi-insulating, and the conductivity type of the first buried layer 50 will be referred to as a conductivity type different from n-type. Therefore, the first buried layer 50 may be configured by a combination with another semiconductor layer having a different impurity concentration or conductivity type.
  • n-type InP second buried layers 60 protrude from the both sides of the ridge 41 by a width a in the direction of the center of the ridge 41.
  • a is usually about 0.2 ⁇ m, but is not limited to this value as long as it is larger than 0 ⁇ m and smaller than 1 / of the width of the ridge 41.
  • the top surface of the ridge 41 of the p-type InP first cladding layer 30 is flat, and the n-type InP second buried layer 60 also protrudes toward the top of the ridge 41.
  • the tip of the type InP first cladding layer 30 and the n-type InP second buried layer 60 are in surface contact.
  • the n-type InP second protruding from both sides is provided at a position corresponding to the center of the ridge 41.
  • An opening is formed in the buried layer 60 such that each protruding portion faces each other, and this opening serves as a current confinement window 61.
  • the side surface 65 of the first buried layer 50 and the surface 65 in contact with the n-type InP second buried layer 60 may not be a surface perpendicular to the n-type InP substrate 10 but may be, for example, an inclined surface as shown in FIG. May be.
  • the surface that protrudes toward the center and becomes the top side of the ridge 41 does not exist outside the ridge 41, and the p-type InP first cladding layer 30 is limited to the end of the ridge 41. It must be formed so as to fit inside the cladding layer 30.
  • the p-type InP first cladding layer 30 exposed at the center of the ridge 41 is, together with the n-type InP second buried layer 60, a 2.0 ⁇ m-thick InP doped with 1.0 ⁇ 10 18 cm ⁇ 3 Zn.
  • the p-type InP first cladding layer 30 and the p-type InP second cladding layer 70 are in contact with each other at the center of the top of the ridge 41.
  • An electrode 80 exists below the n-type InP substrate 10 and above the p-type InP second cladding layer 70.
  • the electrode 80 is made of a metal such as Au, Ge, Zn, Pt, and Ti.
  • Light emission obtained in the active layer by current injection is amplified in the resonator and leads to laser oscillation.
  • the resonator length is often set to 150 ⁇ m to 300 ⁇ m, but is not limited to this range.
  • the blocked hole current flows toward the n-type InP substrate 10 through the current confinement window 61 interposed between the n-type InP second buried layers 60.
  • the hole current that has passed through the current confinement window 61 spreads in the lateral direction before the hole current passes through the p-type InP first cladding layer 30 and is injected into the active layer 20.
  • the width of the current confinement window 61 is smaller than the width of the ridge 41, holes that spread in the lateral direction are also efficiently injected into the active layer 20.
  • FIGS. 3A to 3C and FIGS. 4A to 4C are cross-sectional views showing the steps of manufacturing the semiconductor laser device 101 according to the first embodiment.
  • an n-type InP cladding layer 11 an active layer 20, a p-type InP first cladding layer 30, and an InGaAsP cap layer 31 are laminated in this order to form a laminated structure.
  • the InGaAsP cap layer 31 is an undoped layer having a thickness of 0.28 ⁇ m, but may be p-type doped and may be composed of two or more InGaAsP-based materials having different compositions.
  • a mask 40 made of SiO 2 (hereinafter referred to as SiO 2 mask 40) is formed with the width of the ridge 41, and both sides of the stacked structure are n-typed using the SiO 2 mask 40.
  • the ridge 41 is formed by etching partway through the InP substrate 10. The above is referred to as a ridge forming step. Although the etching is performed in the middle of the n-type InP substrate 10 here, the etching may be performed at a position lower than the active layer 20 and may be performed in the middle of the n-type InP clad layer 11.
  • both sides of the ridge 41 are buried with the first burying layer 50 to a position higher than the p-type InP first cladding layer 30 using the SiO 2 mask 40 as a selective growth mask. (Ridge embedding process)
  • the width of the SiO 2 mask 40 is degenerated using buffered hydrofluoric acid or hydrofluoric acid, and then the InGaAsP cap layer 31 exposed on both sides of the SiO 2 mask 40 is removed by tartaric acid.
  • the InGaAsP cap layer 31 remains only under the narrowed SiO 2 mask 40, and the p-type InP first cladding layer 30 is exposed at the top of the ridge 41 on both sides of the SiO 2 mask 40.
  • the n-type InP second burying is performed so as to cover the p-type InP cladding layer 30 and the first burying layer 50 exposed on both sides of the SiO 2 mask 40.
  • Grow layer 60 is grown.
  • the p-type InP second cladding layer 70 is grown so as to cover the p-type InP first cladding layer 30 and the n-type InP second buried layer 60. (Second cladding layer forming step)
  • the semiconductor laser device using the n-type InP substrate and the manufacturing method thereof have been described.
  • a structure in which the conductivity types of the respective semiconductor layers are reversed by using the p-type InP substrate may be used.
  • one of the p-type and n-type conductivity types may be referred to as a first conductivity type, and the other may be referred to as a second conductivity type. That is, the second conductivity type is the opposite conductivity type to the first conductivity type. If the first conductivity type is p-type, the second conductivity type is n-type. If the first conductivity type is n-type, the second conductivity type is n-type. The conductivity type is p-type.
  • the member described as the n-type InP substrate is the first conductivity type substrate
  • the member described as the n-type InP cladding layer is the first conductivity type cladding layer
  • p The member described as the type InP first cladding layer may be referred to as a second conductivity type first cladding layer
  • the member described as the p-type InP second cladding layer may be referred to as a second conductivity type second cladding layer.
  • FIG. 12 is a cross-sectional view schematically showing a semiconductor laser device 200 having a conventional structure disclosed in Patent Document 1, for example, as a comparative example.
  • the hole leak path width d is narrowed by etching a part of the upper surface of the p-type InP cladding layer 301 to make a part of the p-type InP cladding layer 301 thin.
  • the etching cannot be stopped with good controllability, and it is difficult to leave the p-type InP cladding layer 301 at a desired thickness. is there.
  • the hole leak path width d is wider than intended, and as a result, the hole leak amount increases and causes deterioration of characteristics.
  • the etching amount of the p-type InP cladding layer 301 is larger than expected, there is a possibility that the etching reaches a position reaching the upper surface of the active layer 20 without leaving the p-type InP cladding layer 301.
  • the connection between the active layer 20 and the n-type InP second buried layer 601 makes it easier for electrons to leak to the n-type InP second buried layer 601 before the electrons recombine in the active layer. As a result, the operating current increases.
  • Embodiment 1 selective etching is performed using an etchant having a different etching rate between the InGaAsP cap layer 31 and the p-type InP first cladding layer 30, so that etching can be stopped with good controllability. . Therefore, as shown in FIG. 1, the thickness of the p-type InP first cladding layer 30 grown as a crystal can be directly used as the hole leak path width d. Further, since the cap layer 31 between the p-type InP first cladding layer 30 and the SiO 2 mask 40 is present, the p-type InP first cladding layer 30 to distance the SiO 2 mask 40 and the active layer 20 while thinning Can be done. Therefore, since the active layer 20 is not distorted by the SiO 2 mask 40, the reliability is not impaired.
  • the mask is formed after the SiO 2 mask 40 for selective growth is degenerated.
  • the upper surface of the p-type InP cladding layer 301 on both sides of the first buried layer is etched, a part of the first buried layer 50 near the ridge is also etched.
  • the n-type InP second buried layer 601 is grown, the bottom surface of the tip of the n-type InP second buried layer 601 formed on the first buried layer 50 approaches the side surface of the active layer 20.
  • electron leakage from the side surface of the active layer 20 to the n-type InP second buried layer 601 via the first buried layer 50 increases as indicated by the arrow in FIG.
  • FIG. 5 is a diagram in which current-light output characteristics of the semiconductor laser device 101 according to the first embodiment and the semiconductor laser device 200 having the structure of the comparative example shown in FIG. 12 are derived by calculation and compared.
  • the horizontal axis indicates the current supplied to the semiconductor laser
  • the vertical axis indicates the output power of the semiconductor laser device.
  • FIG. 5 assumes that the operating temperature is 95 ° C.
  • the semiconductor laser device of the first embodiment has higher optical output than the semiconductor laser device of the comparative example. This is because the first embodiment has a structure in which electron leakage from the side surface of the active layer to the n-type InP second buried layer is less likely to occur than in the comparative example.
  • Embodiment 2 FIG. In the first embodiment, the manufacturing method using the degeneracy of the SiO 2 mask is shown. In the second embodiment, the same as that shown in FIG. 1 using a double mask composed of two materials having different etching rates. A method for manufacturing the semiconductor laser device 101 of FIG. This manufacturing method will be described with reference to FIGS. 6A to 6C and FIGS. 7A to 7C.
  • an n-type cladding layer 11, an active layer 20, a p-type InP first cladding layer 30, and an InGaAsP cap layer 31 are sequentially stacked on an n-type InP substrate 10.
  • the first mask 43 is formed with the width of the current confinement window 61
  • the second mask 44 is formed with the width of the ridge 41 so as to cover the first mask 43.
  • the first mask 43 is made of a material having a lower etching rate
  • the second mask 44 is made of a material having an etching rate higher than that of the first mask 43.
  • the width of the first mask 43 is smaller than the width of the second mask 44, and the first mask 43 is preferably located at the center with respect to the second mask 44.
  • the ridge 41 is formed by etching using a double mask 45 including the first mask 43 and the second mask 44 to a position lower than the active layer.
  • both sides of the ridge 41 are buried with the first burying layer 50 to a position higher than the active layer.
  • selective etching of the second mask 44 is performed.
  • the material of the first mask 43 is SiO 2 and the material of the second mask 44 is SiN
  • SF 6 is used as an etching gas
  • only the second mask 44 is selectively etched using a difference in etching rate.
  • the InGaAsP cap layer 31 thereunder can be exposed.
  • the n-type InP second buried layer 60 is buried so as to bury the first buried layer 50 and the ridge 41. Grow.
  • the InGaAsP cap layer 31 is removed using tartaric acid.
  • a p-type InP second clad layer 70 is grown so as to cover the p-type InP first clad layer 30 and the n-type InP second buried layer 60.
  • an electrode 80 is formed below the n-type InP substrate 10 and above the p-type InP second cladding layer 70.
  • FIG. 8 is a sectional view showing a configuration of the semiconductor laser device 103 according to the third embodiment.
  • the width A of the opening of the current confinement window on the side of the p-type InP first cladding layer 30 is the smallest.
  • the opening B on the side opposite to the p-type InP first cladding layer 30 has the largest width B.
  • the width A is smaller than the width of the ridge 41, but the width B may be larger or smaller than the width of the ridge 41 as long as it is larger than the width A.
  • Other structures are the same as those of the semiconductor laser device 101 of the first embodiment, and the description is omitted.
  • the semiconductor laser device 103 according to the third embodiment is manufactured, for example, as follows.
  • the steps up to the step of forming the n-type InP second buried layer 60 up to the step of forming the second buried layer 60 are performed in the same steps as in the first or second embodiment.
  • the shape of the n-type InP second buried layer 60 is mass-transported and broken by high-temperature annealing.
  • the width B of the uppermost surface of the current confinement window 61 is larger than the width A of the lowermost surface.
  • Other manufacturing methods are the same as in the first embodiment, and a description thereof will be omitted.
  • the semiconductor laser device 101 of the third embodiment is compared with the semiconductor laser device 103 of the third embodiment. Since the region where the cross-sectional area through which the current flows becomes larger, the semiconductor laser device 103 of the third embodiment can reduce the element resistance more than the semiconductor laser device 101 of the first embodiment.
  • FIG. 9 is a sectional view showing a semiconductor laser device 104 according to the fourth embodiment.
  • the p-type InP second cladding layer 70 is formed by a high carrier concentration layer 701 having a high carrier concentration on the current confinement window 61 side and a low carrier concentration having a low carrier concentration on the electrode 80 side.
  • the layer 700 has a two-layer structure.
  • a p-type InP low carrier concentration layer 700 having a lower carrier concentration than the high carrier concentration layer 701 is grown.
  • the low carrier concentration layer 700 is the same as the p-type InP second cladding layer 70 of the first embodiment and is an InP layer doped with 1.0 ⁇ 10 18 cm ⁇ 3 of Zn
  • the layer 701 has a carrier concentration higher than that of the low carrier concentration layer 700 and is, for example, a 0.3 ⁇ m-thick InP layer doped with Zn at 3.0 ⁇ 10 18 cm ⁇ 3 .
  • Other manufacturing methods are the same as in the first or second embodiment, and a description thereof will be omitted.
  • the current constriction window 61 sandwiched between the n-type InP second buried layers 60 has a smaller cross-sectional area through which current flows than in other regions, which causes an increase in element resistance.
  • the resistance of the current confinement window 61 can be reduced by embedding the current confinement window 61 in the high carrier concentration layer 701 having a higher carrier concentration than the low carrier concentration layer 700 on the electrode side. it can.
  • the carrier concentration is high, light absorption increases, and thus, if the entire second cladding layer is a layer having a high carrier concentration, the conversion efficiency to light decreases. Therefore, it is necessary to select the ratio of the high carrier concentration layer 701 and the low carrier concentration layer 700 in the type InP second cladding layer 70.
  • the semiconductor laser device 104 in the first embodiment, that is, in the semiconductor laser device 101 of FIG. 1, the p-type InP second cladding having the same carrier concentration as the low carrier concentration layer 700 in the fourth embodiment.
  • a semiconductor laser device having lower element resistance than the case where the layer 70 is used can be obtained.
  • FIG. FIGS. 10A to 10C and FIGS. 11A to 11C are cross sectional views showing steps of a method for manufacturing a semiconductor laser device according to the fifth embodiment.
  • a method of manufacturing a semiconductor laser without using mask degeneration will be described.
  • the ridge 41 is formed in the same manner as in the first embodiment, but the thickness of the InGaAsP cap layer 31 is, for example, 10 nm or less, which is smaller than the manufacturing method described in the first embodiment.
  • the InGaAsP cap layer 31 used in the manufacturing process is finally completely removed, and is not used as a component of the semiconductor laser device.
  • the InGaAsP cap layer 31 is left and used as a component of the semiconductor laser device. Since InGaAsP has a larger light absorption coefficient than InP and causes an increase in laser light absorption loss, when the InGaAsP cap layer 31 is used as a component of a semiconductor laser device, it is desirable that the InGaAsP cap layer 31 be as thin as possible.
  • the conductivity type of the InGaAsP cap layer 31 is assumed to be p-type.
  • the ridge 41 is buried with the first burying layer 50 up to above the active layer 20. Thereafter, the SiO 2 mask 40 is removed as shown in FIG. 10C, and an n-type InP second buried layer 60 is grown so as to cover the entire first buried layer 50 and the ridge 41 as shown in FIG. 11A.
  • a SiO 2 mask 42 for selective etching for forming a current confinement window 61 is formed on the n-type InP second buried layer 60.
  • the n-type InP second buried layer 60 is etched using, for example, hydrochloric acid, since InP has a higher etching rate for hydrochloric acid than InGaAsP, the etching is stopped on the InGaAsP cap layer 31 with good controllability as shown in FIG. 11B. I can do it.
  • the InGaAsP cap layer 31 exposed at the upper center of the ridge 41 is removed using tartaric acid, and the SiO 2 mask 42 is removed using hydrofluoric acid.
  • a p-type InP second cladding layer 70 is grown so as to bury the n-type InP second burying layer 60 and the ridge 41. Subsequent steps are the same as in the first embodiment, and a description thereof will not be repeated.
  • the semiconductor laser device manufactured by the method for manufacturing a semiconductor laser device according to the fifth embodiment includes an n-type InP second buried layer 60 projecting toward the center of the ridge 41 and a p-type InP A p-type InGaAsP cap layer 31 remains as a structure between itself and one clad layer 30. Even in the semiconductor laser device having such a structure, as described in the first embodiment, the structure is such that electron leakage from the side surface of the active layer to the n-type InP second buried layer 60 does not easily occur.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

第一導電型クラッド層（１１）、活性層（２０）、第二導電型第一クラッド層（３０）の順に積層され、頂部が平坦に形成されたリッジ（４１）と、リッジ（４１）の両側を、第二導電型第一クラッド層（３０）より高い位置まで埋め込む第一埋め込み層（５０）と、第一埋め込み層（５０）を覆うとともに、リッジ（４１）の中央の方向およびリッジ（４１）の頂部に向けてせり出すことにより、それぞれのせり出した部分が対向して形成する開口を電流狭窄窓（６１）とする第二埋め込み層（６０）と、電流狭窄窓（６１）とともに第二埋め込み層（６０）を埋め込む第二導電型第二クラッド層（７０）とを備え、リッジ（４１）の頂部の側となる第二埋め込み層（６０）の面は、第二導電型第一クラッド層（３０）の面内に納まるように形成されている。

Description

半導体レーザ装置の製造方法、および半導体レーザ装置
　本願は、半導体レーザ装置およびその製造方法に関する。
　従来の半導体レーザ装置は、活性層を有するストライプ状のリッジをブロック層で埋込んだ構造としている（例えば、特許文献１参照）。この従来の半導体レーザは例えば、ＳｉＯ２製のマスクを用いてリッジを形成した後に、当該マスクを選択成長マスクとして、ＦｅドープＩｎＰ、ｎ型ＩｎＰの順で積層されるブロック層を形成する。さらに、選択成長マスクの一部をエッチングして選択成長マスクを縮退させた後、活性層の上側のｐ型ＩｎＰクラッド層の上面の一部をエッチングすることで、ｐ型ＩｎＰクラッド層の中央部上面に対して、両脇部分の上面が低くなるように形成する。さらに、縮退された前記マスクを選択成長マスクとしてｎ型ＩｎＰブロック層を積み増した後、ｐ型ＩｎＰでリッジストライプを埋込むことにより、活性層を有するストライプ状のリッジをブロック層で埋込んだ構造を形成することができる。
特開２０１１－２４９７６６号公報
　半導体レーザの動作電流を低減するには、活性層とｎ型ブロック層の間のホールリークパス幅を狭窄することが有効であり、特許文献１では、ｐ型クラッド層の上面の一部を薄くすることによってホールリークパス幅を狭窄している。しかしながら、この方法では、ｐ型クラッド層の上面の一部をエッチングする際、制御性良くエッチングを停止することが出来ず、所望の厚さでp型クラッド層を残すことが困難である。また、ウエハ面内でエッチングレートが均一ではないこともあるため、ウエハ全面に亘って所望の厚さでｐ型クラッド層を残すことは困難である。特にｐ型クラッド層を残すことなく、活性層の上面に至る位置までエッチングした場合、活性層とｎ型ブロック層が繋がることによって電子リークが生じてしまい、動作電流を低減することが出来ない。さらに、ｐ型クラッド層の上面の一部をエッチングする際に、同時にｐ型クラッド層の近傍の埋め込み層をエッチングするため、埋め込み層上に形成されるn型ブロック層の先端部の下面が活性層に近づく。このため、活性層側方から埋め込み層を介したｎ型ＩｎＰブロック層への電子リークが増加することとなる。
　本願は、上記のような課題を解決するための技術を開示するものであり、ホールリークパス幅が狭窄され、かつ電子リークが抑制できる半導体レーザ装置およびその製造方法を提供することを目的とする。
　本願に開示される半導体レーザ装置の製造方法は、第一導電型を有する第一導電型基板の表面に、第一導電型を有する第一導電型クラッド層、活性層、第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層、第二導電型第一クラッド層とは異なる半導体材料から構成されるキャップ層の順に積層して積層構造体を形成し、この積層構造体の両側を活性層よりも第一導電型基板に近い位置までエッチングしてリッジを形成するリッジ形成工程と、リッジの両側を第一導電型とは異なる導電型を有する第一埋め込み層で第二導電型第一クラッド層より高い位置まで埋め込むリッジ埋め込み工程と、リッジの頂部中央のキャップ層を残してリッジの頂部両側のキャップ層を除去することにより、残ったキャップ層の両側に第二導電型第一クラッド層を露出させる第一クラッド層露出工程と、第一埋め込み層と、キャップ層の両側に露出した第二導電型第一クラッド層との表面に第一導電型を有する第二埋め込み層を成長させる第二埋め込み層形成工程と、第二埋め込み層を成長させた後、リッジの頂部の中央に残ったキャップ層を除去して第二導電型第一クラッド層を露出させるキャップ層除去工程と、第二埋め込み層と、リッジの頂部の中央に露出した第二導電型第一クラッド層とを埋め込むように第二導電型を有する第二導電型第二クラッド層を成長させる第二クラッド層形成工程と、を含むものである。
　本願に開示される別の半導体レーザ装置の製造方法は、第一導電型を有する第一導電型基板の表面に、第一導電型を有する第一導電型クラッド層、活性層、第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層、第二導電型第一クラッド層とは異なる半導体材料から構成されるキャップ層の順に積層して積層構造体を形成し、この積層構造体の両側を活性層よりも第一導電型基板に近い位置までエッチングしてリッジを形成するリッジ形成工程と、リッジの両側を第一導電型とは異なる導電型を有する第一埋め込み層で第二導電型第一クラッド層より高い位置まで埋め込むリッジ埋め込み工程と、リッジと、第一埋め込み層とを覆うように第一導電型を有する第二埋め込み層を成長させる第二埋め込み層形成工程と、リッジの中央に対応した位置の第二埋め込み層をエッチングして、リッジの中央にキャップ層を露出させるキャップ層露出工程と、リッジの中央に露出したキャップ層を除去して第二導電型第一クラッド層を露出させる第一クラッド層露出工程と、第二埋め込み層とリッジの中央に露出した第二導電型第一クラッド層とを埋め込むように第二導電型を有する第二導電型第二クラッド層を成長する第二クラッド層形成工程と、を含むものである。
　本願に開示される半導体レーザ装置は、第一導電型を有する第一導電型基板の表面に第一導電型を有する第一導電型クラッド層、活性層、第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層の順に積層されるとともに、活性層よりも第一導電型基板に近い位置から突出して形成された頂部が平坦なリッジと、リッジの両側を、それぞれ第二導電型第一クラッド層より高い位置まで埋め込む第一埋め込み層と、それぞれの第一埋め込み層をそれぞれ覆うとともに、リッジの中央の方向および平坦なリッジの頂部に向けてせり出すことにより、それぞれのせり出した部分が対向して形成する開口を電流狭窄窓とする第二埋め込み層と、電流狭窄窓とともに第二埋め込み層を埋め込む、第二導電型を有する第二導電型第二クラッド層と、を備え、リッジの頂部に向けてせり出した部分のリッジの頂部の側となる第二埋め込み層の面は、第二導電型第一クラッド層のリッジの側方の端部を限度として、第二導電型第一クラッド層の面内に納まるように形成されているものである。
　本願に開示される別の半導体レーザ装置は、第一導電型を有する第一導電型基板の表面に第一導電型を有する第一導電型クラッド層、活性層、前記第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層の順に積層されるとともに、活性層よりも第一導電型基板に近い位置から突出して形成された頂部が平坦なリッジと、リッジの両側を、それぞれ第二導電型第一クラッド層より高い位置まで埋め込む第一埋め込み層と、それぞれの第一埋め込み層をそれぞれ覆うとともに、リッジの中央の方向にせり出すことにより、それぞれのせり出した部分が対向して形成する開口を電流狭窄窓とする第二埋め込み層と、電流狭窄窓とともに第二埋め込み層を埋め込む第二導電型を有する第二導電型第二クラッド層と、を備え、第二埋め込み層と第二導電型第一クラッド層との間に、第二導電型を有するキャップ層が設けられたものである。
　本願に開示される半導体レーザ装置および半導体レーザ装置の製造方法によれば、ホールリークパス幅が狭窄され、かつ電子リークが抑制できる半導体レーザ装置およびその製造方法を提供することができる効果がある。
実施の形態１による半導体レーザ装置の概略構成を示す断面図である。 実施の形態１による半導体レーザ装置の別の概略構成を示す断面図である。 図３Ａから図３Ｃは、実施の形態１による半導体レーザ装置の製造工程を断面図により示す第一の図である。 図４Ａから図４Ｃは、実施の形態１による半導体レーザ装置の製造工程を断面図により示す第二の図である。 実施の形態１による半導体レーザ装置の動作と比較例による半導体レーザ装置の動作とを比較して示す線図である。 図６Ａから図６Ｃは、実施の形態２による半導体レーザ装置の製造工程を断面図により示す第一の図である。 図７Ａから図７Ｃは、実施の形態２による半導体レーザ装置の製造工程を断面図により示す第二の図である。 実施の形態３による半導体レーザ装置の作用を説明するための線図である。 実施の形態４による半導体レーザ装置の作用を説明するための線図である。 図１０Ａから図１０Ｃは、実施の形態５による半導体レーザ装置の製造工程を断面図により示す第一の図である。 図１１Ａから図１１Ｃは、実施の形態５による半導体レーザ装置の製造工程を断面図により示す第二の図である。 比較例の半導体レーザ装置の概略構成を示す断面図である。
　図１は、実施の形態１による半導体レーザ装置１０１の構成を示す断面図である。図１に示すように、半導体レーザ装置１０１は、ｎ型ＩｎＰ基板１０の上に、ｎ型ＩｎＰクラッド層１１、活性層２０、ｐ型ＩｎＰ第一クラッド層３０の順に積層されたリッジ４１が設けられている。リッジ４１の側面は、第一埋め込み層５０でｐ型ＩｎＰ第一クラッド層３０より高い位置まで埋め込まれ、第一埋め込み層５０の上にｎ型ＩｎＰ第二埋め込み層６０が設けられている。また、ｎ型ＩｎＰ第二埋め込み層６０の一部はリッジ４１の上にせり出し、リッジ４１の中央でｐ型ＩｎＰ第一クラッド層３０の上面、すなわちリッジ４１の頂部が露出している。さらに、ｎ型ＩｎＰ第二埋め込み層６０、およびリッジ４１の中央に露出しているｐ型ＩｎＰ第一クラッド層３０は、ｐ型ＩｎＰ第二クラッド層７０で埋め込まれている。ｎ型ＩｎＰ基板１０の下およびｐ型ＩｎＰ第二クラッド層７０の上には電極８０が設けられている。
　ｎ型ＩｎＰ基板１０は、（００１）面を主面とする４．０×１０１８ｃｍ－３のＳがドーピングされた基板である。ｎ型ＩｎＰクラッド層１１は、ｎ型ＩｎＰ基板１０の上に４．０×１０１８ｃｍ－３のＳがドーピングされた厚さ０．３μｍのＩｎＰからなる。活性層２０は、多重量子井戸を含むＡｌＧａＩｎＡｓ系もしくはＩｎＧａＡｓＰ系材料からなる。ｐ型ＩｎＰ第一クラッド層３０は、１．０×１０１８ｃｍ－３のＺｎがドーピングされた厚さ０．０２μｍのＩｎＰからなる。リッジ４１は、幅が通常０．８～１．４μｍ程度である。なお、ドーピング濃度、厚さ、幅などの数値は典型的な例を示しており、例示された数値、範囲に限られない。
　第一埋め込み層５０は、５．０×１０１7ｃｍ－３のＺｎがドーピングされたｐ型ＩｎＰ、もしくは半絶縁性材料であるＦｅを５．０×１０１６ｃｍ－３ドーピングしたＩｎＰからなる。ｎ型ＩｎＰ第二埋め込み層６０は、第一埋め込み層５０の上にあって、７．０×１０１８ｃｍ－３のＳがドーピングされた厚さ０．４μｍのＩｎＰからなる。なお、第一埋め込み層５０は、ＺｎあるいはＦｅ以外のＴｉ、Ｃｏ、Ｒｕなどの材料をドーピングしたＩｎＰからなる半絶縁性材料でもよい。さらに、第一埋め込み層５０は、ｐ型半導体層あるいは半絶縁性材料層を複数積層して構成されていてもよい。以上のように、第一埋め込み層５０の導電型は、ｐ型または半絶縁性であればよく、この第一埋め込み層５０の導電型をｎ型とは異なる導電型と称することにする。したがって、第一埋め込み層５０、は不純物濃度または導電型が異なる他の半導体層との組み合わせによって構成されていてもよい。
　図１に示すように、リッジ４１の上には、リッジ４１の両側からｎ型ＩｎＰ第二埋め込み層６０が、それぞれリッジ４１の中央の方向に幅ａだけせり出している。ａは通常０．２μｍ程度であるが、０μｍより大きくリッジ４１の幅の１／２よりも小さい範囲であれば、この値に限らない。ｐ型ＩｎＰ第一クラッド層３０のリッジ４１の頂部となる面は平坦で、ｎ型ＩｎＰ第二埋め込み層６０はまた、リッジ４１の頂部に向けてもせり出しており、リッジ４１の頂部では、ｐ型ＩｎＰ第一クラッド層３０とｎ型ＩｎＰ第二埋め込み層６０の先端部が面で接触している。リッジ４１の中央の方向にせり出す幅ａが０μｍより大きくリッジ４１の幅の１／２よりも小さい範囲であるため、リッジ４１の中央に対応する位置には、両側からせり出したｎ型ＩｎＰ第二埋め込み層６０の、それぞれのせり出した部分が対向して開口が形成されており、この開口が電流狭窄窓６１となる。また、第一埋め込み層５０の側面とｎ型ＩｎＰ第二埋め込み層６０の接する面６５はｎ型ＩｎＰ基板１０に対して垂直な面でなくてもよく、例えば図２のような傾斜した面であてもよい。ただし、ｐ型ＩｎＰ第一クラッド層３０のリッジ４１の頂部となる面に接触するｎ型ＩｎＰ第二埋め込み層６０の面、すなわちｎ型ＩｎＰ第二埋め込み層６０のリッジ４１の頂部およびリッジ４１の中央に向けてせり出してリッジ４１の頂部の側となる面は、リッジ４１の外側には存在せず、ｐ型ＩｎＰ第一クラッド層３０のリッジ４１の端部を限度として、ｐ型ＩｎＰ第一クラッド層３０の内側に納まるように形成されていなければならない。
　リッジ４１の中央に露出しているｐ型ＩｎＰ第一クラッド層３０はｎ型ＩｎＰ第二埋め込み層６０とともに、１．０×１０１８ｃｍ－３のＺｎがドーピングされた厚さ２．０μｍのＩｎＰからなるｐ型ＩｎＰ第二クラッド層７０で埋め込まれており、リッジ４１の頂部の中央ではｐ型ＩｎＰ第一クラッド層３０とｐ型ＩｎＰ第二クラッド層７０が接触している。また、ｎ型ＩｎＰ基板１０の下側、およびｐ型ＩｎＰ第二クラッド層７０の上側には電極８０が存在する。電極８０は、Ａｕ、Ｇｅ、Ｚｎ、Ｐｔ、Ｔｉ等の金属からなる。
　半導体レーザ装置１０１の、紙面に垂直な方向、すなわちレーザの光軸方向の端面である前端面と後端面は劈開により形成された（１１０）面により共振器を形成している。電流注入によって活性層で得られた発光は共振器内で増幅され、レーザ発振に至る。共振器長は１５０μｍから３００μｍとされることが多いが、この範囲に限るものではない。
　以上の構成の半導体レーザ装置１０１において、上下の電極８０から電流注入を行うと、ｎ型ＩｎＰ基板１０からｎ型ＩｎＰクラッド層１１を通じて電子が、ｐ型ＩｎＰ第二クラッド層７０からｐ型ＩｎＰ第一クラッド層３０を通じてホールが、それぞれ供給される。ｐ型ＩｎＰ第二クラッド層７０から供給されたホールはｎ型ＩｎＰ基板１０の方向へ向かって流れ出す。図１にはこのホール電流を矢印で示している。そのうち一部のホールはｐ型ＩｎＰ第二クラッド層７０とｎ型ＩｎＰ第二埋め込み層６０の界面に存在するポテンシャル障壁によりブロックされる。上記の通りブロックされたホール電流は、ｎ型ＩｎＰ第二埋め込み層６０に挟まれた電流狭窄窓６１を通過してｎ型ＩｎＰ基板１０の方向に向かって流れる。電流狭窄窓６１を通過したホール電流はｐ型ＩｎＰ第一クラッド層３０を通過して活性層２０に注入されるまでの間に横方向に広がりが生じる。しかし、電流狭窄窓６１の幅はリッジ４１の幅よりも狭いために、横方向に広がったホールも活性層２０に効率よく注入される。
　次に、実施の形態１による半導体レーザ装置１０１の製造方法について、図３Ａから図３Ｃ、および図４Ａから図４Ｃに基づき説明する。これらの図は、実施の形態１による半導体レーザ装置１０１の製造工程を断面図により示している。まず、ｎ型ＩｎＰ基板１０の上に、ｎ型ＩｎＰクラッド層１１、活性層２０、ｐ型ＩｎＰ第一クラッド層３０、ＩｎＧａＡｓＰキャップ層３１の順に積層して積層構造体を形成する。ＩｎＧａＡｓＰキャップ層３１は厚さ０．２８μｍのアンドープ層であるが、ｐ型にドーピングされていても良く、組成が異なる二層以上のＩｎＧａＡｓＰ系材料から構成されていても良い。その後、図３Ａに示すように、ＳｉＯ２製のマスク４０（以降ＳｉＯ２マスク４０と称する）をリッジ４１の幅で形成し、ＳｉＯ２マスク４０を用いて、積層構造体の両側を、ｎ型ＩｎＰ基板１０の途中までエッチングしてリッジ４１を形成する。以上をリッジ形成工程と称することにする。なお、ここではエッチングはｎ型ＩｎＰ基板１０の途中までとしたが、活性層２０よりも低い位置であればよく、ｎ型ＩｎＰクラッド層１１の途中までとしてもよい。
　続いて、図３Ｂに示すように、ＳｉＯ２マスク４０を選択成長マスクとしてリッジ４１の両サイドをｐ型ＩｎＰ第一クラッド層３０より高い位置まで第一埋め込み層５０で埋め込む。（リッジ埋め込み工程）
　次いで、図３Ｃに示すように、ＳｉＯ２マスク４０の幅をバッファードフッ酸またはフッ酸を用いて縮退させた後、ＳｉＯ２マスク４０の両側に露出したＩｎＧａＡｓＰキャップ層３１を酒石酸により除去する。すると、狭められたＳｉＯ２マスク４０の直下にのみＩｎＧａＡｓＰキャップ層３１が残り、ＳｉＯ２マスク４０の両脇のリッジ４１の最上部にはｐ型ＩｎＰ第一クラッド層３０が露出する。（第一クラッド層露出工程）
　続いて、図４Ａに示すように、ＳｉＯ２マスク４０を選択成長マスクとして、ＳｉＯ２マスク４０両側に露出したｐ型ＩｎＰクラッド層３０および第一埋め込み層５０を覆うようにｎ型ＩｎＰ第二埋め込み層６０を成長する。（第二埋め込み層形成工程）
　次いで図４ＢのようにＳｉＯ２マスク４０をバッファードフッ酸またはフッ酸を用いて除去した後、ＩｎＧａＡｓＰキャップ層３１を酒石酸を用いて除去する。（キャップ層除去工程）
　その後、図４Ｃのようにｐ型ＩｎＰ第一クラッド層３０およびｎ型ＩｎＰ第二埋め込み層６０を覆うようにｐ型ＩｎＰ第二クラッド層７０を成長させる。（第二クラッド層形成工程）
　最後にｎ型ＩｎＰ基板１０の外側およびｐ型ＩｎＰ第二クラッド層７０の外側に、電極８０を形成することで、図１に示す半導体レーザ装置１０１が完成する。
　なお、本実施の形態１ではｎ型ＩｎＰ基板を用いた半導体レーザ装置およびその製造方法を説明したが、ｐ型ＩｎＰ基板を用いて各半導体層の導電型を逆にした構造であっても良い。本願ではｐ型およびｎ型の導電型のうち、一方を第一導電型、他方を第二導電型と称することもある。すなわち第二導電型は第一導電型とは逆の導電型であり、第一導電型がｐ型であれば第二導電型はｎ型となり、第一導電型がｎ型であれば第二導電型はｐ型となる。また、半導体材料としては主にＩｎＰ系を例として説明するが、他の半導体材料であっても良い。よって、本願において、導電型および材料を特定せずに、例えば、ｎ型ＩｎＰ基板として説明した部材は第一導電型基板、ｎ型ＩｎＰクラッド層として説明した部材は第一導電型クラッド層、ｐ型ＩｎＰ第一クラッド層として説明した部材は第二導電型第一クラッド層、ｐ型ＩｎＰ第二クラッド層として説明した部材は第二導電型第二クラッド層のように称することもある。
　図１２は、比較例として例えば特許文献１に開示されている従来構造の半導体レーザ装置２００を模式的に示す断面図である。図１２に示すように、従来構造ではｐ型ＩｎＰクラッド層３０１の上面の一部をエッチングしてｐ型ＩｎＰクラッド層３０１の一部を薄くすることによってホールリークパス幅ｄを狭窄している。しかしこの方法では、ｐ型ＩｎＰクラッド層３０１の上面の一部をエッチングする際、制御性良くエッチングを停止することが出来ず、所望の厚さでｐ型ＩｎＰクラッド層３０１を残すことが困難である。ｐ型ＩｎＰクラッド層３０１のエッチング量が想定よりも小さくなった場合は狙いよりもホールリークパス幅ｄが広がり、その結果、ホールリーク量が増えて特性悪化の原因となる。逆にｐ型ＩｎＰクラッド層３０１のエッチング量が想定よりも大きくなった場合は、ｐ型ＩｎＰクラッド層３０１を残さずに活性層２０の上面に至る位置までエッチングされる可能性がある。この場合、活性層２０とｎ型ＩｎＰ第二埋め込み層６０１が繋がることによって活性層内で電子が発光再結合する前にｎ型ＩｎＰ第二埋め込み層６０１へリークしやすくなる。その結果、動作電流が増加する。
　一方、実施の形態１ではＩｎＧａＡｓＰキャップ層３１とｐ型ＩｎＰ第一クラッド層３０との間でエッチングレートが異なるエッチャントを用いて選択エッチングを行っているため、制御性よくエッチングを停止することができる。そのため、図１に示すように結晶成長したｐ型ＩｎＰ第一クラッド層３０の膜厚をそのままホールリークパス幅ｄとすることができる。さらに、ｐ型ＩｎＰ第一クラッド層３０とＳｉＯ２マスク４０の間にキャップ層３１が存在するので、ｐ型ＩｎＰ第一クラッド層３０を薄膜化したままＳｉＯ２マスク４０と活性層２０を遠ざけることが出来る。したがってＳｉＯ２マスク４０によって活性層２０に歪みを生じさせることがないため、信頼性を損ねることがない。
　図１２に示す比較例の構造の半導体レーザ装置２００では、第一埋め込み層５０とｐ型ＩｎＰクラッド層３０１とのエッチングの選択性がないため、選択成長用ＳｉＯ２マスク４０を縮退させてからマスクの両側のｐ型ＩｎＰクラッド層３０１上面をエッチングする際に、リッジ近傍の第一埋め込み層５０の一部も同時にエッチングしてしまう。その後、ｎ型ＩｎＰ第二埋め込み層６０１を成長すると、第一埋め込み層５０の上に形成されるｎ型ＩｎＰ第二埋め込み層６０１の先端底面部と活性層２０の側面が近づく。その結果、図１２の矢印で示すように活性層２０の側面から第一埋め込み層５０を介したn型ＩｎＰ第二埋め込み層６０１への電子リークが増加する。
　図５は実施の形態１による半導体レーザ装置１０１と図１２に示す比較例の構造の半導体レーザ装置２００の電流－光出力特性を計算により導出し、比較した図である。図５において、横軸は半導体レーザに供給される電流を示し、縦軸は半導体レーザ装置の出力パワーを示す。なお、図５は動作温度を９５℃と想定している。図５に示すように、動作電流値が高い場合、比較例の半導体レーザ装置に比べて、実施の形態１の半導体レーザ装置の方が高い光出力が得られている。これは、比較例に比べて実施の形態１のほうが活性層の側面からｎ型ＩｎＰ第二埋め込み層への電子リークが起こりにくい構造となっているためである。
実施の形態２．
　実施の形態１ではＳｉＯ２マスクの縮退を用いた製造方法を示したが、実施の形態２ではエッチングレートの異なる二つの材料から構成される二重マスクを用いて図１に示したのと同様の半導体レーザ装置１０１を作製する方法を示す。この製造方法を図６Ａ～図６Ｃおよび図７Ａ～図７Ｃに基づき説明する。
　まず、ｎ型ＩｎＰ基板１０の上に、ｎ型クラッド層１１、活性層２０、ｐ型ＩｎＰ第一クラッド層３０、ＩｎＧａＡｓＰキャップ層３１を順に積層する。その後、電流狭窄窓６１の幅で第一マスク４３を形成し、その上を覆うようにリッジ４１の幅で第二マスク４４を形成する。第一マスク４３はエッチングレートが小さい材料、第二マスク４４はエッチングレートが第一マスク４３よりも大きい材料からなる。また、第一マスク４３の幅は第二マスク４４の幅よりも狭く、第一マスク４３は第二マスク４４に対して中央に位置するのが望ましい。図６Ａに示すように、この第一マスク４３と第二マスク４４からなる二重マスク４５を用いて活性層よりも低い位置までエッチングを行い、リッジ４１を形成する。
　次に図６Ｂに示すように、リッジ４１の両側を第一埋め込み層５０で活性層よりも高い位置まで埋め込む。その後、図６Ｃのように第二マスク４４の選択エッチングを行う。例えば第一マスク４３の材料をＳｉＯ２、第二マスク４４の材料をＳｉＮとした場合、エッチングガスとしてＳＦ６を用いると、エッチングレートの差を利用して第二マスク４４のみを選択的にエッチングし、その下のＩｎＧａＡｓＰキャップ層３１を露出させることが出来る。
　次に図７Ａに示すように、第一マスク４３の両脇に露出したＩｎＧａＡｓＰキャップ層３１を酒石酸により除去した後、第一埋め込み層５０およびリッジ４１を埋め込むようにｎ型ＩｎＰ第二埋め込み層６０を成長させる。
　次いで図７Ｂのように第一マスク４３をバッファードフッ酸またはフッ酸を用いて除去した後、ＩｎＧａＡｓＰキャップ層３１を酒石酸を用いて除去する。その後、図７Ｃのようにｐ型ＩｎＰ第一クラッド層３０およびｎ型ＩｎＰ第二埋め込み層６０を覆うようにｐ型ＩｎＰ第二クラッド層７０を成長させる。最後にｎ型ＩｎＰ基板１０の下側、およびｐ型ＩｎＰ第二クラッド層７０の上側に、電極８０を形成する。
　エッチングレートの異なる二つの材料から構成される二重マスクを用いることによっても、図１に示した、活性層２０の側面からｎ型ＩｎＰ第二埋め込み層６０への電子リークが起こりにくく、高い光出力が得られる半導体レーザ装置１０１を製造することができる。
実施の形態３．
　図８は実施の形態３における半導体レーザ装置１０３の構成を示す断面図である。実施の形態３では図８のようにｎ型ＩｎＰ第二埋め込み層６０で挟まれた電流狭窄窓６１において、電流狭窄窓のｐ型ＩｎＰ第一クラッド層３０の側における開口の幅Ａが最も狭く、ｐ型ＩｎＰ第一クラッド層３０とは反対側の開口の幅Ｂが最も大きい構造となっている。幅Ａはリッジ４１の幅よりも狭いが、幅Ｂは幅Ａよりも広ければ、リッジ４１の幅よりも広くても狭くてもよい。その他の構造は実施の形態１の半導体レーザ装置１０１と同様であり、説明を省略する。
　実施の形態３の半導体レーザ装置１０３は例えば次のように作製する。ｎ型ＩｎＰ第二埋め込み層６０を形成する第二埋め込み層形成工程までは実施の形態１または実施の形態２と同様の工程で作製する。その後ｐ型ＩｎＰ第二クラッド層７０を成長する前に高温アニールによりｎ型ＩｎＰ第二埋め込み層６０の形状をマストランスポートさせて崩す。その結果、電流狭窄窓６１の最上面の幅Ｂが最下面の幅Ａよりも広がる。その他の製造方法は実施の形態１と同様であり、説明を省略する。
　ｎ型ＩｎＰ第二埋め込み層６０で挟まれた電流狭窄層６１の幅が狭いと、電流が流れる断面積が狭くなるため、素子抵抗が増加する原因となる。電流狭窄窓６１の電流が流れる方向厚さが同じである場合、実施の形態１の半導体レーザ装置１０１と実施の形態３の半導体レーザ装置１０３を比較すると、実施の形態３の半導体レーザ装置１０３のほうが電流が流れる断面積が広くなる領域が増えるため、実施の形態３の半導体レーザ装置１０３のほうが実施の形態１の半導体レーザ装置１０１よりも素子抵抗を低減することができる。
実施の形態４．
　図９は実施の形態４による半導体レーザ装置１０４を示す断面図である。実施の形態４では、図９に示すように、ｐ型ＩｎＰ第二クラッド層７０を、電流狭窄窓６１側のキャリア濃度が高い高キャリア濃度層７０１と電極８０側のキャリア濃度が低い低キャリア濃度層７００の２層構造としている。図９に示す半導体レーザ装置１０４を製造する場合、ｎ型ＩｎＰ第二埋め込み層６０で挟まれた電流狭窄窓６１を高キャリア濃度ｐ型ＩｎＰの高キャリア濃度層７０１で埋め込んだ後、その上に高キャリア濃度層７０１よりもキャリア濃度が低いｐ型ＩｎＰの低キャリア濃度層７００を成長する。例えば、低キャリア濃度層７００を、実施の形態１のｐ型ＩｎＰ第二クラッド層７０と同じ、１．０×１０１８ｃｍ－３のＺｎがドーピングされたＩｎＰの層とした場合、高キャリア濃度層７０１は低キャリア濃度層７００よりもキャリア濃度が高く、例えば３．０×１０１８ｃｍ－３のＺｎがドーピングされた厚さ０．３μｍのＩｎＰの層とする。その他の製造方法は実施の形態１または実施の形態２と同様であり、説明を省略する。
　ｎ型ＩｎＰ第二埋め込み層６０で挟まれた電流狭窄窓６１は、他の領域よりも電流が流れる断面積が狭くなるため、素子抵抗が増加する原因となる。実施の形態４の半導体レーザ装置１０４では電流狭窄窓６１を電極側の低キャリア濃度層７００よりもキャリア濃度が高い高キャリア濃度層７０１で埋め込むことにより、電流狭窄窓６１の抵抗を低減することができる。ただし、キャリア濃度が高いと光の吸収が大きくなるため、第二クラッド層全体を高キャリア濃度の層とすると、光への変換効率が低下する。したがって、型ＩｎＰ第二クラッド層７０における高キャリア濃度層７０１と低キャリア濃度層７００の割合を選択する必要がある。
　本実施の形態４による半導体レーザ装置１０４によれば、実施の形態１、すなわち図１の半導体レーザ装置１０１において、実施の形態４における低キャリア濃度層７００と同じキャリア濃度のｐ型ＩｎＰ第二クラッド層７０を用いた場合よりも、素子抵抗が低い半導体レーザ装置を得ることが出来る。
実施の形態５．
　図１０Ａ～図１０Ｃおよび図１１Ａ～図１１Ｃは、実施の形態５による半導体レーザ装置の製造方法の工程を断面図により示す図である。実施の形態５ではマスク縮退を用いない半導体レーザの製造方法を示す。図１０Ａでは実施の形態１と同様の方法でリッジ４１を作製するが、ＩｎＧａＡｓＰキャップ層３１の膜厚は例えば１０ｎｍ以下と、実施の形態１で説明した製造方法よりも薄くする。実施の形態１～実施の形態４では、製造工程中で用いるＩｎＧａＡｓＰキャップ層３１を最終的には完全に除去し、半導体レーザ装置の構成要素としては用いていなかった。本実施の形態５では、後述のように、ＩｎＧａＡｓＰキャップ層３１を一部残して、半導体レーザ装置の構成要素として用いる。ＩｎＧａＡｓＰはＩｎＰよりも光の吸収係数が大きく、レーザ光の吸収損失を増やす原因となるため、ＩｎＧａＡｓＰキャップ層３１を半導体レーザ装置の構成要素として用いる場合、ＩｎＧａＡｓＰキャップ層３１はなるべく薄い方が望ましい。なお、ＩｎＧａＡｓＰキャップ層３１は、ここでは導電型はｐ型を想定している。
　次に図１０Ｂのようにリッジ４１を活性層２０より上まで第一埋め込み層５０で埋め込む。その後、図１０ＣのようにＳｉＯ２マスク４０を除去し、図１１Ａのように第一埋め込み層５０およびリッジ４１全体を覆うようにｎ型ＩｎＰ第二埋め込み層６０を成長する。
　次にｎ型ＩｎＰ第二埋め込み層６０の上に電流狭窄窓６１を形成するための選択エッチング用のＳｉＯ２マスク４２を形成する。その後、例えば塩酸を用いてｎ型ＩｎＰ第二埋め込み層６０をエッチングすると、ＩｎＰはＩｎＧａＡｓＰよりも塩酸に対するエッチングレートが大きいため、図１１ＢのようにＩｎＧａＡｓＰキャップ層３１の上で制御性良くエッチングをとめることが出来る。
　次にリッジ４１の上部中央に露出したＩｎＧａＡｓＰキャップ層３１を酒石酸を用いて除去し、フッ酸用いてＳｉＯ２マスク４２を除去する。
　次に図１１Ｃのようにｎ型ＩｎＰ第二埋め込み層６０およびリッジ４１を埋め込むようにｐ型ＩｎＰ第二クラッド層７０を成長する。以降は実施の形態１と同じであるため、説明を省略する。
　図１１Ｃに示すように、本実施の形態５による半導体レーザ装置の製造方法により製造された半導体レーザ装置は、リッジ４１の中央に向けて張り出したｎ型ＩｎＰ第二埋め込み層６０とｐ型ＩｎＰ第一クラッド層３０との間にｐ型のＩｎＧａＡｓＰキャップ層３１が構造体として残る。このような構造の半導体レーザ装置であっても、実施の形態１で説明したように、活性層の側面からｎ型ＩｎＰ第二埋め込み層６０への電子リークが起こりにくい構造となっている。
　本願には、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１０　ｎ型ＩｎＰ基板（第一導電型基板）、１１　ｎ型ＩｎＰクラッド層（第一導電型クラッド層）、２０　活性層、３０　ｐ型ＩｎＰ第一クラッド層（第二導電型第一クラッド層）、３１　キャップ層、４０　マスク、４１　リッジ、４３　第一マスク、４４　第二マスク、４５　二重マスク、５０　第一埋め込み層、６０　第二埋め込み層、６１　電流狭窄窓、７０　ｐ型ＩｎＰ第二クラッド層（第二導電型第二クラッド層）

Claims (10)

  1. 　第一導電型を有する第一導電型基板の表面に、前記第一導電型を有する第一導電型クラッド層、活性層、前記第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層、前記第二導電型第一クラッド層とは異なる半導体材料から構成されるキャップ層の順に積層して積層構造体を形成し、この積層構造体の両側を前記活性層よりも前記第一導電型基板に近い位置までエッチングしてリッジを形成するリッジ形成工程と、
    　前記リッジの両側を前記第一導電型とは異なる導電型を有する第一埋め込み層で前記第二導電型第一クラッド層より高い位置まで埋め込むリッジ埋め込み工程と、
    　前記リッジの頂部中央の前記キャップ層を残して、前記リッジの頂部両側の前記キャップ層を除去することにより、残った前記キャップ層の両側に前記第二導電型第一クラッド層を露出させる第一クラッド層露出工程と、
    　前記第一埋め込み層と、前記キャップ層の両側に露出した前記第二導電型第一クラッド層との表面に前記第一導電型を有する第二埋め込み層を成長させる第二埋め込み層形成工程と、
    　前記第二埋め込み層を成長させた後、前記リッジの頂部の中央に残った前記キャップ層を除去して前記第二導電型第一クラッド層を露出させるキャップ層除去工程と、
    　前記第二埋め込み層と、前記リッジの頂部の中央に露出した前記第二導電型第一クラッド層とを埋め込むように前記第二導電型を有する第二導電型第二クラッド層を成長させる第二クラッド層形成工程と、
    を含むことを特徴とする半導体レーザ装置の製造方法。
  2. 　前記リッジ埋め込み工程の前記エッチングは前記リッジの幅のマスクを用いて行われ、
    前記第一クラッド層露出工程において、前記マスクの両側をエッチングにより縮退させて前記マスクの両側に前記キャップ層を露出させた後、前記キャップ層の露出部分を除去することを特徴とする請求項１に記載の半導体レーザ装置の製造方法。
  3. 　前記リッジ埋め込み工程の前記エッチングは、第一マスクが前記リッジの幅を有する第二マスクにより覆われた二重マスクを用いて行われ、
    前記第一クラッド層露出工程において、選択エッチングにより前記二重マスクの前記第二マスクを除去して前記第一マスクの両側にキャップ層を露出させた後、前記キャップ層の露出部分を除去することを特徴とする請求項１に記載の半導体レーザ装置の製造方法。
  4. 　第一導電型を有する第一導電型基板の表面に、前記第一導電型を有する第一導電型クラッド層、活性層、前記第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層、前記第二導電型第一クラッド層とは異なる半導体材料から構成されるキャップ層の順に積層して積層構造体を形成し、この積層構造体の両側を前記活性層よりも前記第一導電型基板に近い位置までエッチングしてリッジを形成するリッジ形成工程と、
    　前記リッジの両側を前記第一導電型とは異なる導電型を有する第一埋め込み層で前記第二導電型第一クラッド層より高い位置まで埋め込むリッジ埋め込み工程と、
    　前記リッジと、前記第一埋め込み層とを覆うように前記第一導電型を有する第二埋め込み層を成長させる第二埋め込み層形成工程と、
    　前記リッジの中央に対応した位置の前記第二埋め込み層をエッチングして、前記リッジの中央に前記キャップ層を露出させるキャップ層露出工程と、
    　前記リッジの中央に露出した前記キャップ層を除去して前記第二導電型第一クラッド層を露出させる第一クラッド層露出工程と、
    　前記第二埋め込み層と前記リッジの中央に露出した前記第二導電型第一クラッド層とを埋め込むように前記第二導電型を有する第二導電型第二クラッド層を成長する第二クラッド層形成工程と、
    を含むことを特徴とする半導体レーザ装置の製造方法。
  5. 　前記キャップ層は前記第二導電型を有することを特徴とする請求項１から４のいずれか１項に記載の半導体レーザ装置の製造方法。
  6. 　第一導電型を有する第一導電型基板の表面に前記第一導電型を有する第一導電型クラッド層、活性層、前記第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層の順に積層されるとともに、前記活性層よりも前記第一導電型基板に近い位置から突出して形成された頂部が平坦なリッジと、
    　前記リッジの両側を、それぞれ前記第二導電型第一クラッド層より高い位置まで埋め込む第一埋め込み層と、
    　それぞれの前記第一埋め込み層をそれぞれ覆うとともに、前記リッジの中央の方向および平坦な前記リッジの頂部に向けてせり出すことにより、それぞれのせり出した部分が対向して形成する開口を電流狭窄窓とする第二埋め込み層と、
    　前記電流狭窄窓とともに前記第二埋め込み層を埋め込む、前記第二導電型を有する第二導電型第二クラッド層と、を備え、
    　前記リッジの前記頂部に向けてせり出した部分の前記リッジの前記頂部の側となる前記第二埋め込み層の面は、前記第二導電型第一クラッド層の前記リッジの端部を限度として、前記第二導電型第一クラッド層の面内に納まるように形成されたことを特徴とする半導体レーザ装置。
  7. 　第一導電型を有する第一導電型基板の表面に前記第一導電型を有する第一導電型クラッド層、活性層、前記第一導電型とは逆の導電型である第二導電型を有する第二導電型第一クラッド層の順に積層されるとともに、前記活性層よりも前記第一導電型基板に近い位置から突出して形成された頂部が平坦なリッジと、
    　前記リッジの両側を、それぞれ前記第二導電型第一クラッド層より高い位置まで埋め込む第一埋め込み層と、
    　それぞれの前記第一埋め込み層をそれぞれ覆うとともに、前記リッジの中央の方向にせり出すことにより、それぞれのせり出した部分が対向して形成する開口を電流狭窄窓とする第二埋め込み層と、
    　前記電流狭窄窓とともに前記第二埋め込み層を埋め込む前記第二導電型を有する第二導電型第二クラッド層と、を備え、
    　前記第二埋め込み層と前記第二導電型第一クラッド層との間に、前記第二導電型を有するキャップ層が設けられたことを特徴とする半導体レーザ装置。
  8. 　前記電流狭窄窓は、前記第二導電型第一クラッド層の側における開口の幅が、前記第二導電型第一クラッド層とは反対側における開口の幅よりも狭いことを特徴とする請求項６または７に記載の半導体レーザ装置。
  9. 　前記第二導電型第二クラッド層は、前記電流狭窄窓を埋める高キャリア濃度層と、前記高キャリア濃度層よりもキャリア濃度が低い低キャリア濃度層とで構成されたことを特徴とする請求項６から８のいずれか１項に記載の半導体レーザ装置。
  10. 　前記第一導電型基板はＩｎＰ基板であり、前記第一埋め込み層はＦｅドープＩｎＰ層またはＲｕドープＩｎＰ層であることを特徴とする請求項６から９のいずれか１項に記載の半導体レーザ装置。
PCT/JP2018/028574 2018-07-31 2018-07-31 半導体レーザ装置の製造方法、および半導体レーザ装置 WO2020026330A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020533927A JP7019821B2 (ja) 2018-07-31 2018-07-31 半導体レーザ装置の製造方法、および半導体レーザ装置
PCT/JP2018/028574 WO2020026330A1 (ja) 2018-07-31 2018-07-31 半導体レーザ装置の製造方法、および半導体レーザ装置
CN201880095693.3A CN112438001B (zh) 2018-07-31 2018-07-31 半导体激光装置的制造方法以及半导体激光装置
US17/054,807 US20210273414A1 (en) 2018-07-31 2018-07-31 Method for manufacturing semiconductor laser device, and semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/028574 WO2020026330A1 (ja) 2018-07-31 2018-07-31 半導体レーザ装置の製造方法、および半導体レーザ装置

Publications (1)

Publication Number Publication Date
WO2020026330A1 true WO2020026330A1 (ja) 2020-02-06

Family

ID=69230815

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/028574 WO2020026330A1 (ja) 2018-07-31 2018-07-31 半導体レーザ装置の製造方法、および半導体レーザ装置

Country Status (4)

Country Link
US (1) US20210273414A1 (ja)
JP (1) JP7019821B2 (ja)
CN (1) CN112438001B (ja)
WO (1) WO2020026330A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117013366A (zh) * 2023-07-31 2023-11-07 武汉云岭光电股份有限公司 一种掩埋异质结激光器制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63500279A (ja) * 1985-07-03 1988-01-28 ブリティシュ・テレコミュニケ−ションズ・パブリック・リミテッド・カンパニ 半導体構造の製造方法
JPH0282679A (ja) * 1988-09-20 1990-03-23 Fujitsu Ltd 半導体発光装置の製造方法
JPH05275796A (ja) * 1992-03-25 1993-10-22 Toshiba Corp 半導体レーザ装置及びその製造方法
JPH098398A (ja) * 1995-06-20 1997-01-10 Nec Corp 半導体レーザの製造方法
JP2001284735A (ja) * 2000-03-31 2001-10-12 Anritsu Corp 半導体発光素子及びその製造方法
JP2005167050A (ja) * 2003-12-04 2005-06-23 Nec Compound Semiconductor Devices Ltd 高抵抗埋め込み型半導体レーザ及びその製造方法
US20120014398A1 (en) * 2010-07-16 2012-01-19 Electronics And Telecommunications Research Institute Wavelength-tunable external cavity laser module
JP2016027653A (ja) * 2014-07-07 2016-02-18 住友電工デバイス・イノベーション株式会社 光半導体素子及び光半導体素子の製造方法
JP2017130657A (ja) * 2016-01-14 2017-07-27 住友電工デバイス・イノベーション株式会社 光半導体素子の製造方法および光半導体素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0279486A (ja) * 1988-09-14 1990-03-20 Sharp Corp 半導体レーザ素子
EP0695007B1 (en) * 1994-07-04 2000-06-14 Mitsubishi Chemical Corporation Semiconductor device and its fabrication process
JPH0964452A (ja) * 1995-08-18 1997-03-07 Mitsubishi Electric Corp 半導体レーザ装置，及びその製造方法
KR970054972A (ko) * 1995-12-29 1997-07-31 김주용 레이저 다이오드 제조방법
JP3109481B2 (ja) * 1998-06-18 2000-11-13 日本電気株式会社 半導体レーザ素子及びその製造方法
US7604668B2 (en) 2005-07-29 2009-10-20 Gore Enterprise Holdings, Inc. Composite self-cohered web materials
JP2009033009A (ja) * 2007-07-30 2009-02-12 Panasonic Corp 半導体レーザ装置及びその製造方法
CN102368591B (zh) * 2011-10-28 2013-04-24 武汉华工正源光子技术有限公司 一种条形掩埋分布反馈半导体激光器的制作方法
JP6251934B2 (ja) * 2013-07-30 2017-12-27 住友電工デバイス・イノベーション株式会社 半導体レーザの製造方法
JP2016031970A (ja) * 2014-07-28 2016-03-07 三菱電機株式会社 光半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63500279A (ja) * 1985-07-03 1988-01-28 ブリティシュ・テレコミュニケ−ションズ・パブリック・リミテッド・カンパニ 半導体構造の製造方法
JPH0282679A (ja) * 1988-09-20 1990-03-23 Fujitsu Ltd 半導体発光装置の製造方法
JPH05275796A (ja) * 1992-03-25 1993-10-22 Toshiba Corp 半導体レーザ装置及びその製造方法
JPH098398A (ja) * 1995-06-20 1997-01-10 Nec Corp 半導体レーザの製造方法
JP2001284735A (ja) * 2000-03-31 2001-10-12 Anritsu Corp 半導体発光素子及びその製造方法
JP2005167050A (ja) * 2003-12-04 2005-06-23 Nec Compound Semiconductor Devices Ltd 高抵抗埋め込み型半導体レーザ及びその製造方法
US20120014398A1 (en) * 2010-07-16 2012-01-19 Electronics And Telecommunications Research Institute Wavelength-tunable external cavity laser module
JP2016027653A (ja) * 2014-07-07 2016-02-18 住友電工デバイス・イノベーション株式会社 光半導体素子及び光半導体素子の製造方法
JP2017130657A (ja) * 2016-01-14 2017-07-27 住友電工デバイス・イノベーション株式会社 光半導体素子の製造方法および光半導体素子

Also Published As

Publication number Publication date
JPWO2020026330A1 (ja) 2021-05-13
JP7019821B2 (ja) 2022-02-15
US20210273414A1 (en) 2021-09-02
CN112438001A (zh) 2021-03-02
CN112438001B (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
JP4639107B2 (ja) 半導体レーザ及びその製造方法
JP4947778B2 (ja) 光半導体素子及びその製造方法
JP2002305353A (ja) 窒化物系半導体レーザ素子およびその製造方法
WO2020026330A1 (ja) 半導体レーザ装置の製造方法、および半導体レーザ装置
JP5151231B2 (ja) 半導体光素子及びその製造方法
WO2021152686A1 (ja) 光半導体装置とその製造方法
JP7145936B2 (ja) 半導体レーザおよびその製造方法
JP2003060319A (ja) 窒化物系半導体レーザ素子
JP7168138B1 (ja) 半導体レーザ素子および半導体レーザ素子の製造方法
JP2005260109A (ja) 光半導体素子
JP2002076515A (ja) 半導体レーザ装置及びその製造方法
JP2010027923A (ja) 半導体光素子
WO2020090078A1 (ja) 光半導体装置、および光半導体装置の製造方法
JP4812649B2 (ja) 窒化物系半導体発光素子及びその製造方法
JP2000101186A (ja) 半導体光素子およびその製造方法
JP3889772B2 (ja) 窒化物系半導体発光素子
JP3715639B2 (ja) 半導体発光素子
JP4678208B2 (ja) リッジ導波路型半導体レーザ素子の製造方法
JP4024259B2 (ja) 窒化物系半導体発光素子
JPH10209568A (ja) 半導体光デバイスの製造方法
JP2009146920A (ja) 半導体レーザ
JP2009266891A (ja) 半導体レーザおよびその製造方法
JPH10233547A (ja) 半導体レーザ素子およびその製造方法
JPH10261832A (ja) 半導体装置及びその製造方法
JP2010153682A (ja) 半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18928286

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020533927

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18928286

Country of ref document: EP

Kind code of ref document: A1