JPH10233547A - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法Info
- Publication number
- JPH10233547A JPH10233547A JP3480097A JP3480097A JPH10233547A JP H10233547 A JPH10233547 A JP H10233547A JP 3480097 A JP3480097 A JP 3480097A JP 3480097 A JP3480097 A JP 3480097A JP H10233547 A JPH10233547 A JP H10233547A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- composition
- dielectric layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】第３クラッド層のストライプと電流狭窄層との
界面に結晶欠陥が少なく、信頼性の高い半導体レーザ素
子とその製造方法を提供する。 【解決手段】第１導電型のＧａＡｓ基板１の一主面上
に、第１導電型のAlxGa1-x Asの組成の第１クラッド層
２、Aly Ga1-y Asの組成の活性層３、第２導電型のAlx
Ga1-x Asの組成の第２クラッド層４、第２導電型のGaAs
のキャップ層５、第１導電型のレーザ光軸と平行に２つ
の区域に分割されているAlw Ga1-w Asの組成の電流狭窄
層６、第２導電型のAlx Ga1-x Asの組成の第３クラッド
層７、第２導電型のGaAsのコンタクト層８が順に積層さ
れてなり、第３クラッド層の電流狭窄層に挟まれた部分
をストライプＳとするAlGaAs系の半導体レーザ素子にお
いて、前記ストライプの前記電流狭窄層との界面のスト
ライプ内の角度をキャップ層面に対して鈍角とする。
界面に結晶欠陥が少なく、信頼性の高い半導体レーザ素
子とその製造方法を提供する。 【解決手段】第１導電型のＧａＡｓ基板１の一主面上
に、第１導電型のAlxGa1-x Asの組成の第１クラッド層
２、Aly Ga1-y Asの組成の活性層３、第２導電型のAlx
Ga1-x Asの組成の第２クラッド層４、第２導電型のGaAs
のキャップ層５、第１導電型のレーザ光軸と平行に２つ
の区域に分割されているAlw Ga1-w Asの組成の電流狭窄
層６、第２導電型のAlx Ga1-x Asの組成の第３クラッド
層７、第２導電型のGaAsのコンタクト層８が順に積層さ
れてなり、第３クラッド層の電流狭窄層に挟まれた部分
をストライプＳとするAlGaAs系の半導体レーザ素子にお
いて、前記ストライプの前記電流狭窄層との界面のスト
ライプ内の角度をキャップ層面に対して鈍角とする。
Description
【０００１】
【発明の属する技術分野】本発明は、Aly Ga1-y As（０
≦ｙ≦１）からなる活性層を有し、近赤外光を出射する
Alx Ga1-x As系（０≦ｘ≦１）半導体レーザ素子に関す
る。
≦ｙ≦１）からなる活性層を有し、近赤外光を出射する
Alx Ga1-x As系（０≦ｘ≦１）半導体レーザ素子に関す
る。
【０００２】
【従来の技術】単一横モードで発振するAlx Ga1-x As系
（０≦ｘ≦１）半導体レーザ素子（以下ＬＤ素子と略
す）の従来例について図面をもとに説明する。この例で
はGaAs基板の導電型をｎ型としたがｐ型の場合は以下の
全ての導電型を逆にすればよい。図３は従来のＬＤ素子
のへき開面に平行な断面模式図である。ＬＤ素子のへき
開面の法線はレーザ放射光の光軸でもある。ｎ型のGaAs
基板１のへき開面に垂直な面（以後素子面と言う）上
に、ｎ型の第１クラッド層２、活性層３、ｐ型の第２ク
ラッド層４、ｐ型のGaAsキャップ層５、ｎ型の電流狭窄
層６、ｐ型の第３クラッド層７、p 型のコンタクト層８
がこの順に積層されている。ただし、電流狭窄層６は素
子面の中央の両へき開面間を垂直に貫通している幅が数
μm のストライプ状の部分（以後ストライプと言う）を
挟んで２つの部分に別れている。ストライプは第３クラ
ッド層７で埋まっており、GaAsキャップ層５と第３クラ
ッド層７とは隣接している。ＬＤ素子の両素子面には電
流を流すためのｐ側電極９ａ、ｎ側電極９ｂがそれぞれ
積層される。ｐ側からｎ側に順方向電流を流す場合に、
この電流狭窄層６とGaAsキャップ層５または第２クラッ
ド層４との界面に形成されているｐ−ｎ接合は逆方向と
なり電流は流れず、ストライプだけに順方向電流が集中
して流れる。従って、ストライプに近接している活性層
３を横切る電流はストライプ幅に集中する。さらに、電
流狭窄層６は活性層３で発光した光の吸収層の役割を持
っており、ストライプのサイズを適切に選ぶことにより
安定な横モード発振を可能とし、発振しきい値電流を低
減させることができる。
（０≦ｘ≦１）半導体レーザ素子（以下ＬＤ素子と略
す）の従来例について図面をもとに説明する。この例で
はGaAs基板の導電型をｎ型としたがｐ型の場合は以下の
全ての導電型を逆にすればよい。図３は従来のＬＤ素子
のへき開面に平行な断面模式図である。ＬＤ素子のへき
開面の法線はレーザ放射光の光軸でもある。ｎ型のGaAs
基板１のへき開面に垂直な面（以後素子面と言う）上
に、ｎ型の第１クラッド層２、活性層３、ｐ型の第２ク
ラッド層４、ｐ型のGaAsキャップ層５、ｎ型の電流狭窄
層６、ｐ型の第３クラッド層７、p 型のコンタクト層８
がこの順に積層されている。ただし、電流狭窄層６は素
子面の中央の両へき開面間を垂直に貫通している幅が数
μm のストライプ状の部分（以後ストライプと言う）を
挟んで２つの部分に別れている。ストライプは第３クラ
ッド層７で埋まっており、GaAsキャップ層５と第３クラ
ッド層７とは隣接している。ＬＤ素子の両素子面には電
流を流すためのｐ側電極９ａ、ｎ側電極９ｂがそれぞれ
積層される。ｐ側からｎ側に順方向電流を流す場合に、
この電流狭窄層６とGaAsキャップ層５または第２クラッ
ド層４との界面に形成されているｐ−ｎ接合は逆方向と
なり電流は流れず、ストライプだけに順方向電流が集中
して流れる。従って、ストライプに近接している活性層
３を横切る電流はストライプ幅に集中する。さらに、電
流狭窄層６は活性層３で発光した光の吸収層の役割を持
っており、ストライプのサイズを適切に選ぶことにより
安定な横モード発振を可能とし、発振しきい値電流を低
減させることができる。
【０００３】このようなＬＤは通常次のようにして製造
される。図４は従来のＬＤ素子の主な製造工程後のウェ
ハの１素子相当分を示すへき開面断面模式図であり、
（ａ）はマスクのパターニング工程後、（ｂ）は電流狭
窄層の選択エピタキシャル成長後、（ｃ）は電極用金属
膜成膜後である。先ず、ｎ型GaAs基板１（Ｓｉドープ、
キャリア濃度２×１０18cm-3、厚さ３００μm ）上に、
有機金属気相成長法（ＭＯＣＶＤ法）を用いて第１クラ
ッド層２（ｎ型Ａｌ0.5 Ｇａ0.5 Ａｓ、キャリア濃度５
×１０17cm-3、厚さ１μm ）、活性層３（ノンドープＡ
ｌ0.1 Ｇａ0.9 Ａｓ、厚さ０．１μm ）、第２クラッド
層４（ｐ型Ａｌ0.5 Ｇａ0.5 Ａｓ キャリア濃度５×１
０17cm-3、厚さ０．３μm ）、GaAsキャップ層５（ｐ型
GaAs 、キャリア濃度１×１０18cm-3、厚さ０. ００３
μm ）を順次成長させる。
される。図４は従来のＬＤ素子の主な製造工程後のウェ
ハの１素子相当分を示すへき開面断面模式図であり、
（ａ）はマスクのパターニング工程後、（ｂ）は電流狭
窄層の選択エピタキシャル成長後、（ｃ）は電極用金属
膜成膜後である。先ず、ｎ型GaAs基板１（Ｓｉドープ、
キャリア濃度２×１０18cm-3、厚さ３００μm ）上に、
有機金属気相成長法（ＭＯＣＶＤ法）を用いて第１クラ
ッド層２（ｎ型Ａｌ0.5 Ｇａ0.5 Ａｓ、キャリア濃度５
×１０17cm-3、厚さ１μm ）、活性層３（ノンドープＡ
ｌ0.1 Ｇａ0.9 Ａｓ、厚さ０．１μm ）、第２クラッド
層４（ｐ型Ａｌ0.5 Ｇａ0.5 Ａｓ キャリア濃度５×１
０17cm-3、厚さ０．３μm ）、GaAsキャップ層５（ｐ型
GaAs 、キャリア濃度１×１０18cm-3、厚さ０. ００３
μm ）を順次成長させる。
【０００４】なお、このGaAsキャップ層５は、以降の酸
化膜成膜工程とそのパターニング工程が直接GaAlAs層に
適用されると高抵抗のAl酸化膜の生成されるので、これ
を防止するために設けている。次に、このウェハ上に厚
さ４０nmの酸化ケイ素層をスッパタにより成膜し、フォ
トレジストを塗布した後、フッ化水素酸を用いてパター
ニングを行いキャップ層５の上に幅５μm のストライプ
状のマスク１０を形成する（図４（ａ））。
化膜成膜工程とそのパターニング工程が直接GaAlAs層に
適用されると高抵抗のAl酸化膜の生成されるので、これ
を防止するために設けている。次に、このウェハ上に厚
さ４０nmの酸化ケイ素層をスッパタにより成膜し、フォ
トレジストを塗布した後、フッ化水素酸を用いてパター
ニングを行いキャップ層５の上に幅５μm のストライプ
状のマスク１０を形成する（図４（ａ））。
【０００５】次に、再度ＭＯＣＶＤ法を用いて電流狭窄
層６（ｎ型GaAs、キャリア濃度１×１０19cm-3、厚さ
０．３μm ）を成長させる。この時、選択成長が起こり
酸化ケイ素層（マスク１０）上にはGaAsは成長しない
（図４（ｂ））。そしてＭＯＣＶＤ装置から取り出し、
マスク１０を除去したのちに、またＭＯＣＶＤにより第
３クラッド層７（ｐ型Ａｌ0.5 Ｇａ0.5 Ａｓ、キャリア
濃度５×１０17cm-3、厚さ０．８μm ）およびコンタク
ト層８（ｐ型GaAs、キャリア濃度１×１０19cm-3、厚さ
５．０μm ）を成長する。最後に、ウェハ上下のｐ側電
極９ａ、ｎ側電極９ｂを形成する（図４（ｃ））。
層６（ｎ型GaAs、キャリア濃度１×１０19cm-3、厚さ
０．３μm ）を成長させる。この時、選択成長が起こり
酸化ケイ素層（マスク１０）上にはGaAsは成長しない
（図４（ｂ））。そしてＭＯＣＶＤ装置から取り出し、
マスク１０を除去したのちに、またＭＯＣＶＤにより第
３クラッド層７（ｐ型Ａｌ0.5 Ｇａ0.5 Ａｓ、キャリア
濃度５×１０17cm-3、厚さ０．８μm ）およびコンタク
ト層８（ｐ型GaAs、キャリア濃度１×１０19cm-3、厚さ
５．０μm ）を成長する。最後に、ウェハ上下のｐ側電
極９ａ、ｎ側電極９ｂを形成する（図４（ｃ））。
【０００６】上記の製造工程の後、ウェハをへき開し
（へき開面は図４の紙面に平行）バーとし、さらにこの
バーをスクライブして、個別のレーザ素子は得られる。
（へき開面は図４の紙面に平行）バーとし、さらにこの
バーをスクライブして、個別のレーザ素子は得られる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ようにして製造されるＬＤ素子には以下のような問題点
がある。図５は従来の製造方法におけるストライプ形成
前後のウェハのストライプ部の拡大断面図であり、
（ａ）は電流狭窄層成膜後、（ｂ）は第３クラッド層成
膜後である。酸化ケイ素層からなるマスク１０は、フッ
酸を用いたウェットエッチングにより形成されるが、フ
ッ酸は等方エッチングのためマスクの断面形状はマスク
の両側で外側に向かって傾斜しており、キャップ層界面
に向かって傾斜は緩やかになっている。この様に傾斜し
ている場合には、電流狭窄層６はマスク１０の両側の厚
みが約５nm以下の薄い部分では選択成長が起きずに、マ
スク１０（酸化ケイ素層）のキャップ層側の縁上にも電
流狭窄層６が成長してしまう（図５（ａ））。従って、
マスク１０を除去した後、電流狭窄層６とキャップ層５
の境界に溝Ｇが生じる。次に形成される第３クラッド層
７はこの溝Ｇの中までは入り込まず、溝Ｇに接する部分
は格子欠陥が多く、その付近は歪み、欠陥部Ｄを生ずる
こととなる（図５（ｂ））。
ようにして製造されるＬＤ素子には以下のような問題点
がある。図５は従来の製造方法におけるストライプ形成
前後のウェハのストライプ部の拡大断面図であり、
（ａ）は電流狭窄層成膜後、（ｂ）は第３クラッド層成
膜後である。酸化ケイ素層からなるマスク１０は、フッ
酸を用いたウェットエッチングにより形成されるが、フ
ッ酸は等方エッチングのためマスクの断面形状はマスク
の両側で外側に向かって傾斜しており、キャップ層界面
に向かって傾斜は緩やかになっている。この様に傾斜し
ている場合には、電流狭窄層６はマスク１０の両側の厚
みが約５nm以下の薄い部分では選択成長が起きずに、マ
スク１０（酸化ケイ素層）のキャップ層側の縁上にも電
流狭窄層６が成長してしまう（図５（ａ））。従って、
マスク１０を除去した後、電流狭窄層６とキャップ層５
の境界に溝Ｇが生じる。次に形成される第３クラッド層
７はこの溝Ｇの中までは入り込まず、溝Ｇに接する部分
は格子欠陥が多く、その付近は歪み、欠陥部Ｄを生ずる
こととなる（図５（ｂ））。
【０００８】この結晶欠陥は活性層３に異常なストレス
を生じさせ、素子の寿命を劣化させる。上記の従来の製
造方法によるＬＤ素子を１枚のウェハより無作為に５０
０個取り出し長期寿命試験を行ったところ、３００時間
で劣化する素子が１３５個生じ、不良率は２７％であっ
た。そして劣化した素子のへき開面を顕微鏡により観察
すると、１２５個の素子の第３クラッド層に結晶欠陥が
観察された。このように、不良は必ずしもウェハ全面に
発生するのではないが、素子の信頼性を低下させる。ま
た歩留りは低い。
を生じさせ、素子の寿命を劣化させる。上記の従来の製
造方法によるＬＤ素子を１枚のウェハより無作為に５０
０個取り出し長期寿命試験を行ったところ、３００時間
で劣化する素子が１３５個生じ、不良率は２７％であっ
た。そして劣化した素子のへき開面を顕微鏡により観察
すると、１２５個の素子の第３クラッド層に結晶欠陥が
観察された。このように、不良は必ずしもウェハ全面に
発生するのではないが、素子の信頼性を低下させる。ま
た歩留りは低い。
【０００９】この発明の目的は、第３クラッド層のスト
ライプと電流狭窄層との界面に結晶欠陥が少なく、信頼
性の高いＬＤ素子を提供し、また、前記界面に結晶欠陥
が生じないＬＤ素子の製造方法を提供することにある。
ライプと電流狭窄層との界面に結晶欠陥が少なく、信頼
性の高いＬＤ素子を提供し、また、前記界面に結晶欠陥
が生じないＬＤ素子の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、第１導電型のＧａＡｓ基板の一主面上に、第１導
電型のAlx Ga1-x As（０≦ｘ≦１）の組成の第１クラッ
ド層、Aly Ga1-y As（０≦ｙ≦ｘ≦１）の組成の活性
層、第２導電型のAlx Ga1-x Asの組成の第２クラッド
層、第２導電型のGaAsのキャップ層、第１導電型のレー
ザ光軸と平行に２つの区域に分割されているAlw Ga1-w
As（０≦ｗ≦１）の組成の電流狭窄層、第２導電型のAl
x Ga1-x Asの組成の第３クラッド層、第２導電型のGaAs
のコンタクト層が順に積層されてなり、第３クラッド層
の電流狭窄層に挟まれた部分をストライプとするAlGaAs
系の半導体レーザ素子において、前記ストライプの前記
電流狭窄層との界面のストライプ内の角度はキャップ層
面に対して鈍角であることとする。
めに、第１導電型のＧａＡｓ基板の一主面上に、第１導
電型のAlx Ga1-x As（０≦ｘ≦１）の組成の第１クラッ
ド層、Aly Ga1-y As（０≦ｙ≦ｘ≦１）の組成の活性
層、第２導電型のAlx Ga1-x Asの組成の第２クラッド
層、第２導電型のGaAsのキャップ層、第１導電型のレー
ザ光軸と平行に２つの区域に分割されているAlw Ga1-w
As（０≦ｗ≦１）の組成の電流狭窄層、第２導電型のAl
x Ga1-x Asの組成の第３クラッド層、第２導電型のGaAs
のコンタクト層が順に積層されてなり、第３クラッド層
の電流狭窄層に挟まれた部分をストライプとするAlGaAs
系の半導体レーザ素子において、前記ストライプの前記
電流狭窄層との界面のストライプ内の角度はキャップ層
面に対して鈍角であることとする。
【００１１】第１導電型のＧａＡｓ基板の一主面上に、
第１導電型のAlx Ga1-x As（０≦ｘ≦１）の組成の第１
クラッド層、Aly Ga1-y As（０≦ｙ≦ｘ≦１）の組成の
活性層、第２導電型のAlx Ga1-x Asの組成の第２クラッ
ド層、第２導電型のGaAsのキャップ層を順次成長させ、
次いでストライプ形成のためのマスクの形成およびAl w
Ga1-w As（０≦ｗ≦１）の組成の電流狭窄層、第２導電
型のAlx Ga1-x Asの組成の第３クラッド層の成長させる
工程を含む、請求項１に記載の半導体レーザ素子の製造
方法において、前記マスクは２層の誘電体層からなり、
キャップ層に近い第１の誘電体層のエッチング速度は他
の第２の誘電体層のエッチング速度より大きいと良い。
第１導電型のAlx Ga1-x As（０≦ｘ≦１）の組成の第１
クラッド層、Aly Ga1-y As（０≦ｙ≦ｘ≦１）の組成の
活性層、第２導電型のAlx Ga1-x Asの組成の第２クラッ
ド層、第２導電型のGaAsのキャップ層を順次成長させ、
次いでストライプ形成のためのマスクの形成およびAl w
Ga1-w As（０≦ｗ≦１）の組成の電流狭窄層、第２導電
型のAlx Ga1-x Asの組成の第３クラッド層の成長させる
工程を含む、請求項１に記載の半導体レーザ素子の製造
方法において、前記マスクは２層の誘電体層からなり、
キャップ層に近い第１の誘電体層のエッチング速度は他
の第２の誘電体層のエッチング速度より大きいと良い。
【００１２】前記第１の誘電体層は酸化ケイ素層であ
り、前記第２の誘電体層は窒化アルミニウム層であると
良い。前記第１の誘電体層は電子ビーム蒸着された酸化
ケイ素層であり、前記第２の誘電体層はスパッタまたは
ＣＶＤにより成膜された酸化ケイ素層であると良い。前
記第１の誘電体層は電子ビーム蒸着された窒化ケイ素層
であり、ＣＶＤにより成膜された酸化ケイ素層であると
良い。
り、前記第２の誘電体層は窒化アルミニウム層であると
良い。前記第１の誘電体層は電子ビーム蒸着された酸化
ケイ素層であり、前記第２の誘電体層はスパッタまたは
ＣＶＤにより成膜された酸化ケイ素層であると良い。前
記第１の誘電体層は電子ビーム蒸着された窒化ケイ素層
であり、ＣＶＤにより成膜された酸化ケイ素層であると
良い。
【００１３】前記マスクの形成はフッ化水素酸の水溶液
により、第１の誘電体層および第２の誘電体層は同時に
エッチングされると良い。前記マスクの形成はフッ化水
素酸の水溶液により、第１の誘電体層および第２の誘電
体層は同時にエッチングされると良い。前記マスクの形
成はフッ化水素ガスを用いて、第１の誘電体層および第
２の誘電体層は同時にドライエッチングされると良い。
により、第１の誘電体層および第２の誘電体層は同時に
エッチングされると良い。前記マスクの形成はフッ化水
素酸の水溶液により、第１の誘電体層および第２の誘電
体層は同時にエッチングされると良い。前記マスクの形
成はフッ化水素ガスを用いて、第１の誘電体層および第
２の誘電体層は同時にドライエッチングされると良い。
【００１４】
【発明の実施の形態】図１は本発明に係るＬＤ素子のへ
き開面に平行な断面図である。層構成は従来のＬＤ素子
と同じであるので説明を省略する。従来と異なっている
箇所はストライプＳの電流狭窄層６との界面の形状であ
り、この界面がキャップ層５となすストライプ内の角度
は常に鈍角である。この様な形状であることにより、ス
トライプ内の界面近傍には格子欠陥が少なく、格子歪み
は小さくなっている。
き開面に平行な断面図である。層構成は従来のＬＤ素子
と同じであるので説明を省略する。従来と異なっている
箇所はストライプＳの電流狭窄層６との界面の形状であ
り、この界面がキャップ層５となすストライプ内の角度
は常に鈍角である。この様な形状であることにより、ス
トライプ内の界面近傍には格子欠陥が少なく、格子歪み
は小さくなっている。
【００１５】本発明に係る上記界面形状の形成はまた本
発明に係る製造方法にも関わるので、以下これを説明す
る。キャップ層形成までは従来の製造方法に同じなので
説明を省略する。図２は本発明に係るＬＤ素子の製造方
法におけるストライプ形成前後のウェハのストライプ部
の拡大断面図であり、（ａ）は電流狭窄層成膜後、
（ｂ）は第３クラッド層成膜後である。
発明に係る製造方法にも関わるので、以下これを説明す
る。キャップ層形成までは従来の製造方法に同じなので
説明を省略する。図２は本発明に係るＬＤ素子の製造方
法におけるストライプ形成前後のウェハのストライプ部
の拡大断面図であり、（ａ）は電流狭窄層成膜後、
（ｂ）は第３クラッド層成膜後である。
【００１６】電流狭窄層６の成膜範囲を制限するマスク
は第１マスク１０ａと第２マスク１０ｂの２層としてあ
る。そして、第１マスク１０ａのエッチング速度は第２
マスク１０ａのそれより大きくなるように、両層に用い
る材料を選択してある。従って、マスク形成時のエッチ
ングによって、第１マスク１０ａのエッチングされる側
面は第２マスク１０ａの内側となり溝が形成され、厚さ
５nm以下の選択成長が起こらない層は形成されない。マ
スクの除去後成膜される電流狭窄層６の縁はこの溝に入
り込み、電流狭窄層６の側面はマスク側からみて鈍角と
なる。次に成膜される第３クラッド層７はキャップ層５
表面と電流狭窄層６の側面に囲まれる部分を完全に埋
め、格子欠陥は生じない、従って歪みも発生しない。
は第１マスク１０ａと第２マスク１０ｂの２層としてあ
る。そして、第１マスク１０ａのエッチング速度は第２
マスク１０ａのそれより大きくなるように、両層に用い
る材料を選択してある。従って、マスク形成時のエッチ
ングによって、第１マスク１０ａのエッチングされる側
面は第２マスク１０ａの内側となり溝が形成され、厚さ
５nm以下の選択成長が起こらない層は形成されない。マ
スクの除去後成膜される電流狭窄層６の縁はこの溝に入
り込み、電流狭窄層６の側面はマスク側からみて鈍角と
なる。次に成膜される第３クラッド層７はキャップ層５
表面と電流狭窄層６の側面に囲まれる部分を完全に埋
め、格子欠陥は生じない、従って歪みも発生しない。
【００１７】以下、本発明を実施例に基づき説明する。 実施例１ 本発明の製造工程は従来のそれとは、ストライプ用のマ
スクの形成方法と形状が異なるのみなので、この点のみ
を説明する。本実施例では、フッ化水素酸に対するエッ
チング速度の大きい第１のマスクとして酸化ケイ素、エ
ッチング速度の小さい層として窒化アルミニウムを用い
た。先ず、キャップ層の上にスパッタにより厚さ３０nm
の酸化ケイ素層を成膜した。スパッタ圧力は２×１０-1
Pa、パワーは３０mWとした。続いてスパッタにより４０
nmの窒化アルミニウム層を成膜した。スパッタ圧力は同
様に２×１０-1Pa、パワーは８０mWとした。 各層のエ
ッチング速度は酸化ケイ素層が２５nm／s 、窒化アルミ
ニウムは６．５nm／s であり、本発明に係る（図１、図
２）構造が容易に形成できた。
スクの形成方法と形状が異なるのみなので、この点のみ
を説明する。本実施例では、フッ化水素酸に対するエッ
チング速度の大きい第１のマスクとして酸化ケイ素、エ
ッチング速度の小さい層として窒化アルミニウムを用い
た。先ず、キャップ層の上にスパッタにより厚さ３０nm
の酸化ケイ素層を成膜した。スパッタ圧力は２×１０-1
Pa、パワーは３０mWとした。続いてスパッタにより４０
nmの窒化アルミニウム層を成膜した。スパッタ圧力は同
様に２×１０-1Pa、パワーは８０mWとした。 各層のエ
ッチング速度は酸化ケイ素層が２５nm／s 、窒化アルミ
ニウムは６．５nm／s であり、本発明に係る（図１、図
２）構造が容易に形成できた。
【００１８】以下従来技術と同様の工程を行いＬＤ素子
を製造した。このようにして製造されたＬＤ素子を１枚
のウェハより無作為に５００個取り出し長期寿命試験を
行ったところ、３００時間で劣化する素子が１５個生
じ、不良率は３％であった。すなわち、歩留りは向上し
た。そして劣化した素子のへき開面を顕微鏡により観察
すると、第３クラッド層に結晶欠陥が観察された素子は
なかった。このように本発明により結晶欠陥の発生を抑
え、信頼性を向上させることができた。 実施例２ この実施例は、第１マスクおよび第１マスクとして同じ
酸化ケイ素を用いるが成膜方法が異なる場合である。
を製造した。このようにして製造されたＬＤ素子を１枚
のウェハより無作為に５００個取り出し長期寿命試験を
行ったところ、３００時間で劣化する素子が１５個生
じ、不良率は３％であった。すなわち、歩留りは向上し
た。そして劣化した素子のへき開面を顕微鏡により観察
すると、第３クラッド層に結晶欠陥が観察された素子は
なかった。このように本発明により結晶欠陥の発生を抑
え、信頼性を向上させることができた。 実施例２ この実施例は、第１マスクおよび第１マスクとして同じ
酸化ケイ素を用いるが成膜方法が異なる場合である。
【００１９】先ず、第１マスクとして電子ビーム蒸着に
より、基板温度を室温として、厚さ３０nmの酸化ケイ素
層を成膜し、次いでスパッタにより厚さ４０nmの酸化ケ
イ素層を成膜した。スパッタ圧力は２×１０-1Pa、パワ
ーは３０mWとした。電子ビーム蒸着により成膜された層
はスパッタにより成膜された層ほど稠密でなく、フッ化
水素酸に対するエッチング速度は前者での３００nm／s
に対し、後者では２５nm／s と１桁以上早いため実施例
１と同様の形状のマスクを形成できる。
より、基板温度を室温として、厚さ３０nmの酸化ケイ素
層を成膜し、次いでスパッタにより厚さ４０nmの酸化ケ
イ素層を成膜した。スパッタ圧力は２×１０-1Pa、パワ
ーは３０mWとした。電子ビーム蒸着により成膜された層
はスパッタにより成膜された層ほど稠密でなく、フッ化
水素酸に対するエッチング速度は前者での３００nm／s
に対し、後者では２５nm／s と１桁以上早いため実施例
１と同様の形状のマスクを形成できる。
【００２０】以下従来技術と同様の工程を行いＬＤ素子
を製造した。こうして製造されたＬＤ素子を１枚のウェ
ハより無作為に５００個取り出し長期寿命試験を行った
ところ、３００時間で劣化する素子が１３個生じ、不良
率は２．６％であった。そして劣化した素子のへき開面
を顕微鏡により観察すると、第３クラッド層に結晶欠陥
が観察された素子はなかった。 実施例３ 実施例２と同様であるが、酸化ケイ素層の成膜方法を電
子ビーム蒸着法、およびＣＶＤ法とした。
を製造した。こうして製造されたＬＤ素子を１枚のウェ
ハより無作為に５００個取り出し長期寿命試験を行った
ところ、３００時間で劣化する素子が１３個生じ、不良
率は２．６％であった。そして劣化した素子のへき開面
を顕微鏡により観察すると、第３クラッド層に結晶欠陥
が観察された素子はなかった。 実施例３ 実施例２と同様であるが、酸化ケイ素層の成膜方法を電
子ビーム蒸着法、およびＣＶＤ法とした。
【００２１】実施例２と同様の条件で電子ビーム蒸着に
より成膜した酸化ケイ素層（第１マスク）の上にＣＶＤ
により、厚さ４０nmの酸化ケイ素層を成膜した。この時
の基板温度は２００℃とした。ＣＶＤ法により製膜した
酸化ケイ素層のフッ酸に対するエッチングレートは１５
nm／秒で有り電子ビーム法と比べて１桁以上早いため実
施例１と同様な形状のマスクを形成できる。
より成膜した酸化ケイ素層（第１マスク）の上にＣＶＤ
により、厚さ４０nmの酸化ケイ素層を成膜した。この時
の基板温度は２００℃とした。ＣＶＤ法により製膜した
酸化ケイ素層のフッ酸に対するエッチングレートは１５
nm／秒で有り電子ビーム法と比べて１桁以上早いため実
施例１と同様な形状のマスクを形成できる。
【００２２】以下実施例１と同様に、製造したＬＤ素子
を同様に信頼性試験を実施したところ、劣化した素子は
１６個あったが、劣化した素子のへき開面を顕微鏡によ
り観察すると、第３クラッド層に結晶欠陥が観察された
素子はなかった。なお上記の実施例以外にも、第１マス
クとして電子ビーム蒸着による酸化ケイ素層、第１マス
クとしてＣＶＤによる酸化ケイ素層を用いても同様の効
果が得られる。
を同様に信頼性試験を実施したところ、劣化した素子は
１６個あったが、劣化した素子のへき開面を顕微鏡によ
り観察すると、第３クラッド層に結晶欠陥が観察された
素子はなかった。なお上記の実施例以外にも、第１マス
クとして電子ビーム蒸着による酸化ケイ素層、第１マス
クとしてＣＶＤによる酸化ケイ素層を用いても同様の効
果が得られる。
【００２３】
【発明の効果】本発明によれば、第１導電型のＧａＡｓ
基板の一主面上に、第１導電型のAlxGa1-x As（０≦ｘ
≦１）の組成の第１クラッド層、Aly Ga1-y As（０≦ｙ
≦ｘ≦１）の組成の活性層、第２導電型のAlx Ga1-x As
の組成の第２クラッド層、第２導電型のGaAsのキャップ
層、第１導電型のレーザ光軸と平行に２つの区域に分割
されているAlw Ga1-w As（０≦ｗ≦１）の組成の電流狭
窄層、第２導電型のAlxGa1-x Asの組成の第３クラッド
層、第２導電型のGaAsのコンタクト層が順に積層されて
なり、第３クラッド層の電流狭窄層に挟まれた部分をス
トライプとするAlGaAs系の半導体レーザ素子において、
前記ストライプの前記電流狭窄層との界面のストライプ
内の角度をキャップ層面に対して鈍角であるようにした
ため、第３クラッド層はキャップ層と電流狭窄層の側面
に囲まれる部分を完全に埋め、格子欠陥は生じない、従
って、ＬＤ素子の信頼性は高い。
基板の一主面上に、第１導電型のAlxGa1-x As（０≦ｘ
≦１）の組成の第１クラッド層、Aly Ga1-y As（０≦ｙ
≦ｘ≦１）の組成の活性層、第２導電型のAlx Ga1-x As
の組成の第２クラッド層、第２導電型のGaAsのキャップ
層、第１導電型のレーザ光軸と平行に２つの区域に分割
されているAlw Ga1-w As（０≦ｗ≦１）の組成の電流狭
窄層、第２導電型のAlxGa1-x Asの組成の第３クラッド
層、第２導電型のGaAsのコンタクト層が順に積層されて
なり、第３クラッド層の電流狭窄層に挟まれた部分をス
トライプとするAlGaAs系の半導体レーザ素子において、
前記ストライプの前記電流狭窄層との界面のストライプ
内の角度をキャップ層面に対して鈍角であるようにした
ため、第３クラッド層はキャップ層と電流狭窄層の側面
に囲まれる部分を完全に埋め、格子欠陥は生じない、従
って、ＬＤ素子の信頼性は高い。
【００２４】また、上記の順に各層を成膜する半導体レ
ーザ素子の製造方法において、前記マスクは２層の誘電
体層からなり、キャップ層に近い第１の誘電体層のエッ
チング速度は他の第２の誘電体層のエッチング速度より
大きいようにしたため、上記のマスク形状が容易に形成
できる。また、本発明に係る製造方法においては、従来
の製造方法に付加する新たな装置は不要でありながら、
歩留りが向上しているので、コスト低減の効果もある。
ーザ素子の製造方法において、前記マスクは２層の誘電
体層からなり、キャップ層に近い第１の誘電体層のエッ
チング速度は他の第２の誘電体層のエッチング速度より
大きいようにしたため、上記のマスク形状が容易に形成
できる。また、本発明に係る製造方法においては、従来
の製造方法に付加する新たな装置は不要でありながら、
歩留りが向上しているので、コスト低減の効果もある。
【図１】本発明に係るＬＤ素子のへき開面に平行な断面
図
図
【図２】本発明に係るＬＤ素子の製造方法におけるスト
ライプ形成前後のウェハのストライプ部の拡大断面図で
あり、（ａ）は電流狭窄層成膜後、（ｂ）は第３クラッ
ド層成膜後
ライプ形成前後のウェハのストライプ部の拡大断面図で
あり、（ａ）は電流狭窄層成膜後、（ｂ）は第３クラッ
ド層成膜後
【図３】従来のＬＤ素子のへき開面に平行な断面模式図
【図４】従来のＬＤ素子の主な製造工程後のウェハの１
素子相当分を示すへき開面断面模式図であり、（ａ）は
マスクのパターニング工程後、（ｂ）は電流狭窄層の選
択エピタキシャル成長後、（ｃ）は電極用金属膜成膜後
素子相当分を示すへき開面断面模式図であり、（ａ）は
マスクのパターニング工程後、（ｂ）は電流狭窄層の選
択エピタキシャル成長後、（ｃ）は電極用金属膜成膜後
【図５】従来の製造方法におけるストライプ形成前後の
ウェハのストライプ部の拡大断面図であり、（ａ）は電
流狭窄層成膜後、（ｂ）は第３クラッド層成膜後
ウェハのストライプ部の拡大断面図であり、（ａ）は電
流狭窄層成膜後、（ｂ）は第３クラッド層成膜後
１ GaAs基板 ２ 第１クラッド層 ３ 活性層 ４ 第２クラッド層 ５ キャップ層 ６ 電流狭窄層 ７ 第３クラッド層 ８ コンタクト層 １０ マスク １０ａ 第１マスク １０ｂ 第２マスク ９ａ ｐ側電極 ９ｂ ｎ側電極 Ｄ 欠陥部 Ｓ ストライプ Ｇ 溝
Claims (8)
- 【請求項１】第１導電型のＧａＡｓ基板の一主面上に、
第１導電型のAlx Ga 1-x As（０≦ｘ≦１）の組成の第１
クラッド層、Aly Ga1-y As（０≦ｙ≦ｘ≦１）の組成の
活性層、第２導電型のAlx Ga1-x Asの組成の第２クラッ
ド層、第２導電型のGaAsのキャップ層、第１導電型のレ
ーザ光軸と平行に２つの区域に分割されているAlw Ga
1-w As（０≦ｗ≦１）の組成の電流狭窄層、第２導電型
のAlx Ga 1-x Asの組成の第３クラッド層、第２導電型の
GaAsのコンタクト層が順に積層されてなり、第３クラッ
ド層の電流狭窄層に挟まれた部分をストライプとするAl
GaAs系の半導体レーザ素子において、前記ストライプの
前記電流狭窄層との界面のストライプ内の角度はキャッ
プ層面に対して鈍角であることを特徴とする半導体レー
ザ素子。 - 【請求項２】第１導電型のＧａＡｓ基板の一主面上に、
第１導電型のAlx Ga 1-x As（０≦ｘ≦１）の組成の第１
クラッド層、Aly Ga1-y As（０≦ｙ≦ｘ≦１）の組成の
活性層、第２導電型のAlx Ga1-x Asの組成の第２クラッ
ド層、第２導電型のGaAsのキャップ層を順次成長させ、
次いでストライプ形成のためのマスクの形成およびAlw
Ga1-w As（０≦ｗ≦１）の組成の電流狭窄層、第２導電
型のAl x Ga1-x Asの組成の第３クラッド層の成長させる
工程を含む、請求項１に記載の半導体レーザ素子の製造
方法において、前記マスクは２層の誘電体層からなり、
キャップ層に近い第１の誘電体層のエッチング速度は他
の第２の誘電体層のエッチング速度より大きいことを特
徴とする半導体レーザ素子の製造方法。 - 【請求項３】前記第１の誘電体層は酸化ケイ素層であ
り、前記第２の誘電体層は窒化アルミニウム層であるこ
とを特徴とする請求項２に記載の半導体レーザ素子の製
造方法。 - 【請求項４】前記第１の誘電体層は電子ビーム蒸着され
た酸化ケイ素層であり、前記第２の誘電体層はスパッタ
またはＣＶＤにより成膜された酸化ケイ素層であること
を特徴とする請求項２に記載の半導体レーザ素子の製造
方法。 - 【請求項５】前記第１の誘電体層は電子ビーム蒸着され
た窒化ケイ素層であり、ＣＶＤにより成膜された酸化ケ
イ素層であることを特徴とする請求項２に記載の半導体
レーザ素子の製造方法。 - 【請求項６】前記マスクの形成はフッ化水素酸の水溶液
により、第１の誘電体層および第２の誘電体層は同時に
エッチングされることを特徴とする請求項３または４に
記載の半導体レーザ素子の製造方法。 - 【請求項７】前記マスクの形成はフッ化水素酸の水溶液
により、第１の誘電体層および第２の誘電体層は同時に
エッチングされることを特徴とする請求項３または４に
記載の半導体レーザ素子の製造方法。 - 【請求項８】前記マスクの形成はフッ化水素ガスを用い
て、第１の誘電体層および第２の誘電体層は同時にドラ
イエッチングされることを特徴とする請求項３ないし５
に記載の半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3480097A JPH10233547A (ja) | 1997-02-19 | 1997-02-19 | 半導体レーザ素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3480097A JPH10233547A (ja) | 1997-02-19 | 1997-02-19 | 半導体レーザ素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233547A true JPH10233547A (ja) | 1998-09-02 |
Family
ID=12424329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3480097A Pending JPH10233547A (ja) | 1997-02-19 | 1997-02-19 | 半導体レーザ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10233547A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004098007A1 (ja) * | 2003-04-28 | 2004-11-11 | Matsushita Electric Industrial Co., Ltd. | 半導体発光素子およびその製造方法 |
-
1997
- 1997-02-19 JP JP3480097A patent/JPH10233547A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004098007A1 (ja) * | 2003-04-28 | 2004-11-11 | Matsushita Electric Industrial Co., Ltd. | 半導体発光素子およびその製造方法 |
| US7396697B2 (en) | 2003-04-28 | 2008-07-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and method for manufacturing the same |
| US7622749B2 (en) | 2003-04-28 | 2009-11-24 | Panasonic Corporation | Semiconductor light-emitting element and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3060973B2 (ja) | 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ | |
| JP2000106473A (ja) | 半導体素子、半導体発光素子およびその製造方法ならびに窒化物系半導体層の形成方法 | |
| JP4015865B2 (ja) | 半導体装置の製造方法 | |
| JP2002305353A (ja) | 窒化物系半導体レーザ素子およびその製造方法 | |
| JPH0856045A (ja) | 半導体レーザ装置 | |
| JPH0927657A (ja) | 半導体レーザの製造方法 | |
| JP2007184644A (ja) | 半導体装置及びその製造方法 | |
| JPH10233547A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2947164B2 (ja) | 半導体レーザ素子 | |
| JP2003046193A (ja) | 半導体レーザおよびその製造方法 | |
| JP4249920B2 (ja) | 端面窓型半導体レーザ装置およびその製造方法 | |
| JP2675692B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP4357022B2 (ja) | 半導体発光素子の製造方法 | |
| JP4799582B2 (ja) | 半導体装置の製造方法 | |
| KR100363240B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| US6901100B2 (en) | Semiconductor laser device in which near-edge portion of upper cladding layer is insulated for preventing current injection | |
| JP3244312B2 (ja) | ＡｌＧａＩｎＰ系可視光半導体レーザ素子 | |
| KR20050001605A (ko) | 반도체 레이저 소자 및 그 제조방법 | |
| JPH11145553A (ja) | 半導体レーザ素子及びその作製法 | |
| JP3143105B2 (ja) | 半導体レーザ素子の製造方法 | |
| EP1026799B1 (en) | Semiconductor laser and fabricating method therefor | |
| JPH11251678A (ja) | 半導体レーザ及びその製造方法 | |
| JPH08340151A (ja) | 半導体レーザ素子の製造方法 | |
| JP3033664B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPS6244440B2 (ja) |