JP2010153682A - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP2010153682A
JP2010153682A JP2008331858A JP2008331858A JP2010153682A JP 2010153682 A JP2010153682 A JP 2010153682A JP 2008331858 A JP2008331858 A JP 2008331858A JP 2008331858 A JP2008331858 A JP 2008331858A JP 2010153682 A JP2010153682 A JP 2010153682A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
contact
type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008331858A
Other languages
English (en)
Inventor
Takafumi Taniguchi
隆文 谷口
Harunori Fukai
春紀 深井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Opnext Japan Inc
Original Assignee
Opnext Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Opnext Japan Inc filed Critical Opnext Japan Inc
Priority to JP2008331858A priority Critical patent/JP2010153682A/ja
Publication of JP2010153682A publication Critical patent/JP2010153682A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】 半導体レーザ素子において上部電極と半導体層とのコンタクト抵抗の増加を抑制し、レーザ素子の動作電圧を低減させ得る半導体レーザ素子およびその製造方法を提供することである。
【解決手段】 本発明は半導体レーザにおいて上部電極と半導体層とのコンタクト抵抗を低減可能なレーザ構造を提案する。本発明によるとp型コンタクト層上にコンタクト防護層を挿入した構造とし、絶縁膜RIE後に熱処理を行うことでコンタクト抵抗増加の影響を及ぼすp型コンタクト層への反応性イオンの侵入やp型コンタクト層のエッチングによる高抵抗化の影響を与えることなくコンタクト用開口部を形成することができる。こうして、コンタクト抵抗の増加を抑制し、レーザ素子の動作電圧を低減できる半導体レーザ素子が得られる。
【選択図】 図9

Description

本発明は、半導体レーザ素子に代表される半導体発光素子、及びその製造方法に関する。
半導体レーザは光通信、光ディスク、光センサ、ディスプレイ及び計測などの多くの分野において応用されている。この中で、光通信の伝送容量は年々増大の傾向にあり，これらのブロードバンドネットワークに対応した高速かつ大容量の伝送技術として波長分割多重通信(WDM:wavelength division multiplex)システムが実用化され始めている。この伝送技術では低消費電力且つ高速動作可能な光通信用半導体レーザ素子が必要である。このためには、電流注入が円滑に実現されるための電極と半導体層とのコンタクト抵抗の低減がなされなければならない。
実用化されている半導体レーザ素子はレーザ発振をさせるために上部クラッド層及び下部クラッド層と、双方のクラッド層間に実質的な光子の誘導放出が起きる活性層を具備する。このような半導体レーザ素子は上部クラッド層をp型クラッド層として、リッジ構造とすることにより該リッジを通してのみ電流注入されるように、電流注入効率の向上を図る構造が一般的となっている。
特許文献1には、半導体レーザのリッジ上の絶縁膜とスペーサ層とダメージ受容層をドライエッチングし、その後、ウェットエッチングでこれらの層を除去した後、電極を形成する製造方法が開示されている。
特開２００8-42131公報
まず、本発明者らが過去に試作した光通信用リッジ型半導体レーザ素子について説明する。
図1は我々が試作した光通信用リッジ型半導体レーザ素子の製造工程を示す工程断面図である。先ず、図1(a)に示すように、n型InP基板100上にn型InPクラッド層101、InGaAsP活性層102、p型InPクラッド層103、p型InGaAsコンタクト層104、p型InPキャップ層105、を順次に積層する。この構造は有機金属気相成長(MOCVD: metal organic chemical vapor deposition ) 法により成長した。
次いで、図1(b) に示すように、p型InPキャップ層105をウェットエッチングにより選択的に除去した後、CVD(chemical vapor deposition)法により絶縁膜106を堆積させる。そして、フォトレジスト107を堆積させフォトリソグラフィにより加工した後、このフォトレジスト107をマスクにして電子ビーム法により絶縁膜マスクパターン106を形成する。
次いで、フォトレジストを剥離後、上記の絶縁膜マスクパターン106をエッチングマスクとしてp型InGaAsコンタクト層104とp型InPクラッド層103をエッチングする。そして、絶縁膜106を除去した後、p型InGaAsコンタクト層104をマスクにp型InPクラッド層103を選択的に除去し、図1(c)に示すリッジ構造（メサストライプ）を形成する。
続いて、図1(d)に示すように電流遮断層となる絶縁膜108をCVD法により堆積する。そして、メサストライプ上部に開口部を有するコンタクト用フォトレジストマスク109をエッチバック法により形成した後、絶縁膜108をヘキサフルオロエタンC2F6、トリフロロメタンCHF3等のパーフルオロコンパウンド(PFC)のフッ素(F)を含むエッチングガスを用いた反応性イオンエッチング(RIE: reactive ion etching)法により、光出力のための電流注入となるコンタクト用開口部109aを形成する。
さらに、図1(e)に示すようにフォトレジストマスク109はレジスト剥離液により剥離した後、電極のレジストパターンを形成し、EB( electron beam)蒸着法により金属膜を被着する。そして、リフトオフ法によりp型(側)電極110を形成し、金メッキ111を被膜する。
最後に、図2の半導体レーザ素子を上から見た平面図で示すようにワイヤーボンディング201をメサストライプ上部202以外のボンディングパッドエリア部203に形成する。
しかし、上記に示した図1および図2の過去の試作例の製造方法およびこれにより製造された光通信用リッジ型半導体レーザ素子は次のような問題が生じている。
上述の図1(d)のコンタクト用開口部の絶縁膜108をドライエッチングする絶縁膜ドライエッチングによってコンタクト抵抗が増加し、半導体レーザ素子の動作電圧(電気的特性劣化)を増大させる問題である。この劣化要因の一つ目はエッチングガス起源によるフッ素(F)等の反応性イオンが、p型InGaAsコンタクト層104へ侵入することである。そして、二つ目は絶縁膜ドライエッチング(絶縁膜RIE)によって、p型コンタクト層104がエッチングされることである。
次に、コンタクト用開口部109aを形成するための絶縁膜RIEによって発生するコンタクト抵抗の増加による電気的特性劣化の要因を明らかにするため、二次イオン質量分析(SIMS: secondary ion mass spectroscopy)による深さ方向分析を行った。図3は分析に使用した試料の結晶構造である。この試料はMOCVD法によりn型InP基板300上にn型InPバッファ層(100nm)301、p型InGaAsP層(60nm)302、p型InGaAsコンタクト層(200nm)303を順次積層した結晶構造となっている。
図4は、特にイオン強度（原子濃度）変化が大きかったフッ素(F)のプロファイルの結果である。なお、絶縁膜RIEによるp型InGaAsコンタクト層303のエッチング量およびFイオンの侵入深さを明確にするため、燐(P)のプロファイル400により深さ方向の補正を行っている。
この結果、図に示すように、絶縁膜RIE後401の表面付近のイオン強度(C.P.S:counts per second)が絶縁膜RIE前402と比較すると深さ100nmより表面側で急激に増加しており、表面付近にFが高い濃度で存在していることが明らかとなった。実際には絶縁膜RIE前402の試料と比較すると約35nmのp型InGaAsコンタクト層303がエッチングされ、エッチング表面から約65nm付近までFが侵入していることが分かった。この結果から絶縁膜RIEによるコンタクト抵抗増加の要因は、p型InGaAsコンタクト層へエッチングガス起源によるFの反応性イオンが侵入し、Fがp型コンタクト層の表面を不活性化することものと考えられる。
上記で説明したｐ型InGaAsコンタクト層表面の不活性化を明らかにするため、図5の試料を用いたC-V測定から得られた深さ方向に対するキャリア密度の変化を図6に示す。その結果、絶縁膜RIE前601と比較して、絶縁膜RIE後602の方が、深さ約65nm付近より表面側でキャリア密度が低下していることがわかった。このキャリア密度の低い領域は、絶縁膜RIEによって侵入したFイオンによる表面不活性化を示すものであると考えられる。
さらに、この絶縁膜RIEでは物理的なエッチングが優位となるために反応性イオンエッチングによって絶縁膜下のp型InGaAsコンタクト層303がエッチングされることでコンタクト抵抗が増加すると考えられる。
以上、今回の絶縁膜RIEのエッチング条件においては、絶縁膜RIEよるp型InGaAsコンタクト層の削れやＦイオン侵入の影響が絶縁膜RIE前のp型InGaAsコンタクト層の表面から約100nm付近（絶縁膜RIE前の面を基準にして100nm付近であり、絶縁膜RIE後の面を基準にすると65nm付近）まで及んでいることが明らかとなった。
なお、特許文献１では、ドライエッチング後ウェットエッチング前に、熱処理を施していないため、スペーサ層とコンタクト層の界面付近において、多量のＦイオンが蓄積しており、このFイオンがウェットエッチングでは除去できないため、駆動電圧が高くなっていた。
また、特許文献１では、絶縁膜がリッジの側壁でパターニングされているため、コンタクト層と絶縁膜の高さがずれた場合には、ドライエッチングのダメージがコンタクト層へ及ぶ可能性があり、低い電圧で駆動できる半導体発光素子を再現性高く製造しにくい構造であった。
本発明は上記の問題を解決するためのもので、その目的は上部電極と半導体層とのコンタクト抵抗の増加を低減した半導体発光素子を提供することである。
上記に示した技術課題を解決するため，本発明の半導体レーザ素子の製造方法は、コンタクト抵抗の増加を抑制させるための方法として、p型コンタクト層上にコンタクト防護層を挿入した構成とすることで問題を解決できる。さらに、本発明の半導体レーザ素子の製造方法はメサストライプ部とメサストライプ部以外にあるバンプ部との高さが異なる（メサストライプ部の高さがバンプ部より低い。）構造とすることを特徴とする。
それでは、コンタクト防護層を挿入した効果を明らかにするため、p型InPコンタクト防護層(100nm)704を挿入した図7の評価用試料を用い、過去の試作例のInPコンタクト防護層のない試料と同様のSIMS分析を行った結果を図8に示す。この結果、InPコンタクト防護層挿入試料を絶縁膜RIE後に窒素雰囲気中で350℃(10分間)の熱処理を施した試料801(a)では、図8(a)に示すようにFがp型InGaAsコンタクト層まで侵入しておらず、InPコンタクト防護層の途中までの侵入に留まっている。実際にはエッチング表面から約40nm付近までFイオンが侵入しており、絶縁膜RIEよるInPコンタクト防護層のエッチング量は約25nmであることが分かった。これに対して、熱処理を施していない試料802(a)はp型InPコンタクト防護層とp型InGaAsコンタクト層の界面付近に多量のＦイオンが蓄積していることが分かった。
以上、今回の絶縁膜RIEのエッチング条件では、熱処理を施すことにより、絶縁膜RIEよるInPコンタクト防護層の削れやＦイオン侵入の影響が絶縁膜RIE前のInPコンタクト防護層の表面から約65nm付近まで及んでいるものの、絶縁膜RIE起因によるp型InGaAsコンタクト層への影響は全く見られなかった。
続いて、上記の試料801(a)と試料802(a)をウェットエッチングによりInPコンタクト防護層を選択的に除去した試料801(b)と試料802(b)をSIMS分析した結果を図8(b)に示す。その結果、ウェットエッチング前に熱処理を施した試料801(b)のF濃度はInPコンタクト防護層のない試料の絶縁膜RIE前803(b)の初期値とほぼ同じレベルまで減少した。一方、ウェットエッチング前に熱処理を施していない試料802(b)のF濃度は、初期値より高く、p型InGaAsコンタクト層に侵入したFイオンが除去されていないことが分かった。
以上のように、本発明は半導体レーザにおいて上部電極と半導体層とのコンタクト抵抗を低減可能なレーザ構造を提案する。
本発明によるとp型コンタクト層上にコンタクト防護層を挿入した構造とし、絶縁膜RIE後に熱処理を行うことでコンタクト抵抗増加の影響を及ぼすp型コンタクト層への反応性イオンの侵入やp型コンタクト層のエッチングによる高抵抗化の影響を与えることなくコンタクト用開口部を形成することができる。こうして、コンタクト抵抗の増加を抑制し、レーザ素子の動作電圧を低減できる半導体レーザ素子が得られる。
以上の結果はFを含むドライエッチングの場合であるが他の反応性イオン、例えば、塩素Cl2、四塩化珪素SiCl4、三塩化ホウ素BCl3などの塩素を含むエッチングガスを用いた場合も同様な効果がある。また、エッチングガスには絶縁膜がエッチングできるそれ以外のフッ素含有ガス或いはそれらの混合ガスでも良い。
次に、図9に示したp型コンタクト層上にコンタクト防護層を挿入した構成とする製造方法によれば、本発明のコンタクト開口部を形成する際に、メサストライプ部のコンタクト防護層がウェットエッチングにより除去されるため、図9(a)に示すように凸形状のメサストライプ部907とバンプ部(外部領域：凸形状のメサストライプの脇に設けた溝を挟んで配置された凸形状）908に高低差909が形成される。そして、次の図9(b)のp型(側)電極形成と金メッキ被着ではメサストライプ部とバンプ部(外部領域)の高低差によってp型(側)電極910と金メッキ911の間に空洞912が生じた形状となる。図9(c)に本発明のリッジ型半導体レーザ素子を上から見た平面図で示す。
また、本願の代表的な発明を纏めると、次の通りである。
（１）半導体基板上に形成された、活性層を内層に含む第1半導体層（コンタクト層より下の層）を備えた半導体発光素子の製造方法において、次の工程（A）〜工程（D）のプロセスを備えることを特徴とする半導体発光素子の製造方法
（A）第1半導体層（コンタクト層より下の層）の上に、第2半導体層（コンタクト層及びコンタクト防護層）、絶縁膜を順に形成する工程
（B）工程（A）の後、絶縁膜及び第2半導体層（コンタクト層及びコンタクト防護層）の最上面（コンタクト防護層）の第1領域（第1電極とのコンタクト領域）に対して選択的にドライエッチングを施し、第2半導体層（コンタクト層及びコンタクト防護層）を露出させる工程
（C）工程（B）の後、熱処理する工程
（D）工程（C）の後、第1領域の第2半導体層（コンタクト層及びコンタクト防護層）に対してウェットエッチングを施す工程
（E）工程（D）の後、露出した第2半導体層（コンタクト層、コンタクト層と同じ導電型ならコンタクト防護層の一部も含む。）上に電極を形成する工程
この製造方法では、ドライエッチングの後に、加熱することでドライエッチングの反応ガスに起因するハロゲンイオン（Fイオン、Clイオン）が第2半導体層、特に、p型InPコンタクト防護層とp型InGaAsコンタクト層の界面付近から第2半導体層最上層（p型InPコンタクト防護層）へ移動、そして、第2半導体層最上層（p型InPコンタクト防護層）から結晶外へ放出され、ドライエッチングの反応ガスに起因するハロゲンイオン（Fイオン、Clイオン）が多量に侵入した層を除去できているので、ウェットエッチングで露出された第2半導体層の内層（第2コンタクト層）と第1電極との良好なコンタクトを実現できるので、駆動電圧を下げることができる。
（２）（１）において、工程（A）と工程（B）の間に、次の工程（F）のプロセスを備え、工程（B）〜工程（E）を第１凸形状（リッジやメサストライプ）の最上面に対して施すことを特徴とする半導体発光素子の製造方法
（F）第1半導体層（コンタクト層より下の層）の一部及び第2半導体層（コンタクト層及びコンタクト防護層）を含むストライプ状の第１凸形状を形成する工程。
（３）（２）において、工程（A）と工程（B）の間に、次の工程（G）のプロセスを備えることを特徴とする半導体発光素子の製造方法
（G）第2半導体層（コンタクト層及びコンタクト防護層）のストライプ幅方向のエッジを覆い、第2半導体層（コンタクト層及びコンタクト防護層）のストライプ幅方向の中央を露出させる絶縁膜を形成する工程。
（４）（１）において、第1半導体層（コンタクト層より下層）の活性層より上にある最上層が第1導電型であり、第2半導体層（コンタクト層及びコンタクト防護層）は、第1半導体層（コンタクト層より下の層）の最上層と同じ第1導電型の半導体層又はアンドープの半導体層で構成されていることを特徴とする半導体素子の製造方法。
（５）（１）において、第2半導体層（コンタクト層及びコンタクト防護層）は、第1半導体層（コンタクト層より下の層）側から第3半導体層（コンタクト層）と第4半導体層（コンタクト防護層）の積層体を備え、工程（B）及び工程（C）を施すことにより、絶縁膜及び第4半導体層（コンタクト防護層）から第3半導体層（コンタクト層）が部分的に露出することを特徴とする半導体素子の製造方法。
（６）（５）において、第3半導体層（コンタクト層）の最上層は、InGaAsで構成され、第4半導体層（コンタクト防護層）は、GaAs、InP、InGaAs、InGaP、AlGaAs、InGaAsPのうちより択ばれた材料で構成されていることを特徴とする半導体発光素子の製造方法。
（７）（５）において、第3半導体層（コンタクト層）の最上層は、GaAsで構成され、第4半導体層（コンタクト防護層）は、GaAs、InP、InGaAs、InGaP、AlGaAs、InGaAsPのうちより択ばれた材料で構成されていることを特徴とする半導体発光素子の製造方法。
（８）（１）において、ドライエッチングのエッチングガスが、フッ素もしくは塩素を含むことを特徴とする半導体発光素子の製造方法。
（９）（８）において、フッ素もしくは塩素を含むエッチングガスは、パーフルオロコンパウンド(PFC)ガス、六弗化硫黄SF6、塩素Cl2、四塩化珪素SiCl4、三塩化ホウ素BCl3、のうち少なくとも1のガスを含むことを特徴とする半導体発光素子の製造方法。
（１０）活性層と、第1電極と、活性層と第1電極との間に配置された第1導電型の第1半導体層（コンタクト層までの層）と、第2電極と、活性層と第2電極との間に配置された第2導電型の第2半導体層（活性層より下層）と、を備え、第1電極と第1半導体層（コンタクト層までの層）との間には、第1半導体層（コンタクト層までの層）側から、第3半導体層(コンタクト防護層)、絶縁膜の順に積層された積層体を備え、積層体の平坦面に設けられた開口で第1電極と第1導電型半導体層（コンタクト層までの層）とが接していることを特徴とする半導体発光素子。
絶縁膜の平坦な面で開口を備えているので、エッチングズレが少なく、ドライエッチングダメージが少なく、低いコンタクト抵抗を実現できる半導体発光素子の構造である。
（１１）（１０）において、第1半導体層（コンタクト層までの層）は、第2半導体層（活性層より下層）より幅の狭いストライプ状の第１凸形状を備え、第3半導体層(コンタクト防護層)及び絶縁膜の開口は、第第１凸形状の上面に設けられていることを特徴とする半導体発光素子。
（１２）（１１）において、第1半導体層（コンタクト層までの層）は、第2半導体層（活性層より下層）より幅の狭いストライプ状の第１凸形状を備え、
第第１凸形状の脇に設けた溝を挟んで配置された、第1半導体層（コンタクト層より下の層）及び第3半導体層(コンタクト防護層)で構成された第２凸形状を備えていることを特徴とする半導体発光素子。
（１３）（１０）において、第3半導体層は、第1半導体層（コンタクト層より下の層）の一部であることを特徴とする半導体発光素子。
（１４）（１０）において、第1半導体層（コンタクト層までの層）の最上層は、InGaAsで構成され、第3半導体層(コンタクト防護層)は、GaAs、InP、InGaAs、InGaP、AlGaAs、InGaAsPのうちより択ばれた材料で構成されていることを特徴とする半導体発光素子。
（15）（１０）において、 第1半導体層（コンタクト層までの層）の最上層は、GaAsで構成され、第3半導体層(コンタクト防護層)は、GaAs、InP、InGaAs、InGaP、AlGaAs、InGaAsPのうちより択ばれた材料で構成されていることを特徴とする半導体発光素子。
本発明によれば、半導体発光素子のコンタクト抵抗を抑えることができる。
＜実施の形態1＞
本発明を通信用リッジ型半導体レーザ製造に用いた第１実施形態を以下の図10を参照して説明する。図10(a)に示すように、n型InP基板1000上にn型InPクラッド層1001、InGaAsP活性層1002、p型InPクラッド層1003、p型InGaAsコンタクト層1004、p型InPコンタクト防護層1005、p型InGaAsコンタクト防護層1006を順次に積層する。この構造は有機金属気相成長法により成長した。
なお、本実施形態に用いるコンタクト防護層は半導体レーザ素子の半導体材料や製造方法の違いにより、上記のp型InPコンタクト防護層1005上にp型InGaAsコンタクト防護層1006が構成された異なる2つ以上の半導体材料を積層する構造以外に、p型コンタクト層と同一材料のp型InGaAsコンタクト防護層、またはp型コンタクト層と異なるp型InPコンタクト防護層などの半導体材料から成り得る。
では、以下の製造方法はコンタクト防護層として100nmのp型InPコンタクト防護層705と50nmのp型InGaAsコンタクト防護層706の積層を用いた場合について説明する。
まず、図10(a)のレーザ構造を積層した後、図10(b) に示すように、CVD法により絶縁膜1007を堆積させる。そして、フォトレジスト1008を堆積させフォトリソグラフィにより加工した後、このフォトレジスト1008をマスクにして電子ビーム法により絶縁膜マスクパターンを形成する。
次いで、フォトレジストを剥離後、上記の絶縁膜マスクパターン1008をエッチングマスクとしてp型InGaAsコンタクト防護層1006、p型InPコンタクト防護層1005、p型InGaAsコンタクト層1004およびp型InPクラッド層1003をエッチングし、図10(c)に示すメサストライプを形成する。
次に、図10(d)に示すように電流遮断層となる絶縁膜1009をCVD法により堆積する。そして、メサストライプ上部に開口部を有するコンタクト用フォトレジストマスク109をエッチバック法により形成した後、絶縁膜1009をヘキサフルオロエタンC2F6、トリフロロメタンCHF3等のパーフルオロコンパウンド(PFC)のフッ素(F)を含むエッチングガスを用いたRIE法により、光出力のための電流注入となるコンタクト用開口部1010aを形成する。なお、この絶縁膜RIEではストライプ側壁部の絶縁膜電流遮断層1009の高さがp型InGaAsコンタクト層1004の高さにほぼ等しくなるようにエッチングの時間を調整する。
続いて、図10(e)に示すようにコンタクト用フォトレジストマス1010をレジスト剥離液により剥離後、窒素雰囲気中で350℃(10分間)の熱処理を行う。そして、次にp型InGaAsコンタクト防護層1006、p型InPコンタクト防護層1005、をウェットエッチングにより順に選択的に除去する。
最後に、図10(f) に示すようにp側電極のレジストパターンを形成した後、EB蒸着法により金属膜を被着する。そして、リフトオフ法によりp側電極1011を形成する。
本実施形態においては、p型InGaAsコンタクト層1004上にp型InPコンタクト防護層1005とp型InGaAsコンタクト防護層1006を挿入することにより絶縁膜RIEにおけるエッチングガス起源によるFおよびCl等の反応性イオン侵入やp型InGaAsコンタクト層の削れを抑制することが可能となり、絶縁膜RIE起因のコンタクト抵抗の増加による素子特性劣化を抑制することが可能である。本実施形態による半導体レーザの動作電圧は過去の試作例の製造方法による半導体レーザに比べて0.11V低下した。
なお、本実施形態においては、メサ領域と外部領域に高低差のあるリッジ型半導体レーザ構造を形成する。実際にはメサ領域より外部領域のほうが150nm高い構造となる。
＜実施の形態2＞
次の本発明を通信用リッジ型半導体レーザ製造に用いた第2実施形態を以下の図11を参照して説明する。
図11(a)に示すように、n型InP基板1100上にn型InPクラッド層1101、InGaAsP活性層1102、p型InPクラッド1103、p型InGaAsコンタクト層1104、50nmのp型InPコンタクト防護層1105、50nmのp型InGaAsコンタクト防護層1106を順次に積層する。この構造は有機金属気相成長法により成長した。
なお、本実施形態のコンタクト防護層は半導体レーザ素子の半導体材料や製造方法の違いにより、上記のp型InPコンタクト防護層1105上にp型InGaAsコンタクト防護層1106が構成された異なる2つ以上の半導体材料を積層する構造以外に、p型コンタクト層と同一材料のp型InGaAsコンタクト防護層、またはp型コンタクト層と異なるp型InP防護層などの半導体材料から成り得る。
では、以下の製造方法はコンタクト防護層にp型InPコンタクト防護層1105とp型InGaAsコンタクト防護層1106の積層を用いた場合について説明する。
次に、図11(b) に示すように、CVD法により絶縁膜1107堆積させる。そして、フォトレジスト1108を堆積させフォトリソグラフィにより加工した後、このフォトレジスト1108をマスクにして電子ビーム法により形成したレジストをマスクに絶縁膜マスクパターンを形成する。
次いで、フォトレジストを剥離後、上記の絶縁膜マスクパターンをエッチングマスクとしてp型InGaAsコンタクト防護層1106、p型InPコンタクト防護層1105、p型InGaAsコンタクト層1104およびp型InPクラッド層1103をエッチングし、図11(c)に示すメサストライプを形成する。
次に、図11(d)に示すように電流遮断層となる絶縁膜1109をCVD法により堆積する。そして、メサストライプの上面の幅よりも開口部が狭くなるようにフォトレジストマスク1110により電流注入のためのコンタクト用開口部1110aを形成した後、絶縁膜1109をヘキサフルオロエタンC2F6、トリフロロメタンCHF3等のパーフルオロコンパウンド(PFC)のフッ素(F)を含むエッチングガスを用いたRIE法により、コンタクト用開口部1110を形成する。このコンタクト用開口部は、メサストライプの上面の平坦な領域に形成されるので、エッチングズレが少なく、ドライエッチングダメージが少なく、低いコンタクト抵抗を実現できる半導体発光素子の構造である。
続いて、図11(e)に示すように、フォトレジストマスク1110をレジスト剥離液により剥離後、窒素雰囲気中で350℃(10分間)の熱処理を行う。そして、次にp型InGaAsコンタクト防護層1106、p型InPコンタクト防護層1105をストライプ上部の両肩の部分にそれぞれのコンタクト防護層が残積するように選択的に除去する。或いは、残積しないように選択的にコンタクト防護層を除去する。
最後に、図11(f) に示すようにp側電極のレジストパターンを形成した後、EB蒸着法により金属膜を被着し、リフトオフ法によりp側電極1111を形成する。
本実施形態においては、p型InGaAsコンタクト層1104上にp型InGaAsコンタクト防護層1106、p型InPコンタクト防護層1105を挿入することにより絶縁膜RIEにおけるエッチングガス起源によるFおよびCl等の反応性イオン侵入やp型InGaAsコンタクト層の削れを抑制することが可能となり、、絶縁膜RIE起因のコンタクト抵抗の増加による素子劣化を抑制することが可能である。本実施形態によるリッジ型半導体レーザ素子では動作電圧が過去の試作例の製造方法に比べて0.11V低下した。
また、本実施形態のリッジ型半導体レーザ素子は、メサストライプ上部の開口部を有するフォトレジストマスクの形成において、第１実施形態のレジストエッチバック法ではなく、図11(d)に示すようにメサストライプの上面の幅よりも開口部が狭くなるようにフォトレジストマスク1110によりコンタクト開口部1110aを形成する構造となっている。
そして、本実施形態のリッジ型半導体レーザ素子は、ストライプ上部の両肩部分にコンタクト防護層が残積する構造となっている。或いは、ストライプ上部の両肩部分のコンタクト防護層が除去されて空洞となる構造を有する場合もある。
なお、本実施形態においては、メサ領域と外部領域に高低差のあるリッジ型半導体レーザ素子は構造を形成する。実際にはメサ領域より外部領域のほうが100nm高い構造となる。
＜実施の形態3＞
本発明をBH半導体レーザ製造に用いた第3実施形態を以下の図12を参照して説明する。図12(a)に示すようにn型、InP基板1200上にn型InPクラッド層1201、InGaAsP活性層1202、p型InPクラッド層1203、p型InGaAsコンタクト層1204、25nmのp型InPコンタクト防護層1205、75nmのp型InGaAsコンタクト防護層1206を順次に積層する。この構造は有機金属気相成長法により成長した。
なお、本実施形態のコンタクト防護層は、半導体レーザ素子の材料や製造方法の違いにより、上記のp型InPコンタクト防護層1205上にp型InGaAsコンタクト防護層1206が構成された異なる2つ以上の半導体材料を積層する構造以外に、p型コンタクト層と同一材料のp型InGaAsコンタクト防護層、またはp型コンタクト層と異なるp型InPコンタクト防護層などの半導体材料から成り得る。
では、以下の製造方法はコンタクト防護層にp型InPコンタクト防護層1205とp型InGaAsコンタクト防護層1206の積層を用いた場合について説明する。
次に、図12(b) に示すように、CVD法により絶縁膜1207を堆積させる。そして、フォトレジスト908を堆積させフォトリソグラフィにより加工した後、電子ビーム法により絶縁膜マスクパターンを形成する。
次いで、図12(c)に示すようにフォトレジストを剥離後、上記の絶縁膜マスクパターン1207をエッチングマスクとして、p型InGaAsコンタクト防護層1206、p型InPコンタクト防護層1205、p型InGaAsコンタクト層1004、p型InPクラッド層1203、InGaAsP活性層1202、n型InPクラッド層1201およびn型InP基板1200の途中の深さ0.5μｍから2μｍ程度までエッチングを行う。
そして、図12(d)に示すように絶縁膜マスクパターン1207をマスクとして、InP電流遮断層1209をMOCVD法により選択的に堆積する。
続いて、図12(e)に示すように絶縁膜マスクパターンを除去後、絶縁膜1210をCVD法により堆積する。そして、メサストライプの上面の幅よりも開口部が狭くなるようにフォトレジストマスク1211によりコンタクト開口部1211aを形成する。さらに、絶縁膜1210をヘキサフルオロエタンC2F6、トリフロロメタンCHF3等のパーフルオロコンパウンド(PFC)のフッ素(F)を含むエッチングガスを用いたRIE法により、電流注入のためのコンタクト用開口部1211aを形成する。このコンタクト用開口部1211aは、1209…nP電流遮断層で脇が埋め込みがなされたメサストライプの上面の平坦な領域に形成されるので、エッチングズレが少なく、ドライエッチングダメージが少なく、低いコンタクト抵抗を実現できる半導体発光素子の構造である。
次に、図12(f)に示すようにフォトレジストマスク1211をレジスト剥離液により剥離後、窒素雰囲気中で350℃(10分間)の熱処理を行う。そして、p型InGaAsコンタクト防護層1206、p型InPコンタクト防護層1205をストライプ上部の両肩の部分にそれぞれのコンタクト防護層が残積するように選択的に除去する。或いは、残積しないように選択的にコンタクト防護層を除去する。
最後に、図12(g) に示すようにp側電極のレジストパターンを形成した後、EB蒸着法により金属膜を被着する。そして、リフトオフ法によりp型(側)電極1212を形成する。
本実施形態においては、p型InGaAsコンタクト層1204上にp型InGaAsコンタクト防護層1206、p型InPコンタクト防護層1205を挿入することにより絶縁膜RIEにおけるエッチングガス起源によるFおよびCl等の反応性イオン侵入やp型InGaAsコンタクト層の削れを抑制することが可能となり、絶縁膜RIE起因のコンタクト抵抗の増加による素子劣化を抑制することが可能である。本実施形態によるBH半導体レーザの動作電圧は過去の試作例の製造方法による半導体レーザに比べて0.10V低下した。
また、本実施形態に係るBH半導体レーザ素子はストライプ上部の両肩部分にコンタクト防護層が残積する構造となっている。或いは、ストライプ上部の両肩部分のコンタクト防護層が除去されて空洞となる構造を有する場合もある。
なお、本実施形態においては、メサ領域と外部領域に高低差のあるBH半導体レーザ素子は構造を形成する。実際にはメサ領域より外部領域のほうが100nm高い構造となる。
＜実施の形態4＞
本発明の第4実施形態を、面発光型半導体レーザ製造に用いた以下の図13を参照して説明する。図13(a)に示すようにn型GaAs基板1300上にn型AlGaAs/n型AlGaAs下部半導体多層膜反射鏡1301、下部AlGaAsスペーサ層1302、AlGaAs/AlGaAs MQW活性層1303、上部AlGaAsスペーサ層1304、AlAs被選択酸化層1305、p型AlGaAs/p型AlGaAs上部半導体多層膜反射鏡1306、p型GaAsコンタクト層1307、10nmのp型AlGaAsコンタクト防護層1308、100nmのp型GaAsコンタクト防護層1309を順次に積層する。この構造は有機金属気相成長法により成長した。
なお、本実施形態のコンタクト防護層は、半導体レーザ素子の材料や製造方法の違いにより、上記のp型AlGaAsコンタクト防護層1308上にp型GaAsコンタクト防護層1309が構成された異なる2つ以上の半導体材料を積層する構造以外に、p型コンタクト層と同様材料のp型GaAsコンタクト防護層、またはp型コンタクト層と異なるp型GaInPコンタクト防護層などの半導体材料から成り得る。
では、以下の製造方法はコンタクト防護層にp型AlGaAsコンタクト防護層1308とp型GaAsコンタクト防護層1309の積層を用いた場合について説明する。
次いで、図13(b)に示すように絶縁膜マスクパターン1310をマスクにして積層膜をRIE法によりメサ形状に加工する。このとき、エッチング面は下部半導体多層膜反射鏡1301の深さに達するように加工しなければならない。
そして、図13(c)に示すようにメサ形成ドライエッチングにより側壁が露出されたAlAs被選択酸化層1305を水蒸気中で450℃(10分間)の熱処理し、周辺部を酸化してAlxOyの絶縁層1311に変化させなればならない。このAlxOy絶縁層1311により素子駆動電流の経路を中心部の酸化されていないAlAs領域だけに制限する電流狭窄構造が形成される。
次に、図13(d)に示すように電流遮断層となる絶縁膜1312をCVD法により堆積後、メサストライプ上部に開口部を有するフォトレジストマスク1313をエッチバック法により形成する。そして、絶縁膜1312をヘキサフルオロエタンC2F6、トリフロロメタンCHF3等のパーフルオロコンパウンド(PFC)のフッ素(F)を含むエッチングガスを用いたRIE法により、電流注入のためのコンタクト用開口部1313aを形成する。なお、この絶縁膜RIEではメサ側壁部の絶縁膜電流遮断層高さがp型GaAsコンタクト層1307の高さになるようにエッチング時間を調整する。
続いて、図13(e)に示すようにフォトレジストマスク1313をレジスト剥離液により剥離後、窒素雰囲気中で350℃(10分間)の熱処理を行う。そして、次にp型GaAsコンタクト防護層1109、p型AlGaAsコンタクト防護層1308をウェットエッチングにより順に除去する。
最後に、図13(f) に示すようにp側電極のレジストパターンを形成した後、EB蒸着法により金属膜を被着する。そして、リフトオフ法によりp側電極1314を形成する。
本実施形態においては、p型GaAsコンタクト層1307上にp型AlGaAsコンタクト防護層1309、p型AlGaAsコンタクト防護層1308を挿入することにより絶縁膜RIEにおけるエッチングガス起源によるFおよびCl等の反応性イオン侵入やp型GaAsコンタクト層の削れを抑制することが可能となり、絶縁膜RIE起因のコンタクト抵抗の増加による素子特性劣化を抑制することが可能である。本実施形態による面発光型半導体レーザの動作電圧は過去の試作例の製造方法による半導体レーザに比べて0.10V低下した。
なお、本実施形態においては、メサ領域と外部領域に高低差のある面発光型半導体レーザ構造を形成する。実際にはメサ領域より外部領域のほうが110nm高い構造となる。
＜実施の形態5＞
次に、本発明の第5実施形態を、面発光型半導体レーザ製造に用いた以下の図14を参照して説明する。図14(a)に示すようにn型GaAs基板1400上にn型AlGaAs/n型AlGaAs下部半導体多層膜反射鏡1401、下部AlGaAsスペーサ層1402、AlGaAs/AlGaAs MQW活性層1403、上部AlGaAsスペーサ層1304、AlAs被選択酸化層1405、p型AlGaAs/p型AlGaAs上部半導体多層膜反射鏡1406、p型GaAsコンタクト層1407、10nmのp型AlGaAs防護層1408、75nmのp型GaAs防護層1409を順次に積層する。この構造は有機金属気相成長法により成長した。
なお、本実施形態のコンタクト防護層は、半導体レーザ素子の材料や製造方法の違いにより、上記のp型AlGaAsコンタクト防護層1408上にp型GaAsコンタクト防護層1409が構成された異なる2つ以上の半導体材料を積層する構造以外に、p型コンタクト層と同一材料のp型GaAsコンタクト防護層、またはp型コンタクト層と異なるp型GaInPコンタクト防護層などの半導体材料から成り得る。
では、以下の製造方法はコンタクト防護層にp型AlGaAsコンタクト防護層1408とp型GaAsコンタクト防護層1409の積層を用いた場合について説明する。
図14(b)に示すように絶縁膜マスクパターン1410をマスクにして積層膜をRIE法によりメサ形状に加工する。このとき、エッチング面は下部半導体多層膜反射鏡1401の深さに達するように加工しなければならない。
次いで、図14(c)に示すようにメサ形成ドライエッチングにより側壁が露出されたAlAs被選択酸化層1405を水蒸気中で450℃、10分間の熱処理し、周辺部を酸化してAlxOyの絶縁層1411に変化させなればならない。このAlxOy絶縁層1411により素子駆動電流の経路を中心部の酸化されていないAlAs領域だけに制限する電流狭窄構造が形成される。
そして、図14(d)に示すように電流遮断層となる絶縁膜1412をCVD法により堆積後、メサストライプの上面の幅よりも開口部が狭くなるようにフォトレジストマスク1413によりコンタクト開口部1413aを形成する。そして、絶縁膜1412をヘキサフルオロエタンC2F6、トリフロロメタンCHF3等のパーフルオロコンパウンド(PFC)のフッ素(F)を含むエッチングガスを用いたRIE法により、電流注入のためのコンタクト用開口部1413aを形成する。このコンタクト用開口部1413aは、メサストライプの上面の平坦な領域に形成されるのでエッチングズレが少なく、ドライエッチングダメージが少なく、低いコンタクト抵抗を実現できる半導体発光素子の構造である。
続いて、図14(e)に示すようにフォトレジストマスク1413をレジスト剥離液により剥離後、窒素雰囲気中で350℃(10分間)の熱処理を行う。そして、次にp型GaAsコンタクト防護層1409、p型AlGaAsコンタクト防護層1408をストライプ上部の両肩の部分にそれぞれのコンタクト防護層が残積するように選択的に除去する。或いは、残積しないように選択的にコンタクト防護層を除去する。
さらに、図14(f) に示すようにp側電極のレジストパターンを形成した後、EB蒸着法により金属膜を被着する。そして、リフトオフ法によりp側電極1414を形成する。
本実施形態においては、p型GaAsコンタクト層1407上にp型AlGaAsコンタクト防護層1409、p型AlGaAsコンタクト防護層1408を挿入することにより絶縁膜RIEにおけるエッチングガス起源によるFおよびCl等の反応性イオン侵入やp型GaAsコンタクト層の削れを抑制することが可能となり、絶縁膜RIE起因のコンタクト抵抗の増加による素子劣化を抑制することが可能である。本実施形態による半導体レーザの動作電圧は過去の試作例の製造方法による半導体レーザに比べて0.10V低下した。
また、本実施形態に係る面発光型半導体レーザ素子はストライプ上部の両肩の部分にコンタクト防護層が残積する構造となっている。或いは、ストライプ上部の両肩部分のコンタクト防護層が除去されて空洞となる構造を有する場合もある。
なお、本実施形態においては、メサ領域と外部領域に高低差のある面発光型半導体レーザ構造を形成する。実際にはメサ領域より外部領域のほうが85nm高い構造となる。
＜実施の形態6＞
本発明を近赤外リッジ型半導体レーザ製造に用いた第6実施形態を以下の図15を参照して説明する。図15(a)に示すように、n型GaAs基板1500上にn型InGaPクラッド層1501、InGaAs活性層1502、p型InGaPクラッド層1503、p型GaAsコンタクト層1504、p型AlGaAsコンタクト防護層1505、p型GaAsコンタクト防護層1506を順次に積層する。この構造は有機金属気相成長法により成長した。
なお、本実施形態に用いるコンタクト防護層は半導体レーザ素子の半導体材料や製造方法の違いにより、上記のp型AlGaAsコンタクト防護層1505上にp型GaAsコンタクト防護層1506が構成された異なる2つ以上の半導体材料を積層する構造以外に、p型コンタクト層と同一材料のp型GaAsコンタクト防護層、またはp型コンタクト層と異なるp型GaInPコンタクト防護層、およびp型GaInPコンタクト防護層の上にp型GaAsコンタクト防護層を積層した構造などの半導体材料から成り得る。
では、以下の製造方法はコンタクト防護層として10nmのp型AlGaAsコンタクト防護層1505、と100nmのp型GaAsコンタクト層1504の積層を用いた場合について説明する。
まず、図15(a)のレーザ構造を積層した後、図15(b) に示すように、CVD法により絶縁膜1507を堆積させる。そして、フォトレジスト1508を堆積させフォトリソグラフィにより加工した後、このフォトレジスト1508をマスクにして電子ビーム法により絶縁膜マスクパターン1507を形成する。
次いで、フォトレジストを剥離後、上記の絶縁膜マスクパターン1507をエッチングマスクとしてp型GaAsコンタクト防護層1506、p型AlGaAsコンタクト防護層1505、型p型GaAsコンタクト層1504およびp型InGaPクラッド層1503をエッチングし、図15(c)に示すメサストライプを形成する。
次に、図15(d)に示すように絶縁膜1507を除去した後、電流遮断層となる絶縁膜1509をCVD法により堆積する。そして、メサストライプ上部に開口部を有するフォトレジストマスク1510をエッチバック法により形成した後、絶縁膜1509をヘキサフルオロエタンC2F6、トリフロロメタンCHF3等のパーフルオロコンパウンド(PFC)のフッ素(F)を含むエッチングガスを用いたRIE法により、電流注入のためのコンタクト用開口部1510aを形成する。なお、この絶縁膜RIEではストライプ側壁部の絶縁膜電流遮断層1509の高さがp型GaAsコンタクト層1504の高さにほぼ等しくなるようにエッチングの時間を調整する。
続いて、図15(e)に示すようにコンタクト用フォトレジストマスク1510をレジスト剥離液により剥離後、窒素雰囲気中で350℃(10分間)の熱処理を行う。そして、次にp型GaAsコンタクト防護層1506 p型とp型AlGaAsコンタクト防護層1505をウェットエッチングにより順に選択的に除去する。
最後に、図15(f) に示すようにp側電極のレジストパターンを形成した後、EB蒸着法により金属膜を被着する。そして、リフトオフ法によりp側電極1511を形成する。
本実施形態においては、p型GaAsコンタクト層1504上にp型AlGaAsコンタクト防護層1505とp型GaAsコンタクト防護層1506を挿入することにより絶縁膜RIEにおけるエッチングガス起源によるFおよびCl等の反応性イオン侵入やp型GaAsコンタクト層の削れを抑制することが可能となり、絶縁膜RIE起因のコンタクト抵抗の増加による素子特性劣化を抑制することが可能である。本実施形態による半導体レーザの動作電圧は過去の試作例の製造方法による半導体レーザに比べて0.12V低下した。
なお、本実施形態においては、メサ領域と外部領域に高低差のあるリッジ型半導体レーザ構造を形成する。実際にはメサ領域より外部領域のほうが110nm高い構造となる。
＜実施の形態7＞
次の本発明を近赤外リッジ型半導体レーザ製造に用いた第7実施形態を以下の図16を参照して説明する。
図16(a)に示すように、n型GaAs基板1600上にn型InGaPクラッド層1601、InGaAs活性層1602、p型InGaPクラッド1603、p型GaAsコンタクト層1604、10nmのp型AlGaAsコンタクト防護層1605、75nmのp型GaAsコンタクト防護層1606を順次に積層する。この構造は有機金属気相成長法により成長した。
なお、本実施形態の防護層は半導体レーザ素子の半導体材料や製造方法の違いにより、上記のp型AlGaAsコンタクト防護層1605上にp型GaAsコンタクト防護層1606が構成された異なる2つ以上の半導体材料を積層する構造以外に、p型コンタクト層と同一材料のp型GaAsコンタクト防護層、またはp型コンタクト層と異なるp型GaInP防護層、およびp型GaInPコンタクト防護層の上にp型GaAsコンタクト防護層を積層した構造などの半導体材料から成り得る。
では、以下の製造方法は防護層にp型AlGaAsコンタクト防護層1605とp型GaAsコンタクト防護層1606の積層を用いた場合について説明する。
図16(a)のようにレーザ構造を積層した後、図16(b) に示すように、CVD法により絶縁膜1607堆積させる。そして、フォトレジスト1608を堆積させフォトリソグラフィにより加工した後、このフォトレジスト1608をマスクにして電子ビーム法により絶縁膜マスクパターンを形成する。
次いで、フォトレジストを剥離後、上記の絶縁膜マスクパターンをエッチングマスクとしてp型GaAsコンタクト防護層1606、p型AlGaAsコンタクト防護層1605、p型GaAsコンタクト層1604およびp型InGaPクラッド層1603をエッチングし、図16(c)に示すメサストライプを形成する。
次に、図16(d)に示すように絶縁膜を除去した後、電流遮断層となる絶縁膜1609をCVD法により堆積する。そして、メサストライプの上面の幅よりも開口部が狭くなるようにフォトレジストマスク1610により電流注入のためのコンタクト用開口部1610aを形成した後、絶縁膜1609をヘキサフルオロエタンC2F6、トリフロロメタンCHF3等のパーフルオロコンパウンド(PFC)のフッ素(F)を含むエッチングガスを用いたRIE法により、コンタクト用開口部1610aを形成する。このコンタクト用開口部1610aは、メサストライプの上面の平坦な領域に形成されるのでエッチングズレが少なく、ドライエッチングダメージが少なく、低いコンタクト抵抗を実現できる半導体発光素子の構造である。
続いて、図16(e)に示すように、フォトレジストマスク1110をレジスト剥離液により剥離後、窒素雰囲気中で350℃(10分間)の熱処理を行う。そして、次にp型GaAsコンタクト防護層1606、p型AlGaAsコンタクト防護層1605をストライプ上部の両肩の部分にそれぞれのコンタクト防護層が残積するように選択的に除去する。或いは、残積しないように選択的にコンタクト防護層を除去する。
最後に、図16(f) に示すようにp側電極のレジストパターンを形成した後、EB蒸着法により金属膜を被着し、リフトオフ法によりp側電極1611を形成する。
本実施形態においては、p型GaAsコンタクト層1604上にp型GaAsコンタクト防護層1606、p型AlGaAsコンタクト防護層1605を挿入することにより絶縁膜RIEにおけるエッチングガス起源によるFおよびCl等の反応性イオン侵入やp型GaAsコンタクト層の削れを抑制することが可能となり、絶縁膜RIE起因のコンタクト抵抗の増加による素子劣化を抑制することが可能である。本実施形態による近赤外リッジ型半導体レーザ素子では動作電圧が過去の試作例の製造方法に比べて0.12V低下した。
本実施形態のリッジ型半導体レーザ素子は、メサストライプ上部の開口部を有するフォトレジストマスクの形成において、第6実施形態のレジストエッチバック法ではなく、図16(d)に示すようにメサストライプの上面の幅よりも開口部が狭くなるようにフォトレジストマスク1610によりコンタクト開口部1610aを形成する構造となっている。
そして、本実施形態のリッジ型半導体レーザ素子は、ストライプ上部の両肩の部分にそれぞれのコンタクト防護層が残積する構造となっている。或いは、ストライプ上部の両肩部分のコンタクト防護層が除去されて空洞となる構造を有する場合もある。
また、本実施形態においては、メサ領域と外部領域に高低差のあるリッジ型半導体レーザ構造を形成する。実際にはメサ領域より外部領域のほうが85nm高い構造となる。
＜実施の形態8＞
本発明を青色リッジ型半導体レーザ製造に用いた第8実施形態を以下の図17を参照して説明する。図17(a)に示すように、n型GaN基板1700上にn型AlGaNクラッド層1701、InGaN活性層1702、p型AlGaNクラッド層1703、p型GaNコンタクト層1704、p型GaAsコンタクト防護層1705、p型を順次に積層する。この構造は有機金属気相成長法により成長した。
なお、本実施形態に用いる防護層は半導体レーザ素子の半導体材料や製造方法の違いにより、上記のp型GaAsコンタクト防護層1705上にp型GaAsコンタクト防護層1705以外の異なる2つ以上の半導体材料から成り得る。
では、以下の製造方法はコンタクト防護層として100nmのp型GaAsコンタクト防護層1705を用いた場合について説明する。
まず、図17(a)のレーザ構造を積層した後、図17(b) に示すように、CVD法により絶縁膜1706を堆積させる。そして、フォトレジスト1707を堆積させフォトリソグラフィにより加工した後、このフォトレジスト1707をマスクにして電子ビーム法により絶縁膜マスクパターンを形成する。
次いで、フォトレジストを剥離後、上記の絶縁膜マスクパターン1708をエッチングマスクとしてp型GaAsコンタクト防護層1705、p型GaNコンタクト層1704およびp型AlGaNクラッド層1703をエッチングし、図17(c)に示すメサストライプを形成する。
次に、図17(d)に示すように絶縁膜1706を除去した後、電流遮断層となる絶縁膜1508をCVD法により堆積する。そして、メサストライプ上部に開口部を有するコンタクト用フォトレジストマスク1709をエッチバック法により形成した後、絶縁膜1708をヘキサフルオロエタンC2F6、トリフロロメタンCHF3等のパーフルオロコンパウンド(PFC)のフッ素(F)を含むエッチングガスを用いたRIE法により、光出力のための電流注入となるコンタクト用開口部1709aを形成する。なお、この絶縁膜RIEではストライプ側壁部の絶縁膜電流遮断層1708の高さがp型GaNコンタクト層1704の高さにほぼ等しくなるようにエッチングの時間を調整する。
続いて、図17(e)に示すようにコンタクト用フォトレジストマス1709をレジスト剥離液により剥離後、窒素雰囲気中で350℃(10分間)の熱処理を行う。そして、次にp型GaAsコンタクト防護層1705をウェットエッチングにより順に選択的に除去する。
最後に、図17(f) に示すようにp型電極のレジストパターンを形成した後、EB蒸着法により金属膜を被着する。そして、リフトオフ法によりp側電極1710を形成する。
本実施形態においては、p型GaAsコンタクト層を挿入することにより絶縁膜RIEにおけるエッチングガス起源によるFおよびCl等の反応性イオン侵入やp型GaNコンタクト層の削れを抑制することが可能となり、絶縁膜RIE起因のコンタクト抵抗の増加による素子特性劣化を抑制することが可能である。本実施形態による半導体レーザの動作電圧は過去の試作例の製造方法による半導体レーザに比べて1.0V低下した。
なお、本実施形態においては、メサ領域と外部領域に高低差のある青色リッジ型半導体レーザ構造を形成する。実際にはメサ領域より外部領域のほうが100nm高い構造となる。
＜実施の形態9＞
次の本発明を青色リッジ型半導体レーザ製造に用いた第9実施形態を以下の図18を参照して説明する。
図18(a)に示すように、n型GaN基板1800上にn型AlGaNクラッド層1801、InGaN活性層1802、p型AlGaNクラッド1803、p型GaNコンタクト層1804、100nmのp型GaAsコンタクト防護層1805を順次に積層する。この構造は有機金属気相成長法により成長した。
なお、本実施形態に用いる防護層は半導体レーザ素子の半導体材料や製造方法の違いにより、上記のp型GaAsコンタクト防護層1805上にp型GaAsコンタクト防護層1805以外の異なる2つ以上の半導体材料を半導体材料から成り得る。
では、以下の製造方法は防護層として100nmのp型GaAsコンタクト防護層1805を用いた場合について説明する。
図18(a)のようにレーザ構造を積層した後、図18(b) に示すように、CVD法により絶縁膜1806堆積させる。そして、フォトレジスト1807を堆積させフォトリソグラフィにより加工した後、このフォトレジスト1807をマスクにして電子ビーム法により形成したレジストをマスクに絶縁膜マスクパターンを形成する。
次いで、フォトレジストを剥離後、上記の絶縁膜マスクパターンをエッチングマスクとしてp型GaAsコンタクト防護層1805、p型GaNコンタクト層1804およびp型AlGaNクラッド層1803をエッチングし、図18(c)に示すメサストライプを形成する。
次に、図18(d)に示すように絶縁膜を除去した後、電流遮断層となる絶縁膜1808をCVD法により堆積する。そして、メサストライプの上面の幅よりも開口部が狭くなるようにフォトレジストマスク1809により電流注入のためのコンタクト用開口部1809aを形成した後、絶縁膜1808をヘキサフルオロエタンC2F6、トリフロロメタンCHF3等のパーフルオロコンパウンド(PFC)のフッ素(F)を含むエッチングガスを用いたRIE法により、コンタクト用開口部1809aを形成する。このコンタクト用開口部1809aは、メサストライプの上面の平坦な領域に形成されるのでエッチングズレが少なく、ドライエッチングダメージが少なく、低いコンタクト抵抗を実現できる半導体発光素子の構造である。
続いて、図18(e)に示すように、フォトレジストマスク1809をレジスト剥離液により剥離後、窒素雰囲気中で350℃(10分間)の熱処理を行う。そして、次にp型GaAsコンタクト防護層1805をストライプ上部の両肩の部分にそれぞれのコンタクト防護層が残積するように選択的に除去する。或いは、残積しないように選択的にコンタクト防護層を除去する。
さらに、図18(f) に示すようにp側電極のレジストパターンを形成した後、EB蒸着法により金属膜を被着し、リフトオフ法によりp側電極1810を形成する。。
本実施形態においては、p型GaＮコンタクト層1804上にp型GaAsコンタクト防護層1805を挿入することにより絶縁膜RIEにおけるエッチングガス起源によるFおよびCl等の反応性イオン侵入やp型GaＮコンタクト層の削れを抑制することが可能となり、絶縁膜RIE起因のコンタクト抵抗の増加による素子劣化を抑制することが可能である。本実施形態による青色リッジ型半導体レーザ素子では動作電圧が過去の試作例の製造方法に比べて1.0V低下した。
本実施形態の青色リッジ型半導体レーザ素子は、メサストライプ上部の開口部を有するフォトレジストマスクの形成において、第8実施形態のレジストエッチバック法ではなく、図18(d)に示すようにメサストライプの上面の幅よりも開口部が狭くなるようにフォトレジストマスク1809によりコンタクト開口部1809aを形成する構造となっている。
そして、本実施形態の青色リッジ型半導体レーザ素子は、ストライプ上部の両肩の部分にそれぞれの防護層が残積する構造となっている。或いは、ストライプ上部の両肩部分のコンタクト防護層が除去されて空洞となる構造を有する場合もある。
また、本実施形態においては、メサ領域と外部領域に高低差のあるリッジ型半導体レーザ構造を形成する。実際にはメサ領域より外部領域のほうが100nm高い構造となる。
以上の各実施例では、ｐ型のコンタクト防護層を用いたが、ｎｐの素子の向きが逆転すれば、その導電性も逆転する。また、ｐ型のコンタクト防護層には必ずしも導電性は必要としないので、電流狭窄の観点からアンドープとしてもよい。
過去の試作例のリッジ型半導体レーザ素子製造工程断面図 過去の試作例のリッジ型半導体レーザ素子を上から見た平面図 SIMSによる深さ方向分析評価用構造試料 SIMSによる深さ方向分析 C-V測定に用いた評価用構造試料 C-V測定 SIMSによる深さ方向分析評価用新構造試料 新構造におけるSIMS深さ方向分析 本発明のリッジ型半導体レーザ素子の構造図。 本発明の第１実施形態に係る通信用リッジ型半導体レーザ素子製造工程断面図 本発明の第2実施形態に係る通信用リッジ型半導体レーザ素子製造工程断面図 本発明の第3実施形態に係るBH型半導体レーザ素子製造工程断面図 本発明の第4実施形態に係る面発光型半導体レーザ素子製造工程断面図 本発明の第5実施形態に係る面発光型半導体レーザ素子製造工程断面図 本発明の第6実施形態に係る近赤外リッジ型半導体レーザ素子製造工程断面図 本発明の第7実施形態に係る近赤外リッジ型半導体レーザ素子製造工程断面図 本発明の第8実施形態に係る青色リッジ型半導体レーザ素子製造工程断面図 本発明の第9実施形態に係る青色リッジ型半導体レーザ素子製造工程断面図
符号の説明
100…n型InP基板
101…n型InPクラッド層
102…InGaAsP活性層
103…p型InPクラッド層
104…p型InGaAsコンタクト層
105…p型InPキャップ層
106…絶縁膜
107…メサ用フォトレジスト
108…絶縁膜(電流遮断層)
109…コンタクト用フォトレジスト
109a…コンタクト用開口部
110…p型電極
111…金メッキ
201…ワイヤーボンディング
202…メサストライプ上部
203…ボンディングパッドエリア
300…n型InP基板
301…n型InPバッファ層(100nm)
302…p型InGaAsP層(60nm)
303…p型InGaAsコンタクト層(200nm)
400…燐(P)のプロファイル(深さ方向補正用)
401…絶縁膜RIE後のフッ素(F)プロファイル
402…絶縁膜RIE前のフッ素(F)プロファイル
500…n型InP基板
501…p型InGaAs層(100nm)
601…絶縁膜RIE前のC-V測定結果
602…絶縁膜RIE後のC-V測定結果
700…n型InP基板
701…n型InPバッファ層(100nm)
702…p型InGaAsP層(60nm)
703…p型InGaAsコンタクト層(200nm)
704…p型InPコンタクト防護層(100nm)
800(a)…燐(P)のプロファイル(深さ方向補正用)
801(a)…絶縁膜RIE後に熱処理を施したのフッ素(F)プロファイル
802(a)…絶縁膜RIE後に熱処理を施していないフッ素(F)プロファイル
803(a)…絶縁膜RIE前のフッ素(F)プロファイル
801(b)…801(a)試料をウェットエッチングしたフッ素(F)プロファイル
802(b)…802(a)試料をウェットエッチングしたフッ素(F)プロファイル
803(b)…InPコンタクト防護層のない試料の絶縁膜RIE前のフッ素(F)プロファイル
900…n型InP基板
901…n型InPクラッド層
902…InGaAsP活性層
903…p型InPクラッド層
904…p型InGaAsコンタクト層
905…p型InPコンタクト防護層
906…絶縁膜(電流遮断層)
907…メサストライプ部
908…バンプ部
909…高低差
910…p型電極
911…金メッキ
912…空洞
1000…n型InP基板
1001…n型InPクラッド層
1002…InGaAsP活性層
1003…p型InPクラッド層
1004…p型InGaAsコンタクト層
1005…p型InPコンタクト防護層(100nm)
1006…p型InGaAsコンタクト防護層(50nm)
1007…絶縁膜
1007a…絶縁膜マスクパターン
1008…メサ用フォトレジスト
1009…絶縁膜(電流遮断層)
1010…コンタクト用フォトレジスト
1010a…コンタクト用開口部
1011…p型電極
1100…n型InP基板
1111…n型InPクラッド層
1102…InGaAsP活性層
1103…p型InPクラッド層
1104…p型InGaAsコンタクト層
1105…p型InPコンタクト防護層(50nm)
1106…p型InGaAsコンタクト防護層(50nm)
1107…絶縁膜
1107a…絶縁膜マスクパターン
1108…メサ用フォトレジスト
1109…絶縁膜(電流遮断層)
1110…コンタクト用フォトレジスト
1110a…コンタクト用開口部
1111…p型電極
1200…n型InP基板
1201…n型InPクラッド層
1202…InGaAsP活性層
1203…p型InPクラッド層
1204…p型InGaAsコンタクト層
1205…p型InPコンタクト防護層(25nm)
1206…p型InGaAsコンタクト防護層(75nm)
1207…絶縁膜
1208…メサ用フォトレジスト
1209…InP電流遮断層
1210…絶縁膜
1211…コンタクト用フォトレジスト
1211a…コンタクト用開口部
1212…p型電極
1300…n型GaAs基板
1301…n型AlGaAs/n型AlGaAs下部半導体多層膜反射鏡(DBR)
1302…下部AlGaAsスペーサ層
1303…AlGaAs/AlGaAsMQW活性層
1304…上部AlGaAsスペーサ層
1305…AlAs被選択酸化層
1306…p型AlGaAs/p型AlGaAs下部半導体多層膜反射鏡(DBR)
1307…p型GaAsコンタクト層
1308…p型AlGaAsコンタクト防護層(10nm)
1309…p型GaAsコンタクト防護層(100nm)
1310…絶縁膜マスクパターン
1311…AlxOyの絶縁層
1312…絶縁膜
1313…コンタクト用フォトレジストマスク
1313a…コンタクト用開口部
1314…p型電極
1400…n型GaAs基板
1401…n型AlGaAs/n型AlGaAs下部半導体多層膜反射鏡(DBR)
1402…下部AlGaAsスペーサ層
1403…AlGaAs/AlGaAsMQW活性層
1404…上部AlGaAsスペーサ層
1405…AlAs被選択酸化層
1406…p型AlGaAs/p型AlGaAs下部半導体多層膜反射鏡(DBR)
1407…p型GaAsコンタクト層
1408…p型AlGaAsコンタクト防護層(10nm)
1409…p型GaAsコンタクト防護層(75nm)
1410…絶縁膜マスクパターン
1411…AlxOyの絶縁層
1412…絶縁膜
1413…コンタクト用フォトレジストマスク
1413a…コンタクト用開口部
1414…p型電極
1500…n型GaAs基板
1501…n型GaInPクラッド層
1502…InGaAs活性層
1503…p型GaInPクラッド層
1504…p型GaAsコンタクト層
1505…p型AlGaAsコンタクト防護層(10nm)
1506…p型GaAsコンタクト防護層(100nm)
1507…絶縁膜
1508…メサ用フォトレジスト
1509…絶縁膜(電流遮断層)
1510…コンタクト用フォトレジスト
1510a…コンタクト用開口部
1511…p型電極
1600…n型GaAs基板
1601…n型GaInPクラッド層
1602…InGaAs活性層
1603…p型GaInPクラッド層
1604…p型GaAsコンタクト層
1605…p型AlGaAsコンタクト防護層(10nm)
1606…p型GaAsコンタクト防護層(100nm)
1607…絶縁膜
1607a…絶縁膜マスクパターン
1608…メサ用フォトレジスト
1609…絶縁膜(電流遮断層)
1610…コンタクト用フォトレジスト
1610a…コンタクト用開口部
1611…p型電極
1700…n型GaN基板
1701…n型AlGaNクラッド層
1702…InGaN活性層
1703…p型AlGaNクラッド層
1704…p型GaNコンタクト層
1705…p型GaAsコンタクト防護層(100nm)
1706…絶縁膜
1707…メサ用フォトレジスト
1708…絶縁膜(電流遮断層)
1709…コンタクト用フォトレジスト
1709a…コンタクト用開口部
1710…p型電極
1800…n型GaN基板
1801…n型AlGaNクラッド層
1802…InGaN活性層
1803…p型AlGaNクラッド層
1804…p型GaNコンタクト層
1805…p型GaAsコンタクト防護層(100nm)
1806…絶縁膜
1807…メサ用フォトレジスト
1808…絶縁膜(電流遮断層)
1809…コンタクト用フォトレジスト
1809a…コンタクト用開口部

Claims (16)

  1. 半導体基板上に形成された、活性層を内層に含む第1半導体層を備えた半導体発光素子の製造方法において、次の工程（A）〜工程（D）のプロセスを備えることを特徴とする半導体発光素子の製造方法。
    （A）前記第1半導体層の上に、第2半導体層、絶縁膜を順に形成する工程
    （B）前記工程（A）の後、前記絶縁膜及び前記第2半導体層の最上面の第1領域に対して選択的にドライエッチングを施し、前記第2半導体層を露出させる工程
    （C）前記工程（B）の後、熱処理する工程
    （D）前記工程（C）の後、前記第1領域の第2半導体層に対してウェットエッチングを施す工程
    （E）前記工程（D）の後、前記露出した第2半導体層上に電極を形成する工程
  2. 請求項1において、
    前記工程（A）と前記工程（B）の間に、次の工程（F）のプロセスを備え、前記工程（B）〜前記工程（E）を第１凸形状の最上面に対して施すことを特徴とする半導体発光素子の製造方法。
    （F）前記第1半導体層の一部及び前記第2半導体層を含むストライプ状の第１凸形状を形成する工程
  3. 請求項２において、
    前記工程（A）と前記工程（B）の間に、次の工程（G）のプロセスを備えることを特徴とする半導体発光素子の製造方法。
    （G）前記第2半導体層のストライプ幅方向のエッジを覆い、前記第2半導体層のストライプ幅方向の中央を露出させる絶縁膜を形成する工程
  4. 請求項1において、
    前記第1半導体層の活性層より上にある最上層が第1導電型であり、
    前記第2半導体層は、前記第1半導体層の最上層と同じ第1導電型の半導体層又はアンドープの半導体層で構成されていることを特徴とする半導体素子の製造方法。
  5. 請求項1において、
    前記第2半導体層は、前記第1半導体層側から第3半導体層と第4半導体層の積層体を備え、前記工程（B）及び前記工程（C）を施すことにより、前記絶縁膜及び第4半導体層から前記第3半導体層が部分的に露出することを特徴とする半導体素子の製造方法。
  6. 請求項５において、
    前記第3半導体層の最上層は、InGaAsで構成され、
    前記第4半導体層は、GaAs、InP、InGaAs、InGaP、AlGaAs、InGaAsPのうちより択ばれた材料で構成されていることを特徴とする半導体発光素子の製造方法。
  7. 請求項5において、
    前記第3半導体層の最上層は、GaAsで構成され、
    前記第4半導体層は、GaAs、InP、InGaAs、InGaP、AlGaAs、InGaAsPのうちより択ばれた材料で構成されていることを特徴とする半導体発光素子の製造方法。
  8. 請求項1において、
    前記ドライエッチングのエッチングガスが、フッ素もしくは塩素を含むことを特徴とする半導体発光素子の製造方法。
  9. 請求項8において、
    前記フッ素もしくは塩素を含むエッチングガスは、パーフルオロコンパウンド(PFC)ガス、六弗化硫黄SF6、塩素Cl2、四塩化珪素SiCl4、三塩化ホウ素BCl3、のうち少なくとも1のガスを含むことを特徴とする半導体発光素子の製造方法。
  10. 活性層と、
    第1電極と、前記活性層と第1電極との間に配置された第1導電型の第1半導体層と、
    第2電極と、前記活性層と第2電極との間に配置された第2導電型の第2半導体層と、を備え、
    前記第1電極と前記第1半導体層との間には、前記第1半導体層側から、第3半導体層、絶縁膜の順に積層された積層体を備え、前記積層体の平坦面に設けられた開口で前記第1電極と前記第1導電型半導体層とが接していることを特徴とする半導体発光素子。
  11. 請求項10において、
    前記第1半導体層は、前記第2半導体層より幅の狭いストライプ状の第１凸形状を備え、
    前記開口は、前記第第１凸形状の上面に設けられていることを特徴とする半導体発光素子。
  12. 請求項11において、
    前記第1半導体層は、前記第2半導体層より幅の狭いストライプ状の第１凸形状を備え、
    前記第第１凸形状の脇に設けた溝を挟んで配置された、前記第1半導体層及び前記第3半導体層で構成された第２凸形状を備えていることを特徴とする半導体発光素子。
  13. 請求項10において、
    前記第3半導体層は、前記第１半導体層の一部であることを特徴とする半導体発光素子。
  14. 請求項10において、
    前記第1半導体層の最上層は、InGaAsで構成され、
    前記第3半導体層は、GaAs、InP、InGaAs、InGaP、AlGaAs、InGaAsPのうちより択ばれた材料で構成されていることを特徴とする半導体発光素子。
  15. 前記第1半導体層の最上層は、GaAsで構成され、
    前記第3半導体層は、GaAs、InP、InGaAs、InGaP、AlGaAs、InGaAsPのうちより択ばれた材料で構成されていることを特徴とする半導体発光素子。
  16. 前記第1半導体層の最上層は、少なくともフッ素もしくは塩素を含むことを特徴とする半導体発光素子。
JP2008331858A 2008-12-26 2008-12-26 半導体発光素子およびその製造方法 Withdrawn JP2010153682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008331858A JP2010153682A (ja) 2008-12-26 2008-12-26 半導体発光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008331858A JP2010153682A (ja) 2008-12-26 2008-12-26 半導体発光素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010153682A true JP2010153682A (ja) 2010-07-08

Family

ID=42572442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008331858A Withdrawn JP2010153682A (ja) 2008-12-26 2008-12-26 半導体発光素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010153682A (ja)

Similar Documents

Publication Publication Date Title
US8906721B2 (en) Semiconductor light emitting device and method for manufacturing the same
US8716044B2 (en) Optical semiconductor device having ridge structure formed on active layer containing P-type region and its manufacture method
US10847950B2 (en) Vertical cavity surface emitting laser, method for fabricating vertical cavity surface emitting laser
JP5185892B2 (ja) 半導体光素子、及びその製造方法
JP4947778B2 (ja) 光半導体素子及びその製造方法
KR100912564B1 (ko) 반도체 광 소자 및 그 제조 방법
JP2008235442A (ja) 半導体発光素子及びその製造方法
US7508857B2 (en) Semiconductor laser diode and method of manufacturing the same
JP3924859B2 (ja) 半導体レーザ及びその製造方法
CN112438001B (zh) 半导体激光装置的制造方法以及半导体激光装置
JP2002217492A (ja) 面発光半導体レーザ装置及びその製造方法
USRE45071E1 (en) Semiconductor laser diode and method of manufacturing the same
JP2010153682A (ja) 半導体発光素子およびその製造方法
JP4433672B2 (ja) 半導体光素子の製造方法
US20190052059A1 (en) Surface-emitting laser
JP2003046193A (ja) 半導体レーザおよびその製造方法
KR102703921B1 (ko) 레이저 소자 제조방법
JP4497606B2 (ja) 半導体レーザ装置
JP2007318077A (ja) 半導体レーザ素子の製造方法
JP2009088441A (ja) 半導体レーザ装置および半導体レーザ装置の製造方法
JP2005260109A (ja) 光半導体素子
JP3715639B2 (ja) 半導体発光素子
JP4678208B2 (ja) リッジ導波路型半導体レーザ素子の製造方法
JP2003086899A (ja) 半導体レーザ素子およびその製造方法
JP2006147906A5 (ja)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120306