JPH05206581A

JPH05206581A - 半導体発光素子及びその製造方法

Info

Publication number: JPH05206581A
Application number: JP1145792A
Authority: JP
Inventors: Yasuhiro Matsui; 康浩松井; Hideaki Horikawa; 英明堀川; Tetsuhito Nakajima; 徹人中島; Hiroshi Ogawa; 洋小川
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1992-01-27
Filing date: 1992-01-27
Publication date: 1993-08-13

Abstract

(57)【要約】【目的】内部電流狭窄構造部を有する半導体レーザの
寄生容量を従来より低減でき然も該電流狭窄構造部で使
用する半導体層に要求される諸条件を従来より緩和でき
る構造を提供すること。【構成】ｎ型ＩｎＰ基板３１上にメサ状のダブルヘテ
ロ接合構造部３３を具え、この基板の、ダブルヘテロ接
合構造部３３両側部分上に、空気層で構成した絶縁物層
３５ｂを有する電流狭窄構造部３５を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体レーザ、発光
ダイオード等のような半導体発光素子及びその製造方法
に関するものである。

【０００２】

【従来の技術】半導体発光素子は光通信用光源などをは
じめとして種々の分野で利用されている。このような半
導体発光素子は、高出力動作できかつ高速変調できるも
のが好ましい。それは、このようなものであると、例え
ば光通信分野では中継点数の軽減や情報伝送容量の向上
が図れるからである。

【０００３】従来、この種の半導体発光素子としては、
例えば文献ａ（アイイーイーイージャーナルオブカ
ンタムエレクトロニクス（ＩＥＥＥＪＯＵＲＮＡＬ
ＯＦＱＵＡＮＴＵＭＥＬＥＣＴＲＯＮＩＣＳ），Ｖ
ＯＬ．ＱＥ−２３，Ｎｏ．６，（１９８７．６），ｐ．
１０５４−１０５８）に開示の半導体レーザがあった。
図１０はこの半導体レーザの構造説明に供する図であ
り、この半導体レーザをそのレーザストライプ方向と直
交する方向に切った断面図である。

【０００４】この半導体レーザは、ｎ型ＩｎＰ基板１１
の一部分上にメサ状のダブルヘテロ接合構造部１３を具
え、さらに、このｎ型ＩｎＰ基板１１の、メサ状のダブ
ルヘテロ接合構造部１３両側の部分上に、ｐ型ＩｎＰ第
１ブロック層１５ａ及びｎ型ＩｎＰ第２ブロック層１５
ｂから成る電流狭窄構造部１５とを具えていた。さら
に、この半導体レーザは、ダブルヘテロ接合構造部１３
及び電流狭窄構造部１５で構成される部分を所定幅Ｗ１
のメサ状にするために、ダブルヘテロ接合構造部１３両
側の所定位置各々にコンタクト層１７表面から基板１１
に至る溝１９ａ，１９ｂを具えていた。なお、図１０に
おいて、１３ａは活性層としてのＩｎＧａＡｓＰ層、１
３ｂはｐ型ＩｎＰ第１上側クラッド層、２１はｐ型Ｉｎ
Ｐ第２上側クラッド層、２３は絶縁膜としてのＳｉＯ₂
膜である。

【０００５】この半導体レーザでは、上側電極２５と下
側電極２７との間に電圧を印加すると電流はダブルヘテ
ロ接合構造部１３に効率よく注入されるので、低閾値で
かつ高出力動作ができた。さらに、溝１９ａ，１９ｂを
設けることによって電流狭窄層１５の幅を狭くしてある
ので、ｐ型ＩｎＰ層１５ａ及びｎ型ＩｎＰ層１５ｂで構
成されるｐｎ接合やｐ型ＩｎＰ層２１及びｎ型ＩｎＰ層
１５ｂで構成されるｐｎ接合の各接合面で生じる容量が
溝１９ａ，１９ｂを設けない通常の埋め込み型の半導体
レーザに比べ少なくなり素子全体としての寄生容量が小
さくなるので、高速変調が可能であった。文献ａによれ
ば、上述の幅Ｗ１を狭くする程（文献ａではＷ１が２０
μｍより５μｍの方が）寄生容量の低減が良好になされ
るという。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体レーザでは、素子の寄生容量を低減する
ため２つの溝１９ａ，１９ｂ間を狭くして電流狭窄構造
部１５のｐｎ接合面で生じる容量を低減していたが、こ
れら溝１９ａ，１９ｂ間の寸法Ｗ１を狭くするにも加工
技術の制約から限界があるため、寄生容量をさらに低減
するにもおのずと限界があった。

【０００７】また、電流狭窄構造部１５により電流狭窄
を良好に行なうためには、ｐ型ＩｎＰ第１ブロック層１
５ａ及びｎ型ＩｎＰ第２ブロック層１５ｂ各々の厚さを
それぞれ均一に１μｍ程度以上にすることが望ましくま
たこれら各層のキャリア濃度も５×１０¹⁷〜１×１０¹⁸
ｃｍ²程度にすることが望ましいといった多くの条件を
満たす必要があるので、これらの軽減が望まれる。

【０００８】また、これら各層１５ａ，１５ｂのキャリ
ア濃度を増すとこれらの界面の接合容量が増加して寄生
容量を増加させることとなるのでその最適化が難しいと
いう問題点もあった。

【０００９】この出願はこのような点に鑑みなされたも
のであり、従ってこの出願の第一発明の目的は、内部電
流狭窄構造部を有する半導体発光素子の寄生容量を従来
より低減でき然も該電流狭窄構造部で使用する半導体層
に要求される諸条件を従来より緩和できる構造を提供す
ることにある。

【００１０】また、この出願の第二発明の目的は、第一
発明の半導体発光素子を簡易に製造することができる方
法を提供することにある。

【００１１】

【課題を解決するための手段】この目的の達成を図るた
め、この出願の第一発明によれば、半導体基板上にメサ
状のダブルヘテロ接合構造部を具え、前述の半導体基板
の、前述のダブルヘテロ接合構造部両側部分上に電流狭
窄構造部を具える半導体発光素子において、電流狭窄構
造部の一部を絶縁物層で構成したことを特徴とする。

【００１２】この第一発明の実施に当たり、前述の絶縁
物層の上下を半導体層で挟んで前述の電流狭窄構造部を
構成するのが好適である。

【００１３】さらにこの第一発明の実施に当たり、前述
の絶縁物層の少なくとも一部を気体で構成するのが好適
である。

【００１４】さらにこの第一発明の実施に当たり、前述
のダブルヘテロ接合構造部及びその両側の電流狭窄構造
部で構成される部分をメサ状としておくのが好適であ
る。

【００１５】また、この出願の第二発明によれば、半導
体基板にメサ状のダブルヘテロ接合構造部を具え、前述
の半導体基板の、前述のダブルヘテロ接合構造部両側部
分に電流狭窄構造部を具える半導体発光素子を製造する
方法において、半導体基板上にメサ状のダブルヘテロ接
合構造部を形成する工程と、前述の半導体基板の、前述
のメサ状のダブルヘテロ接合構造部両側部分上に、少な
くとも第１の層、第２の層及び第３の層であって、該第
３の層が該第１及び第２の半導体層に対し選択的に除去
可能な材料で構成された第１〜第３の層を順に形成する
工程と、前述の第３の層上側から少なくとも前述の第２
の層に至る溝を形成する工程と、該溝により露出された
部分から前述の第２の層をサイドエッチングする工程と
を含むことを特徴とする。

【００１６】ここで、これら第１〜第３の層は半導体基
板上に良好に成長できるもので、かつ、発光素子の特性
を損ねなければ種々の材料の層で良い。例えば、半導体
発光素子の製造で従来から用いている半導体層の中から
好適なものを選べば良い。なお、第３の層は、それ専用
の層として形成したものであっても、また設計によって
は専用の層として形成するのではなく半導体発光素子形
成のために形成される他の層例えばダブルヘテロ構造部
用の上側クラッド層などの層の一部で構成しても良い。

【００１７】

【作用】この出願の第一発明の構成によれば、絶縁物層
で構成される障壁によって電流狭窄が行なえるので、ｐ
ｎ接合（ｐ型及びｎ型半導体層を逆バイアス状態になる
ように配置したｐｎ接合）による電流狭窄構造が不要と
なる。このため、素子中のｐｎ接合面積が従来より低減
されるので、発光素子全体としての寄生容量を低減でき
る。

【００１８】さらに、電流狭窄構造をｐｎ接合により行
なわないことから、メサ状のダブルヘテロ接合構造部両
側に半導体層を用いる際にこの半導体層の、電流狭窄の
ために従来留意する必要があった導電型、膜厚、キャリ
ア濃度などの制約が、軽減又は無くなる。従って、この
半導体層は主に光学的な特性のみに留意すれば良くなる
ので半導体発光素子を製造するうえでの制約が軽減され
る。

【００１９】さらに、絶縁物層の一部を気体で構成した
場合簡易に電流狭窄構造が構成できる。

【００２０】さらに、ダブルヘテロ接合構造部及びその
両側の電流狭窄構造部で構成される部分をメサ状とする
構成の場合、このメサ状部分の側面から絶縁物層を形成
することができるので当該半導体発光素子を製造する上
で有利である。

【００２１】また、この出願の第二発明の半導体発光素
子の製造方法によれば、メサ状のダブルヘテロ接合構造
部が形成された半導体基板の、該ダブルヘテロ接合構造
部両側部分上に、所定の第１〜第３層を順に形成し、そ
の後この試料上に例えば上側クラッド層やコンタクト層
などの層を形成し、その後、例えばこのコンタクト層表
面から前記第２の層に至る溝を形成する。この溝が形成
されると、この溝により第２の層の側面が露出される。
この第２の層は第１及び第３の層に対し選択的に除去で
きるので、この第２の層をサイドエッチングすることに
よりその除去跡に空洞を形成できる。

【００２２】この空洞はそのまま利用すれば気体による
絶縁物層が構成できる。また、この空洞に例えばＳｉＯ
₂などの絶縁体を充填すれば固体絶縁物による絶縁物層
が構成できる。また、この空洞の一部に例えばＳｉＯ₂
などの絶縁体を充填すれば少なくとも一部が気体で構成
された絶縁物層が構成できる。

【００２３】

【実施例】以下、図面を参照して、第一発明の半導体発
光素子の実施例及び第二発明の製造方法の実施例につい
てそれぞれ説明する。なお、説明に用いる各図は、これ
らの発明が理解できる程度に、各構成成分の形状、大き
さおよび配置関係を概略的に示してあるにすぎない。

【００２４】１．第一発明の説明１−１．構造の説明先ず、半導体レーザにこの第一発明を適用した例により
実施例を説明する。図１はその説明に供する図であり、
実施例の半導体レーザをそのレーザストライプに直交す
る方向に切って示した断面図である。

【００２５】この実施例の半導体レーザは、半導体基板
としての例えば第一導電型のＩｎＰ基板３１上に、この
基板３１の一部３１ａ（基板３１上にバッファ層を設け
その一部でも良い。）と、活性層としての所定の組成の
例えばＩｎＧａＡｓＰ３３ａと、第１上側クラッド層と
しての例えば第二導電型のＩｎＰ層３３ｂとで構成され
たメサ状のダブルヘテロ接合構造部３３を具え、さら
に、この第一導電型のＩｎＰ基板３１の、メサ状のダブ
ルヘテロ接合構造部３３両側の部分に、絶縁物層３５ａ
及びその上下を挟む半導体層としての例えばＩｎＰ層３
５ｂ，３５ｃで構成した電流狭窄構造部３５を具えてい
る。

【００２６】さらに、この実施例の半導体レーザは、ダ
ブルヘテロ接合構造部３３及び電流狭窄構造部３５で構
成される部分を所定幅Ｗのメサ状にするために、ダブル
ヘテロ接合構造部３３両側の所定位置各々にコンタクト
層３７表面から基板３１に至る溝３９ａ，３９ｂを具え
ている。

【００２７】なお、図１において、４１は第二導電型Ｉ
ｎＰ第２上側クラッド層、４３は絶縁膜としての例えば
ＳｉＯ₂膜、４５は上側電極、４７は下側電極である。

【００２８】ここで、メサ状のダブルヘテロ接合構造部
３３は、その幅ｗ₀が当該半導体レーザが横モード単一
発振できる幅のもので、図１紙面に垂直な方向の形状が
ストライプ状のものとしてある。

【００２９】また、絶縁物層３５ａは、この実施例の場
合、気体（この場合空気）で構成したものとしてある。

【００３０】また、溝３９ａ，３９ｂは、後の製造方法
の項において詳細に説明するが、絶縁物層３５ａである
空気層の形成を容易にするために設けたものである。従
って、絶縁物層３５ａの形成を後述の方法以外の他の好
適な方法で行なう場合は特に設けなくとも良い。しか
し、これら溝３９ａ，３９ｂを設ける場合はこれら溝３
９ａ，３９ｂ間の距離Ｗは、素子の寄生容量を低減する
意味では狭いほうが好ましい。ただし、この発明では絶
縁物層３５ａにより電流狭窄を図ってｐｎ接合を可能な
限り素子中から排除しているためその点では溝間距離Ｗ
は図１０を用いて説明した従来構造に比べ、広くするこ
とができる。

【００３１】また、絶縁膜４３は、電流狭窄構造部３５
と上側電極４５との間を絶縁するため、および、気体で
構成した絶縁物層３５ａの部分で上側電極４５が段切れ
することを防止するために設けてある。このため、この
絶縁膜４３の一部は、気体で構成された絶縁物層３５ａ
の領域の一部分に入り込んで設けてある。

【００３２】また、気体で構成した絶縁物層３５ａを挟
んでいるＩｎＰ層３５ｂ，３５ｃ各々は、気体で構成し
た絶縁物層３５ａの空間（空洞部）を規定する機能を有
しているものである。このため、これらの層３５ｂ，３
５ｃの導電型、膜厚、キャリア濃度は本来任意にでき
る。しかし、これら各層３５ｂ，３５ｃのうちの、Ｉｎ
Ｐ基板３１と接しているＩｎＰ層３５ｂは、基板３１の
導電型と同じ導電型のＩｎＰ層か或いはノンドープ（高
抵抗のｎ層）のＩｎＰ層とした方が基板３１との間でｐ
ｎ接合を構成せず接合容量が生じないので好ましい。た
だし、ｎ型ＩｎＰ層はｐ型ＩｎＰ層より低抵抗なので耐
リーク電流の点では不利になると考えられるので、この
実施例ではＩｎＰ層３５ｂはｐ型ＩｎＰ層で構成してい
る。また、第二導電型のＩｎＰ上側第２クラッド層４１
と接しているＩｎＰ層３５ｃは、第二導電型の層とした
方が上側第２クラッド層との間でｐｎ接合を構成せず接
合容量が生じないので好ましい。この場合もそうしてい
る。

【００３３】この実施例の半導体レーザでは、ｐｎ接合
の逆バイアス構造を用いずに絶縁物層３５ａによる障壁
により電流狭窄を行なっているため、ｐｎ接合面積を従
来より低減できるので、その分素子の寄生容量を低減で
きる。また、電流狭窄をｐｎ接合により行なわないた
め、電流狭窄のために電流狭窄構造部の半導体層の厚
さ、導電型、キャリア濃度を考慮しなければならなかっ
た従来構造に比べ、素子製造上の制約が軽減でき工程自
由度が高まる。したがって、これら各半導体層３５ｂ，
３５ｃは主に光学的な特性を満足する（例えば活性層で
発した光を吸収することがない）ように設計すれば良く
なる。

【００３４】１−２．電流狭窄構造部の構成例上述の実施例の半導体レーザの電流狭窄構造部３５にお
いて考え得るその具体的な構成例は次の通りである。図
２、図３、図４及び図５はその説明に供する要部断面図
であり、各構成例について図１のダブルヘテロ接合構造
部３３及び電流狭窄構造部３５の部分に着目して示した
図である。なお、これらの図において、×××を付した
部分は各例でのｐｎ接合容量が生じる部分を示す。

【００３５】（ａ）．電流狭窄構造部の第１の例この第１の例は、図２に示したように、基板３１をｎ型
ＩｎＰ基板で構成し、電流狭窄構造部３５の基板３１側
の層３５ｂをｎ型若しくはノンドープ（高抵抗のｎ型に
当たる）のＩｎＰ層で構成し、かつ、上側クラッド層３
３ｂ，４１をｐ型ＩｎＰ層で構成した例である。この第
１の例の場合は、ｐｎ接合の面積が比較的少ないので素
子の寄生容量低減には有利であるが、リークパスとなる
危険性がある層３５ｂを構成しているｎ型ＩｎＰ層はｐ
型ＩｎＰ層に比べ低抵抗なので、耐リーク電流特性に不
利と考えられる。

【００３６】（ｂ）．電流狭窄構造部の第２の例この第２の例は、図３に示したように、基板３１をｎ型
ＩｎＰ基板で構成し、電流狭窄構造部３５の基板３１側
の層３５ｂをｐ型ＩｎＰ層で構成し、かつ、上側クラッ
ド層３３ｂ，４１をｐ型ＩｎＰ層で構成した例である。
この第２の例の場合は上記第１の例程素子の寄生容量低
減はできないが図１０を用いて説明した従来構造のもの
よりは素子の寄生容量低減が図れる。また、リークパス
となる危険性がある層３５ｂをｐ型ＩｎＰ層で構成して
あるのでｎ型ＩｎＰで構成する場合よりリーク電流を低
減できる。

【００３７】（ｃ）．電流狭窄構造部の第３の例この第３の例は、図４に示したように、基板３１をｐ型
ＩｎＰ基板で構成し、電流狭窄構造部３５の基板３１側
の層３５ｂをｐ型ＩｎＰ層で構成し、かつ、上側クラッ
ド層３３ｂ，４１をｎ型ＩｎＰ層で構成した例である。
この第３の例の場合はｐｎ接合の面積が上記第１の例と
同様に比較的少ないため寄生容量の低減に有利であり、
また、リークパスとなる危険性のある層３５ｂをｐ型Ｉ
ｎＰ層で構成してあるのでリーク電流を低減するうえで
も有利である。なお、層３５ｂを構成するｐ型ＩｎＰ層
のキャリア濃度は低い方が良い。

【００３８】（ｄ）．電流狭窄構造部の第４の例この第４の例は、図５に示したように、基板３１をｐ型
ＩｎＰ基板で構成し、電流狭窄構造部３５の基板３１側
の層３５ｂをｎ型又はノンドープのＩｎＰ層で構成し、
かつ、上側クラッド層３３ｂ，４１をｎ型ＩｎＰ層で構
成した例である。この第４の例の場合は、ｐｎ接合面は
広いので寄生容量低減に不利であり、また、リークパス
となる危険性のある層３５ｂをｎ型ＩｎＰ層で構成して
あるのでリーク電流を低減するうえでも不利である。

【００３９】上記第１〜第４の構成毎の寄生容量低減効
果及びリーク電流低減効果についてこれら４つの構成例
間で比較した結果を下記の表１にまとめて示した。な
お、表中、◎、○、及び×は、◎側程効果が大きいこと
を示す。

【００４０】

【表１】

【００４１】１−３．実験結果次に、上述した電流狭窄構造部の第１〜第４の構成例の
うちの第１の構成例及び第２の構成例と、図１０を用い
て説明した従来の構成（この従来構成を以下比較例とい
う。）の３種類の構成の半導体レーザをそれぞれ作製
し、それらの素子での容量及び最大光出力をそれぞれ測
定した。その結果を下記の表２に示した。

【００４２】なお、これら３種類の素子を作製する際の
使用材料や素子寸法、作製条件は勿論同じとしている。
主な条件を述べると次の通りである。絶縁物層３５ａは
空気で構成した。基板３１としてキャリア濃度が２×１
０¹⁸／ｃｍ³のｎ型ＩｎＰ基板を用いた。この基板３１
上にキャリア濃度が５×１０¹⁷／ｃｍ³のｎ型ＩｎＰバ
ッファ層を設けた。第１の構成例（図２参照）での層３
５ｂはキャリア濃度が５×１０¹⁵／ｃｍ³のノンドープ
ＩｎＰ層で構成した。第２の構成例（図３参照）での層
３５ｂはキャリア濃度が２×１０¹⁷／ｃｍ³のｐ型Ｉｎ
Ｐ層で構成した。比較例の電流ブロック層１５ａ，１５
ｂ（図１０参照。）は５×１０¹⁷〜１×１０¹⁸ｃｍ²程
度とした。また、溝間距離（図２、図３でのＷや図１０
でのＷ１のこと）はこの場合約１５μｍとした。

【００４３】

【表２】

【００４４】表２の結果から明らかなように、素子の寄
生容量については上記第１の構成例、第２の構成例いず
れの場合も、従来より大幅に低減できることが分かる。
しかし、第１の構成例の場合は他の２者に比べ最大光出
力が劣る。これは、層３５ｂをｎ型ＩｎＰ層で構成して
いる分リーク電流が他の２者に比べ生じ易いためと考え
られる。しかし、第１の構成例及び第２の構成例の結果
より、絶縁物層３５ａ（この場合空気の絶縁物層）によ
り電流狭窄が可能なことは充分理解できる。また、絶縁
物層の形状の適正化を図ることによりリーク電流は改善
できると考えられるので、この第一発明の構造は素子の
寄生容量低減に有効であり所望の電流狭窄機能を持つ半
導体発光素子を得るのに有用なものであることが分か
る。

【００４５】なお、この第一発明は上述の実施例のみに
限られず、例えば以下に説明するような変更を加えるこ
とができる。

【００４６】例えば、上述の例では、ダブルヘテロ接合
構造部３３の下側クラッド層を基板の一部３１ａにより
構成していたが、基板３１上にバッファ層を設けてその
一部で下側クラッド層を構成するようにしても良い。

【００４７】また、上述の例では絶縁物層３５ａの上側
にはＩｎＰ層３５ｃを専用に設けていたが設計によって
はこの層３５ｃを別途に設けることなく上側第２クラッ
ド層４１の一部で兼用しても良い。

【００４８】また、上述の実施例では絶縁物層３５ａを
気体で構成していたが、絶縁物層３５ａを規定している
空間の全部又は一部にＳｉＯ₂膜やポリイミド樹脂など
の絶縁物を積極的に充填して絶縁物層３５ａを固体絶縁
物で全て構成するか、一部を気体で構成し残りを固体絶
縁物で構成するようにしてもよい。また、絶縁物層３５
ａの一部又は全部を気体で構成する場合に気体として空
気以外の好適なものを用いても良い。また、気体の代わ
りに絶縁性を有する液体を用いても良い。

【００４９】また、上述の実施例では、ＩｎＧａＡｓＰ
／ＩｎＰ系半導体レーザに第一発明を適用していたが、
半導体発光素子の構成材料や導電型は上述の例に限られ
ない。例えばＧａＡｓ系の半導体レーザなど他の材料を
用いたものにも広く適用できる。

【００５０】また、上述の実施例ではこの第一発明を半
導体レーザに適用していたが、メサ上のダブルヘテロ接
合構造部及びこれを挟む電流狭窄構造部を供える発光ダ
イオードにも適用できることは明らかである。

【００５１】２．製造方法の説明次に、第二発明の製造方法の実施例について、図１を用
いて説明した半導体レーザを製造する例により説明す
る。ただし、以下の説明で述べる使用材料、薬品及び膜
厚、温度、材料の使用料などの数値的条件は単なる一例
にすぎない。なお、図６（Ａ）及び（Ｂ）と図７（Ａ）
及び（Ｂ）と図８（Ａ）及び（Ｂ）と図９（Ａ）〜
（Ｃ）とは、実施例の製造方法を説明するための工程図
であり、主な工程での素子の様子を図１に対応する位置
での断面図により示した工程図である。

【００５２】先ず、半導体基板上にメサ状のダブルヘテ
ロ接合構造部を以下のように形成する。

【００５３】半導体基板としての例えばｎ型ＩｎＰ基板
３１の（１００）面上に活性層形成用薄膜としてＩｎＧ
ａＡｓＰ層３３ｘを０．１μｍの膜厚で形成し、さらに
このＩｎＧａＡｓＰ層３３ｘ上に上側第１クラッド層形
成用薄膜としてのｐ型ＩｎＰ層３３ｙを０．２〜０．８
μｍ程度の膜厚で形成する（図６（Ａ））。勿論、必要
に応じ、基板３１と活性層形成用薄膜３３ｘとの間に第
一導電型のＩｎＰバッファ層を形成しても良い。

【００５４】なお、これら各層３３ｘ，３３ｙの形成を
有機金属気相成長法により行なう場合、これらの成長
は、例えば、成長温度を６５０℃とし、Ｖ族元素／III
族元素比を５０〜２００の間の値とし、インジウム（Ｉ
ｎ）の原料をトリメチルインジウム（ＴＭＩ）とし、ガ
リウム（Ｇａ）の原料をトリエチルガリウム（ＴＥＧ）
とし、リン（Ｐ）の原料をホスフィン（ＰＨ₃）とし、
砒素（Ａｓ）の原料をアルシン（ＡｓＨ₃）とし、ｐ型
ＩｎＰを得るための不純物添加用原料をジエチルジンク
（ＤＥＺｎ）とした条件により、行なうことができる。
また、バッファ層を形成する場合もこれに準じた方法に
より行なうことができる。

【００５５】次に、ｐ型ＩｎＰ層３３ｙ上に、ストライ
プ方向が［０１１］方向即ちレーザーストライプ方向で
あり幅ｗ_sが所定の寸法とされた、ＳｉＯ₂膜で構成し
たマスク５１を、公知のホトリソグラフィ技術及びエッ
チング技術により形成する（図６（Ａ））。ここで、マ
スク５１の幅ｗ_sは、次工程でのエッチングが終了して
形成されるメサ状のダブルヘテロ接合部３３の幅が、当
該半導体レーザで単一基本横モード発振が可能な幅（通
常１〜１．５μｍ）にできるような幅とする。

【００５６】次に、このマスク５１を有する試料のマス
ク５１で覆われていない部分をブロム（Ｂｒ₂）とメタ
ノール（ＣＨ₃ＯＨ）との混合液により基板３１に至る
までエッチングして、メサ状のダブルヘテロ接合構造部
３３を形成する（図６（Ｂ））。このエッチングは活性
層形成用薄膜３３ｘを貫くようになされれば設計に応じ
た任意の量で良い。この実施例ではメサ状のダブルヘテ
ロ接合構造部３３の高さが２μｍ程度になるようにこの
エッチングを行なっている。

【００５７】次に、マスク５１を残したままの状態でメ
サ状のダブルヘテロ接合構造部３３形成済みの基板３１
の、ダブルヘテロ接合構造部３３両側部分上に、少なく
とも第１の層３５ｘ、第２の層３５ｙ及び第３の層３５
ｚであって、該第２の層３５ｙが該第１及び第２の層３
５ｘ，３５ｚに対し選択的に除去可能な材料で構成され
た第１〜第３の層を順に形成する（図７（Ａ））。この
実施例ではこれら第１〜第３の層のうちの第１及び第３
の層３５ｘ，３５ｚをいずれもｐ型ＩｎＰ層で構成し、
第２の層３５ｙをＩｎＧａＡｓＰ層で構成する。特に第
２の層３５ｙは、第１及び第３の層であるＩｎＰ層３５
ｘ，３５ｚに対し選択性を持たせる意味でＰ（リン）を
含まないか含んでも微量の組成のＩｎＧａＡｓ（Ｐ）層
で構成するのが良い。具体的には、第２の層３５ｙはバ
ンドギャップ波長が１．３〜１．６７の組成のＩｎＧａ
Ａｓ（Ｐ）層とするのが良い。これら各層３５ｘ，３５
ｙ，３５ｚは例えば上述の有機金属化学気相法により形
成できる。この際、第１の層であるｐ型ＩｎＰ層３５ｘ
は、メサ状のダブルヘテロ接合構造部３３の表面とほぼ
面一となるような膜厚に、この場合は膜厚が２μｍ程度
になるように形成するのが好適である。このようにする
と、ダブルヘテロ接合構造部３３及び第１の層３５ｘ表
面が平坦面となるのでその後にこの上に形成される第２
の層３５などの結晶成長を良好に行なえるからである。
なお、この第１の層３５ｘの導電型は、素子の寄生容量
を低減する点では基板３１の導電型と同じとした方が良
く、また、リーク電流を低減する点ではＩｎＰ系の場合
はｐ型とした方が良いのでこれらの点を考慮して設計に
応じて決定する。また、第３の層３５ｚの導電型は上側
第２クラッド層の導電型と同じとするのが好ましい。

【００５８】また、第２の層３５ｙの膜厚は、あまり厚
くすると後にこの層を選択的にサイドエッチングして形
成される空洞部（図８（Ｂ）参照）の開口口を絶縁膜４
３によって埋めることが困難になり余り薄いとこのサイ
ドエッチングが良好に行なえないことから、例えば１５
０〜２００ｎｍ程度とするのが良い。

【００５９】また、第３の層３５ｚは、マスク５１を除
去するために試料を結晶成長装置（図示せず）から一度
出した後に上側第１ＩｎＰクラッド層３３ｂ上及びＩｎ
ＧａＡｓ（Ｐ）層３５ｙ上に形成される上側第２ＩｎＰ
クラッド層４１の結晶性を良好にする機能を主に持つの
で、これが得られる膜厚にすれば良い。つまり、第３の
層３５ｚを設けずに上側第１ＩｎＰクラッド層３３ｂ上
及びＩｎＧａＡｓ（Ｐ）層３５ｙ上に第２ＩｎＰクラッ
ド層４１を直接成長させると、この成長前の熱処理など
においてＩｎＧａＡｓ（Ｐ）層では、その組成がＩｎＰ
層と異なっていればいる程Ａｓ抜けが起こり結晶性が低
下する。このため、ＩｎＧａＡｓ（Ｐ）層３５ｙ上に形
成される第２ＩｎＰクラッド層４１の結晶性が低下す
る。しかしこの実施例のようにＩｎＧａＡｓ（Ｐ）上に
ＩｎＰ層３５ｚを設けておくと、上述のＩｎＧａＡｓ
（Ｐ）層の結晶性低下は防止できるので結果的に第２Ｉ
ｎＰクラッド層４１の結晶性を良好にできる。なお、第
２の層３５ｙが上述のような心配が無いものである場合
は、第３の層３５ｚは専用に形成することなく第２の上
側クラッド層４１の一部で兼用しても良い。

【００６０】なお、第１の層３５ｘはメサ状のダブルヘ
テロ接合構造部３３の側面及び基板３１で構成される下
地上に、この形状に倣って図９（Ａ）〜（Ｃ）に示すよ
うに成長することを走査型電子顕微鏡によって確認して
いるので、第一の層３５ｘの膜厚が２μｍに満たない場
合であっても、活性層を構成するＩｎＧａＡｓＰ３３ａ
と第２の層であるＩｎＧａＡｓ（Ｐ）層３５ｙとは、第
１の層３５ｘによって分離できる。このため、後に行な
われるう第２の層（ＩｎＧａＡｓ（Ｐ））３５ｙのサイ
ドエッチングにおいてＩｎＧａＡｓＰ活性層３３ａは保
護される。

【００６１】次に、試料を結晶成長装置（図示せず）か
ら一度取り出した後マスク５１をフッ酸（ＨＦ）により
除去する。次に、この試料上全面に上側第２クラッド層
４１形成用薄膜として例えばｐ型ＩｎＰ層４１ｘ及びコ
ンタクト層３７形成用薄膜として例えばｐ型ＩｎＧａＡ
ｓＰ層３７ｘを例えば有機金属化学気相成長法により形
成する（図７（Ｂ））。

【００６２】次に、コンタクト層形成用薄膜３７ｘ上
に、この層３７ｘの溝３９ａ，３９ｂ（図１参照）形成
予定領域に当たる部分を露出する開口部を有するエッチ
ングマスク（図示せず）を形成した後、このコンタクト
層形成用薄膜３７ｘ表面から少なくとも第２の層３５ｙ
に至る溝好ましくは第２の層３５ｙを貫く深さ（この礼
では基板３１に至る深さ）の溝３９ａ，３９ｂを公知の
ウエットエッチング法により形成する（図８（Ａ））。

【００６３】次に、溝３９ａ又は溝３９ｂにより露出さ
れた前記第２の層であるＩｎＧａＡｓ（Ｐ）層３５ｙを
選択的にサイドエッチングする。これにより、第２の層
３５ｙの除去跡に空洞部１３５が形成される（図８
（Ｂ））。なお、このサイドエッチングは、例えば、過
酸化水素水（Ｈ₂Ｏ₂）と硫酸（Ｈ₂ＳＯ₄）と水（Ｈ
₂Ｏ）とを容積比１：３：１ないしは１：４：１の混合
比で混合した液体により室温において行なうことができ
る。また、この第２の層３５ｙであるＩｎＧａＡｓ
（Ｐ）層は光学的な点からは完全に除去するのが好まし
い。このＩｎＧａＡｓ（Ｐ）層３５ｙが残存すると、こ
の残存部分が活性層３３ａの光を吸収して半導体レーザ
の特性を低下させるからである。このような除去は、上
述のエッチング条件であれば３分程度のエッチングによ
り可能である。

【００６４】次に、この試料上全面に絶縁膜としてのＳ
ｉＯ₂膜４３を形成し、次に、このＳｉＯ₂膜４３の、
コンタクト層３７に当たる部分に開口部を形成してこの
開口部形成済みのＳｉＯ₂膜上に上側電極４５を形成す
る。また、基板３１の裏面に下側電極４７を形成する
（図１）。なお、このＳｉＯ₂膜４３の膜厚は第２の層
３５ｙであるＩｎＧａＡｓ（Ｐ）層の膜厚の１．５〜２
倍程度とするのが良い。このような膜厚であると、空洞
部１３５の開口口を塞ぐことができるので空気層で構成
した絶縁物層３５を形成できかつ上側電極４５の、空洞
部１３５での段切れを防止でき、さらに、ＳｉＯ₂膜４
３自体にクラックが生じることもないからである。

【００６５】なお、この第二発明は上述の実施例に限ら
れず以下に説明するような変更を加えることができる。

【００６６】上述の実施例では第１の層３５ｘ、第３の
層３５ｚ各々をＩｎＰ層とし第２の層３５ｙをＩｎＧａ
Ａｓ（Ｐ）層としていたが、これらの層３５ｘ，３５
ｙ，３５ｚは、基板３１やメサ状のダブルヘテロ接合構
造部３３との整合性が良く、光学的な条件を満たし、か
つエッチングの選択性が得られる組み合わせであれば他
の好適な層（半導体層以外の層も含む。）であっても勿
論良い。

【００６７】また、この第二発明の方法はＩｎＧａＡｓ
Ｐ／ＩｎＰ系の半導体レーザ以外の半導体発光素子（発
光ダイオードも含む）の製造にも適用できる。例えば、
ＧａＡｓ系の半導体発光素子の製造に適用する場合は、
基板をＧａＡｓ基板で構成し、活性層をＡｌＧａＡｓ層
で構成し、上側及び下側クラッド層を活性層とは組成が
異なるＡｌＧａＡｓ層でそれぞれ構成し、第１の層３５
ｘ及び第３の層３５ｚ各々を例えばＡｌＧａＡｓ層で構
成し、第２の層３５ｙをＧａＡｓまたはＡｌＧａＰで構
成することにより実施例と同様な効果が得られる。

【００６８】

【発明の効果】上述した説明からも明らかなように、こ
の出願の第一発明の構成によれば、ｐｎ接合による電流
狭窄構造が不要となるため、素子中のｐｎ接合面積を従
来より低減できるので、発光素子全体としての寄生容量
を低減できる。このため、高速で動作する半導体発光素
子の構築が可能になる。

【００６９】また、電流狭窄構造をｐｎ接合により行な
わないことから、メサ状のダブルヘテロ接合構造部両側
に半導体層を用いる際にこの半導体層の、電流狭窄のた
めに従来留意する必要があった導電型、膜厚、キャリア
濃度などの制約が、軽減又は無くなる。従って、半導体
発光素子を製造するうえでの制約を従来より軽減でき
る。

【００７０】また、リーク電流パスは活性層両側付近の
併せて３μｍ程度の幅の部分に限定されるのでリーク電
流低減効果も得られる。

【００７１】また、この出願の第二発明の半導体発光素
子の製造方法によれば、メサ状のダブルヘテロ接合構造
部が形成された半導体基板の、該ダブルヘテロ接合構造
部両側部分上に、所定の第１〜第３層を順に形成し、そ
の後、所定の工程によってこの第２の層をサイドエッチ
ングすることによりその除去跡に空洞を形成する。この
空洞をそのまま利用することにより気体による絶縁物層
が構成できる。また、この空洞に例えばＳｉＯ₂などの
絶縁体を充填すれば固体絶縁物による絶縁物層が構成で
きる。また、この空洞の一部に例えばＳｉＯ₂などの絶
縁体を充填すれば少なくとも一部が気体で構成された絶
縁物層が構成できる。このように、この第二発明によれ
ば、第一発明の半導体発光素子を簡易に製造することが
できる。

【図面の簡単な説明】

【図１】実施例の半導体発光素子の説明に供する断面図
である。

【図２】実施例の半導体発光素子での電流狭窄構造部の
第１の例を示した要部断面図である。

【図３】実施例の半導体発光素子での電流狭窄構造部の
第２の例を示した要部断面図である。

【図４】実施例の半導体発光素子での電流狭窄構造部の
第３の例を示した要部断面図である。

【図５】実施例の半導体発光素子での電流狭窄構造部の
第４の例を示した要部断面図である。

【図６】（Ａ）及び（Ｂ）は製造方法の実施例の説明に
供する工程図である。

【図７】（Ａ）及び（Ｂ）は製造方法の実施例の説明に
供する図６に続く工程図である。

【図８】（Ａ）及び（Ｂ）は製造方法の実施例の説明に
供する図７に続く工程図である。

【図９】（Ａ）〜（Ｃ）は製造方法の説明に供する図で
あり、電流狭窄構造部の第１の層の成長過程の説明図で
ある。

【図１０】従来の半導体発光素子を示した図である。

【符号の説明】

３１：半導体基板（例えば第一導電型のＩｎＰ基板）３３：メサ状のダブルヘテロ接合構造部３３ａ：活性層（例えばＩｎＧａＡｓＰ層）３３ｂ：上側第１クラッド層（例えば第二導電型のＩｎ
Ｐ層）３５：電流狭窄構造部３５ａ：絶縁物層（気体（空気）で構成した絶縁物層）３５ｂ，３５ｃ：半導体層（例えばＩｎＰ層）３７：コンタクト層（例えば第二導電型のＩｎＧａＡｓ
Ｐ層）３９ａ，３９ｂ：溝４１：上側第２クラッド層４３：絶縁膜４５：上側電極４７：下側電極５１：マスク（例えばＳｉＯ₂膜）１３５：空洞部

───────────────────────────────────────────────────── フロントページの続き (72)発明者小川洋東京都港区虎ノ門１丁目７番12号沖電気工業株式会社内

Claims

【特許請求の範囲】

【請求項１】半導体基板上にメサ状のダブルヘテロ接
合構造部を具え、前記半導体基板の、前記ダブルヘテロ
接合構造部両側部分上に電流狭窄構造部を具える半導体
発光素子において、電流狭窄構造部の一部を絶縁物層で構成したことを特徴
とする半導体発光素子。
【請求項２】請求項１に記載の半導体発光素子におい
て、前記絶縁物層の上下を半導体層で挟んで前記電流狭窄構
造部を構成したことを特徴とする半導体発光素子。
【請求項３】請求項１又は２に記載の半導体発光素子
において、前記絶縁物層の少なくとも一部を気体で構成してあるこ
とを特徴とする半導体発光素子。
【請求項４】請求項１に記載の半導体発光素子におい
て、前記ダブルヘテロ接合構造部及びその両側の電流狭窄構
造部で構成される部分をメサ状としてあることを特徴と
する半導体発光素子。
【請求項５】半導体基板上にメサ状のダブルヘテロ接
合構造部を具え、前記半導体基板の、前記ダブルヘテロ
接合構造部両側部分上に電流狭窄構造部を具える半導体
発光素子を製造する方法において、半導体基板上にメサ状のダブルヘテロ接合構造部を形成
する工程と、前記半導体基板の、前記メサ状のダブルヘテロ接合構造
部両側部分上に、少なくとも第１の層、第２の層及び第
３の層であって、該第２の層が該第１及び第２の層に対
し選択的に除去可能な材料で構成された第１〜第３の層
を順に形成する工程と、前記第３の層上側から少なくとも前記第２の層に至る溝
を形成する工程と、該溝により露出された部分から前記第２の層をサイドエ
ッチングする工程とを含むことを特徴とする半導体発光
素子の製造方法。
【請求項６】請求項５に記載の半導体発光素子におい
て、前記第１〜第３の各層を半導体層としたことを特徴とす
る半導体発光素子の製造方法。