KR0161064B1 - 매립형 반도체 레이저의 제조방법 - Google Patents

매립형 반도체 레이저의 제조방법 Download PDF

Info

Publication number
KR0161064B1
KR0161064B1 KR1019940035489A KR19940035489A KR0161064B1 KR 0161064 B1 KR0161064 B1 KR 0161064B1 KR 1019940035489 A KR1019940035489 A KR 1019940035489A KR 19940035489 A KR19940035489 A KR 19940035489A KR 0161064 B1 KR0161064 B1 KR 0161064B1
Authority
KR
South Korea
Prior art keywords
layer
inp
semiconductor laser
sin
current blocking
Prior art date
Application number
KR1019940035489A
Other languages
English (en)
Other versions
KR960027101A (ko
Inventor
오대곤
박종대
김형문
주흥로
박형무
Original Assignee
양승택
재단법인한국전자통신연구원
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인한국전자통신연구원, 조백제, 한국전기통신공사 filed Critical 양승택
Priority to KR1019940035489A priority Critical patent/KR0161064B1/ko
Publication of KR960027101A publication Critical patent/KR960027101A/ko
Application granted granted Critical
Publication of KR0161064B1 publication Critical patent/KR0161064B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

누설전류 및 고속변조 특성이 개선된 반도체 레이저의 제조방법을 개시한다.
비평면 수직메사 구조위에 저압유기금속 화학증착을 이용해 밴드갭이 큰 In1-xGaxP(0≤x≤0.84)/AlSb 초격자구조의 디지탈 알로이(7)를 100㎚정도의 두께로 성장시키고, 전류차단층(8)을 상기 SiNx마스크(6) 위치까지 성장시키고, 계속해서 p형 클래드층(5)으로 부터의 정공주입을 막기위해 n-InP층으로 이루어지는 정공주입방지층(9)을 약0.5㎛ 정도의 두께로 성장시킨 후, SiNx마스크(6)를 식각해내고, p-InP클래드층(10)과 p+-InGaAs 저항성 접촉층(11)을 재성장시킨다.
이로써, p형 광도파층 바로위의 p-InP 클래드층의 도판트인 Zn과 반절연 InP의 도판트인 Fe과의 상호 확산도 효과적으로 방지하게 되므로 광출력 특성 또한 선형적으로 증가하게 되어 고출력 특성을 가지게 된다.

Description

매립형 반도체 레이저의 제조방법
제1a도 내지 제1c도는 기존 매립형 반도체 레이저의 구조를 나타낸 것으로, 제1a도는 식각에 의한 메사모양의 매립형 이종 구조(EMBH) 반도체 레이저의 단면도,
제1b도는 평면 매립형 이종구조(PBH) 반도체 레이저의 단면도,
제1c도는 반절연층을 이용한 평면 매립형 이종구조(SI-PBH)반도체 레이저의 단면도.
제2도는 본 발명에 따른 디지탈 알로이(Digital alloyed) SI-PBH 반도체 레이저의 단면도.
제3a도 내지 제3e도는 본 발명에 따른 반도체 레이저의 제조방법을 공정순서대로 나타낸 단면도.
본 발명은 InP계 매립형 반도체 레이저의 제조방법에 관한 것이다.
기존의 매립형 반도체 레이저들(제1a도 내지 제1c도 참조)은 활성층이 들어있는 2중 헤테로 구조(Double Heterosturcture;DH)의 에피웨이퍼를 메사나 역메사 형태로 식각하고 다시 전류차단층을 재성장하도록 되어 있는데, 일반적으로 전류차단층으로서 역방형 p/n 접합 다이오드 특성을 이용하거나 반절연 반도체로 채우고 있다.
제1a도 내지 제1c도는 기존 매립형 반도체 레이저의 구조들을 가가 나타낸 것이다.
제1a도는 식각에 의한 메사모양의 매립형 이종 구조(EMBH) 반도체 레이저의 단면도이다. 제1a도에서, 참조번호 21은 p-InP 클래드층을 나타내고, 참조번호 22는 n-InP 전류차단층, 23은 p-InP 전류차단층, 24는 활성층, 25는 n+-InP기판을 각각 나타낸다.
제1b도는 평면 매립형 이종구조(PBH) 반도체 레이저의 이다. 제1b도에서, 참조번호 31은 활성층을 나타내고, 참조번호 32 내지 35는 p-InP 클래드층, n-InP 전류차단층, p-InP 전류차단층, n+-InP기판을 각각 나타낸다.
제1c도는 반절연층을 이용한 평면 매립형 이종구조(SI-PBH) 반도체 레이저의 단면도이다. 제1c도에서, 참조번호 41은 활성층을 나타내고, 42 내지 45는 p-InP 클래드층, n-InP 정공주입 방지층, SI-InP 반절연 전류차단층, n+-InP 기판을 각각 나타낸다.
역방향 p/n접합 다이오드를 전류차단층 구조로 사용하는 경우 누설전류 특성은 좋으나 고속 변조시 전류차단층의 접합 다이오드에 의한 정전용량이 커지는 단점이 있으며, 이를 극복하기 위해 저항이 큰 반절연 반도체를 사용하는 경우 고속변조시 정전용량은 적으나 누설전류 특성이 나빠지는 단점이 있다.
따라서 본 발명의 목적은 누설전류 및 고속변조 특성이 개선된 반도체 레이저의 제조방법을 제공하는 것이다. 그러나 본 발명의 목적들을 달성하는데는 격자부정합에 의한 삽입층의 두께제한 및 재성장층의 측면성장이 어렵다는 두가지 난제에 직면하게 된다. 이러한 제안된 구조를 실현하기 위해 본 발명에서는, 제2도에서 보이는 바와 같이, 수직형 메사를 형성하여 그위에 저압유기금속 화학증착법(LP-MOCVD)에 의한 밴드갭이 큰 반도체를 성장하므로써 측면 성장이 가능한 선택적 재성장구조를 고안한다. 제2도에서, 참조번호 51은 1.3㎛ InGaAsP p형 광도파층을 나타내고, 52는 1.55㎛ 발진파장의 활성층, 53은 p+-InGaAs 저항성 접촉층(p=2×1018㎝-3), 54는 p-GaAs 클래드층(p=5×1017㎝-3), 55는 n-InP 정공주입 방지층(n=1×1018㎝-3), 56은 SI-InP 반절연 전류차단층, 57은 In-xGaXP(0≤x≤0.84)/AlSb 초격자 구조의 디지탈 알로이, 58은 1.3㎛ InGaAsP n형 광도파층을 각각 나타낸다.
두번째로 InP(격자상수 0.586㎚, 밴드갭 1.35eV)보다 밴드갭이 큰 화합물 반도체의 경우 대부분 격자부정합도가 수 %이상 되므로 수 ㎚이상을 성장하게 되면 격자결합에 의한 누설전류 증가등 오히려 광특성을 저하시키게 된다. 따라서 이점을 극복하기 위해 본 발명에서는 비틀림 상쇄(strain compensation) 원리를 이용한 밴드갭이 큰 디지탈 알로이(예; InGaP/AlSb 및 AlAs/AlSb의 초격자구조)(7)를 이용하므로써 두께에 제한없이 격자결함이 없는 에너지 장벽층을 측면성장 할 수 있다. 구체적으로 AlAs/AlSb의 밴드갭은 각기 2.16, 1.5eV이고 격자상수는 0.566, 0.6135㎚이므로 두반도체를 초격자 구조형태로 두께비 1.35:1에서 각기 1㎚이하의 두께로 번갈아 성장하게 되면 비틀림 에너지가 서로 상쇄되므로 충분히 두껍게 성장할 수 있다. 또한 In1-xGaxP(0≤x≤0.84)/AlSb디지탈 알로이(7)의 경우 InGaP는 밴드갭 에너지 차가 0.96eV이고 InP에 대한 격자부정합도는 각기 -4.6%와 +4.6%이므로 두반도체를 1:1의 두께비로 단일층 두께 1㎚이하에서 번갈아 성장하게 되면 역시 비틀림 상쇄에 의해 두껍게 키울 수 있게 된다.
본 발명의 방법은 n+-InP기판 위에, InGaAsP n형 광도파층, 1.55㎛ 발진파장의 활성층, InGaAP p형 광도파층, p-InP 클래드층을 차례로 성장시키는 공정과; SiNx박막을 증착한 후, RIE에 의해 차례로 상기 클래드층, 상기 p형 광도파층, 상기 활성층, 상기 n형 광도파층, 상기 기판을 각각 선택적으로 건식식각하는 공정과; 비평면 수직 메사 구조위에 저압유기금속 화학증착을 이용해 밴드갭이 큰 In1-xGaxP(0≤x≤0.84)/AlSb 초격자구조의 디지탈 알로이를 100㎚정도의 두께로 성장시키는 공정과; 전류차단층을 상기 SiNx마스크 위치까지 성장시키고, 계속해서 p형 클래드층으로 부터의 정공주입을 막기위해 n-Inp층으로 이루어지는 정공주입방지층을 약 0.5㎛ 정도의 두께로 성장시키는 공정과; 상기 SiNx마스크를 식각해내고, p-InP클래드층과 p+-InGaAs 저항성 접촉층을 재성장하는 공정과; 상기 저항성 접촉층 위에 SiNx절연막을 형성하고, p형 금속전극을 상기 SiNx절연막 사이의 열려진 상기 저항성 접촉층에 증착시키고 웨이퍼 뒷면을 랩핑하여 100㎛정도로 얇게 한 후 n형 금속전극을 증착하는 공정을 포함한다.
본 발명의 방법은 상기 RIE에 의한 계면의 결정손상을 회복시키기 위해 후처 리로서 H2SO4계에 의한 습식식각을 수행하는 공정을 부가적으로 포함할 수 있다.
본 발명의 방법에 있어서, 상기 전류차단층은 In1-xGaxP(x~0.84)/AlSb 디지탈 알로이로 구성될 수 있다.
본 발명의 방법에 있어서, 상기 전류차단층은 AlAs/AlSb 디지탈 알로이로 구성될 수 있다.
본 발명의 방법에 있어서, 상기 전류차단층은 GaP/AlSb 디지탈 알로이로 구성될 수 있다.
본 발명의 방법에 있어서, 상기 전류차단층은 AlP/AlSb 디지탈 알로이로 구성될 수 있다.
이와 같은 본 발명의 방법에 따르면, 전류차단층의 구조가 개선하므로써 누설전류 및 고속변조시 기생 정전용량을 크게 감소시킨 고성능(초고속 및 고출력)의 반도체 레이저의 제작이 가능하게 된다.
제3a도 내지 제3e도는 본 발명에 따라 새로운 구조의 전류차단층을 갖는 반도체 레이저의 제조방법을 공정순서대로 나타낸 단면도이다.
제3a도를 참조하여 n+-InP기판(1) 위에, 1.3㎛ InGaAsP n형 광도파층(2), 1.55㎛ 발진파장의 활성층(다중양자우물 및 벌크구조)(3), 1.3㎛ InGaAsP p형 광도파층(4), p-InP 클래드층(5)을 차례로 성장시킨다.
이어, 제3b도를 참조하여, 마스크로서 SiNx박막(6)을 증착한 후, RIE에 의해 차례로 클래드층(5), p형 광도파층(4), 활성층(3), n형 광도파층(2), 기판(1)을 각각 선택적으로 건식식각한다. 이때, RIE에 의한 계면의 결정손상을 회복시키기 위해 후처리로서 H2SO4계에 의한 습식식각을 약간 수행한다.
다음, 제3c도를 참조하여, 비평면 수직메사 구조위에 저압유기금속 화학증착을 이용해 밴드갭이 큰 In1-xGaxP(0≤x≤0.84)/AlSb 초격자구조의 디지탈 알로이(7)를 총100㎚정도의 두께로 성장시킨다. 이어서, 반절연 InP(Fe도핑된 InP)로 이루어지는 전류차단층(8)을 SiNx마스크(6) 위치까지 성장시키고, 계속해서 p형 클래드층(5)으로부터의 정공주입을 막기위해 n-InP층(n=1×1018㎝-3)으로 이루어지는 정공주입방지층(9)을 0.5㎛정도의 두께로 성장시킨다.
다음, 제3d도를 참조하여, SiNx마스크(6)를 BOE용액으로 식각 해내고, p-InP(p=5×1017㎝-3)클래드층(10)과 p+-InGaAs(p=2×1018㎝-3) 저항성 접촉층(11)을 3차로 재성장한다.
마지막으로, 제3e도를 참조하여, 저항성 접촉층(11) 위에 SiNx절연막(12)을 형성하고, p형 금속전극(13)을 SiNx절연막사이의 열려진 저항성 접촉층(11)에 전자빔(E-beam)으로 증착시키고 웨이퍼 뒷면을 랩핑하여 100㎛정도로 얇게 한 후 n형 금속전극(14)를 증착한다.
이상과 같이 제작된, 밴드갭이 큰 디지탈 알로이를 전류차단층에 삽입시킨 반도체 레이저 다이오드는 기존의 SI-PBH 반도체 레이저 다이오드에 비해 누설전류가 작고 따라서 낮은 임계발진 전류 특성을 보이게 되며, p형 광도파층 바로위의 p-InP 클래드층의 도판트인 Zn과 반절연 InP의 도판트인 Fe과의 상호 확산도 효과적으로 방지하게 되므로 광출력 특성 또한 선형적으로 증가하게 되어 고출력 특성을 가지게 된다.

Claims (6)

  1. n+-InP기판(1) 위에, InGaAsP n형 광도파층(2), 1.55㎛ 발진파장의 활성층(3), InGaAsP p형 광도파층(4), p-InP 클래드층(5)을 차례로 성장시키는 공정과; SiNx박막(6)을 증착한 후, RIE에 의해 차례로 상기 클래드층(5), 상기 p형 광도파층(4), 상기 활성층(3), 상기 n형 광도파층(2), 상기 기판(1)을 각각 선택적으로 건식식각하는 공정과; 비평면 수직메사 구조위에 저압유기금속 화학증착을 이용해 밴드갭이 큰 In1-xGaxP(0≤x≤0.84)/AlSb 초격자구조의 디지탈 알로이(7)를 100㎚정도의 두께로 성장시키는 공정과; 전류차단층(8)을 상기 SiNx마스크(6) 위치까지 성장시키고, 계속해서 p형 클래드층(5)으로 부터의 정공주입을 막기위해 n-InP층으로 이루어지는 정공주입방지층(9)을 약0.5㎛ 정도의 두께로 성장시키는 공정과; 상기 SiNx마스크(6)를 식각해내고, p-InP클래드층(10)과 p+-InGaAs 저항성 접촉층(11)을 재성장하는 공정과; 상기 저항성 접촉층(11) 위에 SiNx절연막(12)을 형성하고, p형 금속전극(13)을 상기 SiNx절연막 사이의 열려진 저항성 접촉층(11)에 증착시키고 웨이퍼 뒷면을 랩핑하여 100㎛정도로 얇게 한 후 n형 금속전극(14)을 증착하는 공정을 포함하는 매립형 반도체 레이저의 제조방법.
  2. 제1항에 있어서, 상기 RIE에 의한 계면의 결정손상을 회복시키기 위해 후처리로서 H2SO4계에 의한 습식식각을 수행하는 공정을 부가적으로 포함하는 매립형 반도체 레이저의 제조방법.
  3. 제1항에 있어서, 상기 전류차단층(8)은 In1-xGaxP(x~0.84)/AlSb 디지탈 알로이로 구성되는 매립형 반도체 레이저의 제조방법.
  4. 제1항에 있어서, 상기 전류차단층(8)은 AlAs/AlSb 디지탈 알로이로 구성되는 매립형 반도체 레이저의 제조방법.
  5. 제1항에 있어서, 상기 전류차단층(8)은 GaP/AlSb 디지탈 알로이로 구성되는 매립형 반도체 레이저의 제조방법.
  6. 제1항에 있어서, 상기 전류차단층(8)은 AlP/AlSb 디지탈 알로이로 구성되는 매립형 반도체 레이저의 제조방법.
KR1019940035489A 1994-12-21 1994-12-21 매립형 반도체 레이저의 제조방법 KR0161064B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035489A KR0161064B1 (ko) 1994-12-21 1994-12-21 매립형 반도체 레이저의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035489A KR0161064B1 (ko) 1994-12-21 1994-12-21 매립형 반도체 레이저의 제조방법

Publications (2)

Publication Number Publication Date
KR960027101A KR960027101A (ko) 1996-07-22
KR0161064B1 true KR0161064B1 (ko) 1999-02-18

Family

ID=19402572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035489A KR0161064B1 (ko) 1994-12-21 1994-12-21 매립형 반도체 레이저의 제조방법

Country Status (1)

Country Link
KR (1) KR0161064B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430256B1 (ko) * 2001-08-22 2004-05-04 엘지이노텍 주식회사 반도체 레이저 다이오드 제조 방법

Also Published As

Publication number Publication date
KR960027101A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5082799A (en) Method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers
US5260230A (en) Method of manufacturing buried heterostructure semiconductor laser
EP0444350B1 (en) Method for fabricating selfstabilized semiconductor gratings
US5913107A (en) Photosemiconductor device and method of fabricating the same
JPH0918079A (ja) 半導体装置の製造方法，及び半導体装置
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
JPS61154093A (ja) 埋込みリボン形半導体レーザの製法
US5665612A (en) Method for fabricating a planar buried heterostructure laser diode
US5561681A (en) Semiconductor laser
CN211670427U (zh) 光通信用掩埋结构高线性dfb激光器芯片
EP0757393A2 (en) Semiconductor light emitting element and method for fabricating the same
JP4072937B2 (ja) 半導体光素子
JP3825652B2 (ja) 半導体光素子
KR0161064B1 (ko) 매립형 반도체 레이저의 제조방법
US5304507A (en) Process for manufacturing semiconductor laser having low oscillation threshold current
US20080137702A1 (en) Buried semiconductor laser and method for manufacturing the same
JPH07254750A (ja) 半導体レーザ
JPH07115251A (ja) 半導体レーザ
US5170404A (en) Semiconductor laser device suitable for optical communications systems drive
JP2555984B2 (ja) 半導体レーザおよびその製造方法
JP2002026455A (ja) 半導体光素子およびその製造方法
KR970001896B1 (ko) 반도체 레이저 다이오드의 구조 및 그 제조방법
KR0130066B1 (ko) 반도체 레이저 및 그 제조방법
JP3602814B2 (ja) 半導体装置の製造方法
JPH1140897A (ja) 半導体レーザ素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030728

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee