KR970001896B1

KR970001896B1 - 반도체 레이저 다이오드의 구조 및 그 제조방법

Info

Publication number: KR970001896B1
Application number: KR1019930001691A
Authority: KR
Inventors: 안형수; 시상기; 최원택; 민 양; 서주옥; 노민수
Original assignee: 엘지전자 주식회사; 이헌조
Priority date: 1992-05-27
Filing date: 1993-02-08
Publication date: 1997-02-18
Also published as: KR930024238A; US5445993A; JPH0669599A

Abstract

내용 없음.

Description

반도체 레이저 다이오드의 구조 및 그 제조방법

제1도는 종래의 반도체 레이저 다이오드의 구조를 나타낸 단면도.

제2도는 본 발명 제1실시예의 반도체 레이저 다이오드의 구조를 나타낸 단면도.

제3도는 본 발명 제1실시예의 반도체 레이저 다이오드의 공정단면도.

제4도는 본 발명 제2실시예의 반도체 레이저 다이오드의 구조를 나타낸 단면도.

제5도는 본 발명 제2실시예의 반도체 레이저 다이오드의 공정을 나타낸 단면도.

제6도는 본 발명 제1실시예에 따른 반도체 레이저 다이오드의 전형적인 I-L 곡선도.

제7도는 본 발명 제2실시예에 따른 반도체 레이저 다이오드의 전형적인 I-L 곡선도.

제8도는 본 발명 제2실시예의 그레이디드층 구성도.

제9도는 본 발명 제3실시예의 그레이디드층 구성도.

* 도면의 주요부분에 대한 부호의 설명

21 : 기판 22 : 버퍼층

23 : 제1클래드층 24 : 활성층

25 : 제2클래드층 26 : 양자우물층

27 : Si 침투방지막 28 : 절연막

29 : 제1포토레지스트 31 : 전류제한층

32 : 제3클래드층 33 : 캡층

34, 35 : 전극 36 : 제1그레이디드층

37 : 제2그레이디드층 38 : 선택제거막

본 발명은 반도체 레이저 다이오드의 구조 및 그 제조방법에 관한 것으로 특히 선택적 성장에 의해 내부전류주입홈을 형성하여 에칭(etching)시의 문제를 해결하고 대면적 웨이퍼의 사용에 적합하도록 한 것이다.

일반적으로 레이저 다이오드는 안정된 단일모드와 낮은 문턱 전류에서의 구동 및 높은 양자효율을 갖기위해 굴절율 도파로 형태의 구조를 갖고 있다.

이러한 굴절율 도파로 형태의 레이저 다이오드 구조는 대부분 내부에 전류를 제한시켜 주기 위한 내부 전류 차단층을 갖고 있으며, 기판의 형태에 따라 전류 차단층이 활성층의 위쪽 혹은 아래쪽에 위치하여 전류를 효과적으로 제한하게 되는데 이와 같은 형태의 레이저 다이오드는 전류제한층을 성장시킨 후 에칭에 의한 전류주입구를 형성하였다.

제1도는 종래 에칭에 의해 전류주입홈이 형성된 반도체 레이저 다이오드의 구조를 단면으로 나타낸 것으로, 먼저 제조공정을 살펴보면 기판(1) 위에 제1클래드층(2), 활성층(3), 제2클래드층(4), 제1반도체층(5), 전류제한층(6), 제2반도체층(7)을 차례로 형성하고 상기 제2반도체층(7)을 다시 H₂O₂:NH₄OH=5:1의 에칭용액으로 선택적 제거한 후 HF 용액을 전류제한층(6)의 소정부분을 경사지게 에칭하여 전류주입홈을 형성하고 그 위에 제3클래드층(8)과 캡층(9)을 형성한 후 상기 캡층(9) 상면과 기판(1) 하면에 각각 전극(10)(11)를 형성하였다.

이러한 반도체 레이저 다이오드에 있어서 만일 전류제한층(6)과 제1반도체층(5)이 같은 성질의 반도체일 경우 선택적 에칭이 불가능하기 때문에 초기 제1반도체층(5)이 없이 바로 제2클래드층(4)이 노출된 형태로 제조되었다.

따라서, 전류제한층(6)의 GaAs와 제2클래드층(4)의 AlGaAs를 선택적 용액으로 에칭하여 전류제한층(6)의 전류주입홈을 제거하면 노출된 홈부위의 제2클래드층(4)이 AlGaAs 층이므로 산화가 일어나게 되어 레이저 다이오드 특성에 크게 영향을 주기 때문에 종래에는 이러한 산화를 방지하기 위해 전류제한층(6)으로 Al_0.7Ga_0.3As를 이용하였다.

또한, 상기와 같은 종래의 레이저 다이오드는 전극(10)(11)를 통하여 전류, 즉 캐리어가 주입되면 전류제한층(6)의 효과적인 전류제한으로 낮은 문턱 전류를 얻을 수 있었다.

그러나, 종래 에칭에 의한 전류주입홈 형성은 대량 생산을 위한 대면적인 웨이퍼에서는 그 단일성(Uniformity)을 유지하기가 어렵고 에칭을 2회에 걸쳐 실시해야 되는 번거로움이 있으며 경사지게 에칭할때의 에칭율은 조정하기가 어려울 뿐만 아니라 에칭후의 전류주입홈의 측면 산화가 발생하는 문제가 있다.

또한, 선택적 에칭을 하기 위하여 전류제한층(6)으로 Al_0.7Ga_0.3As를 사용하기 때문에 산화를 방지하기 위한 제2반도체층(7)을 필연적으로 형성시켜야 하는 문제가 있다.

본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로 전류주입홈을 선택적으로 에칭하여 형성하지 않고 선택적으로 성장시켜 형성하는 반도체 레이저 다이오드의 구조 및 그 제조방법을 제공하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은 같은 성질의 결정체에서 같은 물질의 결정체를 형성할 수 있는 원리를 이용하여 홈을 용이하게 선택적으로 성장시킬 수 있음을 특징으로 한다.

이하에서 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.

제2도는 본 발명 제1실시예의 반도체 레이저 다이오드의 구조의 단면도이고, 제3도는 본 발명 제1실시예의 반도체 레이저 다이오드 공정단면도로써, 본 발명 제1실시예의 반도체 레이저 다이오드 구조는 제2도와 같이 기판(n형 GaAs)(21) 위에 버퍼층(n형 GaAs)(22) 제1클래드층(n형 Al_0.45GaAs)(23), 활성층(언도프트된 AlGaAs)(24), 두께가 0.2-0.65㎛인 제2클래드층(P형 Al_0.45GaAs)(25) 및 30-100Å 두께의 양자우물층(언도프된 GaAs 또는 저농도 P형 GaAs 또는 n형 GaAs) 양자우물층(26) 위의 전류주입홈을 제외한 영역에 전류제한층(31)이 형성되고, 전류주입홈 및 전류제한층(31) 위에 제3클래드층(P형 Al_0.45GaAs)(32)이 형성되고, 그 위에 캡층(P형 GaAs)(33)이 형성되며 캡층(33) 위와 기판(21) 하부에 P형 전극(34)과 n형 전극(35)이 형성된다.

여기서 도면에는 나타나지 않았지만 전류주입홈 영역에 양자우물층(26)이 다른 부분 두께의 1/2 이하가 되도록 형성하는 것이 바람직하다.

이와 같은 구조를 갖는 본 발명 제1실시예의 반도체 레이저 다이오드의 제조방법을 제3도를 참조하여 설명하면 다음과 같다.

즉, 제3도(a)와 같이 기판(n형 GaAs)(21) 위에 MOCVD(Metal Organic Chemical Vapor Deposition)법으로 두께가 0.5㎛ 이상인 버퍼층(n형 GaAs)(22), 제1클래드층(n형 Al_0.45GaAs)(23), 활성층(언도프트된 AlGaAs)(24), 제2클래드층(25), 두께가 30-100Å인 양자우물층(언도프트 GaAs 또는 저농도 P형 GaAs 또는 n형 GaAs)(26), Si 침투방지막 P형 Al_xGaAs(x≥0.5)(27)을 연속적으로 형성한다.

여기서 Si 침투방지막(27)을 형성하는 이유는 다음과 같다.

즉, 전류주입홈을 선택적으로 성장시키기 위하여 GaAs와 전혀 다른 SiO₂혹은 Si₃N₄의 절연체막을 주로 사용하는데 절연체막이 있는 부분에서는 기판과 같은 성질의 단결정체가 성장되지 않고, 다결정 입자라고 하는 결정으로 존재하게 되므로 이러한 SiO₂혹은 Si₃N₄절연막이 바로 양자우물층(26)에 증착되어 주입을 성장시키기 위한 고온에서 장시간 존재하게 되며, 양자우물층(26)은 SiO₂혹은 Si₃N₄의 침투로 인하여 파괴됨과 아울러 표면이 거칠어지는 현상이 발생하게 된다.

따라서, 양자우물층(26) 위에 두께가 0.1㎛ 이상인 Si 침투방지막(27)을 형성하므로써 Si이 양자우물층(26)으로 침투하는 것을 막을 수 있는 것이다. 계속해서, 상기와 같이 양자우물층(26) 위에 Si 침투방지막(27)을 형성한 후 제3도(b)와 같이 Si 침투방지막(27) 위에 SiO₂혹은 Si₃N₄의 절연막(28)을 증착한다.

그리고 제3도(c)와 같이 상기 절연막(28) 위에 제1포토레지스트(Photoregist)(29)를 형성하고, 노광 및 현상에 의해서 제3도(d)와 같이 제1포토레지스트(29)의 폭(w₁)이 일정길이(여기서는 5㎛정도)가 되도록 전류주입홈 영역을 정의한다.

이어서 제3도(e)와 같이 남겨진 제1포토레지스트(29)를 이용하여 절연막(28)을 선택적으로 에칭하고 제1포토레지스트(29)를 제거한다.

다음과 제3도(f)와 같이 절연막(28)을 포함한 전표면에 상기 제1포토레지스트(29)와 같은 종류의 제2포토레지스트(30)를 형성하고, 제3도(g)와 같이 포토에칭공정에 의해 제2포토레지스트(30)의 폭(w₂)이 일정길이(여기서는 10㎛)가 되도록 선택적 에칭한다.

그 다음, 제3도(h)와 같이 HF 용액으로 Si 침투방지막(27)을 습식 에칭하는데, 이때 Si 침투방지막(27)밑의 양자우물층(26)이 GaAs 층이므로 양자우물층(26)에서는 에칭이 정지되며, Si 침투방지막(27)을 제1포토레지스트(29)의 폭(w₁)인 5㎛와 거의 비슷한 4㎛ 정도로 에칭한다.

그리고 제3도(i)와 같이 제2포토레지스트(30)를 제거하고, 제3도(i) 상태의 웨이터에 제3도(j)와 같이 MOCVD법으로 전류제한층(31)을 성장시킨 전류주입홈을 형성한다.

여기서, 전류주입홈은 모양은 제3도(i) 상태의 제조시 웨이퍼의 방향에 따라 달라질 수 있다.

즉, 전류주입홈의 스트라이프(Stripe) 방향을 11 혹은 11로 하여 V 모양의 전류주입홈을 형성하거나 11 혹은 11로 하여 역메사(Mesa) 모양의 전류주입홈을 형성할 수 있다.

이후, 제3도(j) 상태의 웨이퍼를 GaAs와 AlGaAs의 선택적 에칭용액인 HF에 담궈 제3도(k)와 같이 Si 침투방지막(27)과 절연막(28)을 제거하며, 양자우물층(26)의 전류주입홈 영역을 반이상 제거한다.

이때 양자우물층(26) 및 전류제한층(31)의 공기중 노출에 의한 자연산화막이 함께 HF 용액에 의해 제거되므로 바로 탈이온수로 세척하고, 제3도(l)과 같이 LPE(Liquid Phase Epitaxy)법에 의해 전류제한층(31)위에 제3클래드층(P형 Al_0.45GaAs)(32)과 캡층(P형 GaAs)(33)을 형성한다.

이때, 제3클래드층(32)의 Al_0.45GaAs가 양자우물층(26)의 GaAs 위에서 성장되므로 LPE 성장특성에 의하여 양자우물층(26)의 GaAs가 Al_0.45GaAs 속으로 멜트 백(Melt Back)되는 현상이 일어나 A 부분의 결함을 완전히 제거시킨다.

또한, 본 발명에서 (K)상태의 웨이퍼를 MOCVD법으로 성장 가능하다. 이어서 캡층(33) 위와 기판(21)밑에 각각 P형 전극(34)과 N형 전극(35)을 형성하여 본 발명 제1실시예의 반도체 레이저 다이오드를 제조한다.

여기서, 본 발명 제1실시예의 반도체 레이저 다이오드 제조방법(제2도)에서 볼때 양자우물층(26)을 형성하고 Si 침투방지막(27)의 두께를 0.1㎛ 이상으로 형성한 것은 상기에서 언급한 바와 같이 언도프드(Undoped)(GaAs)로 된 양자우물층(26)의 두께가 반드시 0.1㎛ 이상이어야 SiO_2,Si₃N₄의 절연막에 의해 GaAs의 표면이 거칠어지는 현상을 방지할 수 있기 때문이며, 제3클래드층(32)과 캡층(33)을 MOCVD법이나 LPE법으로 제조할 수 있으며, 본 발명 제1실시예에서 절연막(28)으로 SiO₂, Si₃N₄을 사용하지 않고 PSG/SiO₂혹은 PSG/ Si₃N₄를 사용하여 Si 침투방지막(27)을 형성하지 않은 상태에서 바로 양자우물층(26)위에 PSG/SiO₂혹은 PSG/ Si₃N₄를 증착하여 본 발명을 제조할 수도 있다.

그리고 본 발명 제1실시예의 또 다른 실시예로는 SiO₂, Si₃N₄혹은 PSG/SiO₂혹은 PSG/ Si₃N₄등의 절연막(28)을 사용하지 않고 양자우물층(26)까지 형성시킨 상태에서 이 웨이퍼를 산소 분위기하에서 열처리하여 양자우물층(26)을 GaAs-산소층으로 만든 후 이를 선택적 성장의 마스크로 사용하여 본 발명은 제조할 수도 있다.

한편, 제4도는 본 발명 제2실시예의 반도체 레이저 다이오드 구조 단면도이고, 제5도는 본 발명 제2실시예의 반도체 레이저 다이오드 공정 단면도로써, AlGaAs/GaAs 이종접합 구조에 있어서 활성층과 클래드층 사이에 Al의 그레이디드 컴포지션(Graded Composition)을 갖는 AlGaAs 층을 둠으로써 활성층 내로의 전자들의 가둠을 증대시키는 깔대기 효과와 효과적인 전자기파 도파 효과를 얻을 수 있어 낮은 문턱 전류의 레이저 다이오드 구조인 GRIN-SCH(graded index separate continement heterostructure) 레이저 다이오드를 나타낸 것이다.

본 발명 제2실시예의 반도체 레이저 다이오드 구조는 제4도와 같이 기판(n형 GaAs)(21) 위에 버퍼층(n형 GaAs)(22), 제1클래드층(n형 Al_0.6GaAs)(23), 제1그레이디드(graded)층(n형 Al_0.6-0.2GaAs)(36), 활성층(언도프트된 GaAs)(25)이 차례로 형성되고 제2클래드층(25) 위에 전류주입의 두께(t₂)가 이외의 영역두께(t₁)의 1/2 보다 작고 0 보다 크게 되도록(0t₂1/2t₁) 양자우물층(언도프트 GaAs 또는 저농도 P형 GaAs 또는 n형 GaAs)(26)이 형성되고, 양자우물층(26) 위의 전류제한영역에 전류제한층(31)이 형성되며, 전류제한층(31)과 전류주입영역에 걸쳐 제3클래드층(P형 Al_0.6GaAs)(32)이 형성되며, 제3클래드층(32)의 위에 캡층(P 형 GaAs)(33)이 형성되며, 캡층(33) 상부와 기판(21) 하부에 P형 전극(34)과 n형 전극(35)이 형성된 구조이다.

이와 같은 구조를 갖는 본 발명 제2실시예의 반도체 레이저 다이오드 제조방법을 제5도를 참조하여 설명하면, 제5도(a)와 같이 기판(n형 GaAs)(21) 위에 MOCVD법으로 두께가 0.5㎛ 이상인 버퍼층(n형 GaAs)(22), 제1클래드층(n형 Al_0.6GaAs)(23), 제1그레이디드층(n형 Al_0.6-0.2GaAs)(36), 50-100Å 두께의 활성층(언도프트된 GaAs)(24), 제2그레이디드층(P형 Al_0.2-0.6GaAs)(37), 제2클래드층(P형 Al_0.6GaAs)(25)을 차례로 형성하고 그 위에 30-100Å 정도의 두께로 양자우물층(언도프트 GaAs 또는 저농도의 P형 GaAs, 저농도의 n형 GaAs)(26) 형성하며 양자우물층(26)의 실리콘 침투를 막기 위해 실리콘(Si) 침투방지막(P형 Al_kGaAs(k≥0.5))(27)과 선택적 제거막(P형 GaAs)(38)을 양자우물층(26) 위에 형성한다.

이때 선택적 제거막(P형 GaAs)(38)의 두께는 1000Å 이상으로 한다.

그리고, 제5도(b)와 같이 선택적 제거막(38)위에 PECVD법으로 절연막(Si₃N₄또는 SiO₂)(28)을 1000Å-3000Å 정도 증착하고 제5도(c)와 같이 절연막(28) 위에 제1포토레지스트(29)를 증착한 뒤 제5도(d)와 같이 일정폭(W₁=3-7㎛)을 갖도록 제1포토레지스트(29)를 노광 및 현상하고 제5도(e)와 같이 남겨진 제1포토레지스트(29)를 마스크로 이용하여 절연막(28)을 식각한다.

계속해서, 제5도(f)와 같이 제1포토레지스트(29)를 제거하고 절연막(28)을 포함한 전표면에 상기 제1포토레지스트(29)와 같은 종류의 제2포토레지스트(30)을 증착하고 제5도(g)와 같이 일정폭(W₂=8-12㎛)을 갖도록 제2포토레지스트(30)을 노광, 현상한 다음 제5도(h)와 같이 H₂SO₄:H₂O₂:C₂H₄(OH)₂=1:2:7용액에 선택적 제거막(38)과 Si 침투방지막(27)을 습식 식각하고, 제5도(i)와 같이 제2포토레지스트(30)을 제거한다.

그리고 제5도(j)와 같이 노출된 양자우물층(26) 위에 MOCVD법으로 전류제한층(31)을 성장시켜 전류주입홈을 형성하고 이와 같이 형성된(제5도(j)) 기판을 BOE에 담궈 제5도(k)와 같이 절연막(28)을 제거하고 다시 H₂SO₄:H₂O₂:C₂H₄(OH)₂=1:2:7용액으로 선택적 제거막(38)과 Si 침투방지막(27)을 제거한뒤 NH₄OH:H₂O₂:H₂O=1:1:500 용액으로 노출된 양자우물층(26)(전류주입홈)을 양자우물층 두께(t)의 1/2 이하되는 두께(0=≤t₂≤1/2t₂)가 되도록 식각하여 상기 Si 침투방지막(27)과 양자우물층(26) 사이 경계면의 결함을 제거한다.

그후 제5도(l)과 같이 MOCVD법으로 제3클래드층(P형 AlGaAs)(32)와 캡층(P층 GaAs)(33)을 형성하고 캡층(33) 상부와 기판(21) 하부에 P형 전극(34)과 n형 전극(35)을 형성하여 본 발명 제2실시예의 반도체 레이저 다이오드를 제조한다.

여기서, 전류주입홈 모양은 제1실시예와 같이 제5도(i) 상태의 제조시 웨이퍼의 방향에 따라 달라질 수 있다.

제8도 본 발명 제2실시예의 GRIN-SCH 레이저 다이오드에서 활성층(언도프트 GaAs)(24)가 상하에 제1그레이디드층(36)으로 n형 Al_yGa_1-yAs(y=0.6-0.2)를 형성하고, 제2그레이디드층(37)으로 P형 Al_xGa_1-xAs(x=0.2-0.6)을 형성하여 파장(λ)이 830nm인 경우를 나타낸 것이고, 제9도는 본 발명 제2실시예의 GRIN0-SCH 레이저 다이오드(제4도 및 제5도)에서 다른 파장을 얻기 위한 다른 실시예로써, 활성층(24)을 Al_0.08GaAs로 형성하고 제1그레이디드층(36)으로 n형 Al_yGaAs(y=0.6-0.3)을 형성하며, 제2그레이디드층(37)으로 P형 Al_xGa_1-xAs(x=0.3-0.6)을 형성하여 파장(λ)이 780nm인 경우를 나타낸 것이다.

이상에서 설명한 바와 같은 본 발명의 반도체 레이저 다이오드 구조 및 제조방법에 있어서는 전류주입홈을 식각이 아닌 선택적 성장에 의해 형성하므로써 대면적 웨이퍼내에서 일정모양의 홈을 형성할 수 있으며, 종래 식각에 의해 노출된 층의 결함을 제거하므로서 본 발명 제1, 제2실시예의 반도체 레이저 다이오드의 1-L 곡선도인 제6도 및 제7도에서와 같이 제1실시예는 약 50mA 정도의 낮은 문턱전류를 갖고 제2실시예는 5-20mA 정도의 매우 낮은 문턱전류를 갖으며 레이저 다이오드의 신뢰성이 향상되는 효과가 있다.

Claims

제1도젼형 기판(21)과, 제1도전형 기판 위에 차례로 형성되는 제1도전형 버퍼층(22), 제1도전형 제1클래드층(23), 활성층(24), 제2도전형 제2클래드층(25)과, 제2클래드층(25) 위에 형성되는 양자우물층(26)과, 상기 양자우물층(26) 위의 전류주입홈 영역을 제외한 영역에 형성되는 전류제한층(31)과, 전류주입홈과 전류제한층(31) 표면에 걸쳐 형성되는 제2도전형 제3클래드층(32)과, 제3클래드층(32) 위에 형성되는 제2도전형 캡층(33)과, 상기 캡층(33) 상부와 기판(21) 하부에 형성되는 제2도전형 전극(34)과 제1도전형 전극(35)을 포함하여 구성됨을 특징으로 하는 반도체 레이저 다이오드의 구조.
제1항에 있어서, 제1도전형 제1클래드층과 제2도전형 제2클래드층 사이에 제1도전형, 제1그레이디드(graded)층(36), 활성층(24), 제2도전형 제2그레이디드층(37)이 차례로 형성됨을 특징으로 하는 반도체 레이저 다이오드 구조.
제1항에 있어서, 제1, 제2, 제3클래드층(23, 25, 32)은 Al_0.45GaAs으로 되고 활성층(24)을 언도프트 AlGaAs로 형성됨을 특징으로 하는 반도체 레이저 다이오드 구조.
제1항 또는 제2항에서 양자우물층은 언도프트 GaAs 혹은 저농도 P형 GaAs 혹은 n형 GaAs인 것을 특징으로 하는 반도체 레이저 다이오드 구조.
제1항 또는 제4항에 있어서, 양자우물층은 30-100Å인 것을 특징으로 하는 반도체 레이저 다이오드.
제1항 또는 제2항에 있어서, 제1도전형 버퍼층의 두께가 0.5㎛ 이상인 것을 특징으로 하는 반도체 레이저 다이오드의 구조.
제1항 또는 제2항에 있어서, 제2도전형 제1클래드층의 두께가 0.2㎛-0.65㎛인 것을 특징으로 하는 반도체 레이저 다이오드의 구조.
제1항 또는 제2항에 있어서, 전류주입홈의 스트라이프 방향을 11 혹은 11로 하여 V모양의 전류주입홈이 형성되게 한 것을 특징으로 하는 반도체 레이저 다이오드의 구조.
제1항 또는 제2항에 있어서, 전류주입홈의 스트라이프 방향을 11 혹은 11로 하여 역메사방향의 전류주입홈이 형성되게 한 것을 특징으로 하는 반도체 레이저 다이오드의 구조.
제2항에 있어서, 제1도전형 제1그레이디드층(36)은 Al_yGaAs(y=0.6-0.2)으로 되고, 활성층(24)은 언도프트 GaAs로 되고 제2도전형 제2그레이디드층(37)은 Al_xGa_1-xAs(x=0.2-0.6)으로 됨을 특징으로 하는 반도체 레이저 다이오드 구조.
제1항에 있어서, 제1도전형 제1그레이디드층(36)은 Al_yGa_1-yAs(y=0.6-0.3)으로 되고, 활성층(24)은 Al_0.08GaAs으로 되고, 제2도전형 제2그레이디드층(37)은 Al_xGa_1-xAs(x=0.3-0.6)으로 형성됨을 특징으로 하는 반도체 레이저 다이오드 구조.
제1항 또는 제2항에 있어서, 전류주입홈 영역의 양자우물층(26)이 다른 영역의 양자우물층(26) 두께의 1/2 이하로 형성됨을 특징으로 하는 반도체 레이저 다이오드의 구조.
제1도전형 기판(21) 위에 제1도전형 버퍼층(22), 제1도전형 제1클래드층(23), 활성층(24), 제2도전형 제2클래드층(25), 양자우물층(26), Si 침투방지막(27), 절연막(28), 제1포토레지스트(29)를 차례로 형성하는 제1공정과, 상기 제1포토레지스트(29)를 제1폭(w₁)으로 패터닝하고 잔존하는 제1포토레지스트를 마스크로 하여 절연막(28)을 에칭한 후 제1포토레지스트를 제거하는 제2공정과, 전 표면에 제2포토레지스트(30)를 형성하고 상기 제2포토레지스트를 제2폭(w₂)으로 선택적 에칭하는 공정과, 상기 Si 침투방지막(27)을 절연막(28)의 폭(w₁)과 같도록 습식 에칭하고 제2포토레지스트(30)를 제거하는 제3공정과, MOCVD 법으로 전류제한층(31)을 성장시켜 전류주입홈을 형성하는 제4공정과, 상기 Si 침투방지막(27)과 절연막(28)을 제거하고 전류주입홈 영역의 양자우물층(26)의 상측 일부를 식각하는 제5공정과, 전면에 제2도전형 제3클래드층(32)과 제2도전형 캡층(33)을 형성하는 제6공정과, 캡층(33) 상부와 기판(21) 하부에 제2도전형 전극(34)과 제1도전형 전극(35)을 형성하는 제7공정을 포함하여 이루어짐을 특징으로 하는 반도체 레이저 다이오드 제조방법.
제13항에 있어서, 제1공정에서 제1클래드층(23)과 활성층(24) 사이에 제1도전형 제1그레이디드층(36)을 형성하고 활성층(24)과 제2클래드층(25) 사이에 제2도전형 제2그레이디드층(37)을 형성하며, Si 침투방지막(27)과 절연막(28) 사이에 선택적 제거막(38)을 형성하는 공정과, 제3공정에서 Si침투방지막(28)과 선택적 제거막(38)을 동시에 습식 식각하는 공정과, 제3공정에서 Si 침투방지막(28), 선택적 제거막(38), 절연막(28)을 제거하는 공정을 더 포함함을 특징으로 하는 반도체 레이저 다이오드 제조방법.
제14항에 있어서, 선택적 제거막(38)은 P형 GaAs로 하고 두께는 1000Å 이상으로 형성함을 특징으로 하는 반도체 레이저 다이오드 제조방법.
제14항에 있어서, 선택적 제거막(38)과 Si 침투방지막(27)은 H₂SO₄:H₂O₂:C₂H₄(OH)₂=1:2:7용액을 이용하여 에칭함을 특징으로 하는 반도체 레이저 다이오드의 제조방법.
제14항에 있어서, 양자우물층(26)은 NH₄OH:H₂O₂:H₂O=1:1:500에서 1/2 정도 에칭하는 것을 특징으로 하는 반도체 레이저 다이오드 제조방법.
제13항 또는 제14항에 있어서, 제1포토레지스트(29)의 소정폭(w₁)과 제2포토레지스트(30)의 소정폭(w₂)은 각각 3-7㎛, 8-12㎛으로 형성함을 특징으로 하는 반도체 레이저 다이오드 제조방법.
제13항 또는 제14항에 있어서, 절연막(28)으로 Si₃N₄또는 SiO₂또는 PSG/ SiO₂혹은 PSG/Si₃N₄중 하나를 선택하여 500∼3000Å 두께로 형성함을 특징으로 하는 반도체 레이저 다이오드 제조방법.
제13항 내지 제14항에 있어서, Si 침투방지막(27)은 제2도전형 Al_xGaAs(x≥0.5)으로 형성함을 특징으로 하는 반도체 레이저 다이오드 제조방법.