JP2827326B2 - 半導体レーザの製造方法 - Google Patents

半導体レーザの製造方法

Info

Publication number
JP2827326B2
JP2827326B2 JP1251079A JP25107989A JP2827326B2 JP 2827326 B2 JP2827326 B2 JP 2827326B2 JP 1251079 A JP1251079 A JP 1251079A JP 25107989 A JP25107989 A JP 25107989A JP 2827326 B2 JP2827326 B2 JP 2827326B2
Authority
JP
Japan
Prior art keywords
layer
mask
etching
buried
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1251079A
Other languages
English (en)
Other versions
JPH03112185A (ja
Inventor
英徳 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP1251079A priority Critical patent/JP2827326B2/ja
Priority to US07/586,226 priority patent/US5093278A/en
Priority to EP90118380A priority patent/EP0420143B1/en
Priority to DE69018558T priority patent/DE69018558T2/de
Priority to CA002026289A priority patent/CA2026289C/en
Publication of JPH03112185A publication Critical patent/JPH03112185A/ja
Application granted granted Critical
Publication of JP2827326B2 publication Critical patent/JP2827326B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2081Methods of obtaining the confinement using special etching techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • H01S5/2275Buried mesa structure ; Striped active layer mesa created by etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/026Deposition thru hole in mask
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/095Laser devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/119Phosphides of gallium or indium
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/169Vacuum deposition, e.g. including molecular beam epitaxy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/978Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体レーザ、特にメサ埋め込み型半導体
レーザの製造方法に関するものである。
〔従来の技術〕
有機金属気相成長法等によるメサ埋め込み型半導体レ
ーザ(特にInP系長波長帯レーザ)の製造方法としては
次のようなものがある。
すなわち、第3図(A)に示すようにInPクラッド層2
1上に形成したストライプ状のマスク22をエッチングマ
スクとして逆メサ23を形成し、同図(B)に示すように
埋込層24でこの逆メサ23を埋め込もうとする方法があ
る。この方法は、ジャーナル オブ アプライド フィ
ジックス(Journal of Applied Pysics vol.64(1988)
p3684−3688)に開示されている。
別の従来技術として、第4図(A)に示すように垂直
メサ31を形成し、同図(B)に示すようにこれを埋め込
む方法もある。この方法は、上述のジャーナル オブ
アプライド フィジックス(Journal of Applied Pysic
s vol.64(1988)p3684−3688)やジャーナル オブ
クリスタル グルース(Journal of Crystal Growth vo
l.93(1988)p248−253)に開示されている。
さらに別の従来技術として、順メサを形成し、これを
埋め込む方法もある。
〔発明が解決しようとする課題〕
しかし、上記第1の従来技術によると、第3図(B)
に示すように、埋込層24には逆メサ23の付け根付近に、
気相からの原料拡散不足に起因する成長残し(溝)25が
形成され易い。
上記第2の従来技術は、第1の従来技術を用いるより
は、成長残し(溝)が生じにくい。しかし、そのために
はメサ31の高さ32とマスク34の下のアンダーカット量33
を一定の範囲内に収めなければならないという制約を伴
う。前述の文献によれば、メサ高さは3μm以内、アン
ダーカット量はメサ高さが2.5μmの場合で約1μmと
示されている。
また、順メサを形成する結晶方位で埋め込み成長を行
う上記第3の従来技術によれば、第5図に示すように、
埋込層41が(111)A面を形成し、その結晶面に沿って
マスク42の上に埋込層41が成長してしまう。したがっ
て、表面の平坦化ができない。
本発明の課題は、このような問題点を解消することに
ある。
〔課題を解決するための手段〕
上記課題を解決するために、本発明の半導体レーザ
は、第1導電型半導体基板の(100)面上に、第1導電
型の第1クラッド層、活性層、第2導電型の第2クラッ
ド層およびこれらの各層よりもサイドエッチの生じやす
いキャップ層を順次積層する工程と、この積層基板上に
〈011〉方向に伸びるストライプ状のマスクを形成する
工程と、マスクを耐エッチング材として前記積層基板を
その表面から第1クラッド層に達するまでエッチングす
る工程と、マスクを選択成長マスクとしてエッチング工
程により除去された領域に埋込層を形成する工程と、マ
スクおよびキャップ層を除去した後、表面に第2導電型
の第3クラッド層および第2導電型のコンタクト層を積
層する工程を含むものである。
〔作用〕
キャップ層上に形成されたマスクの方向は、本来なら
次のエッチング工程において逆メサを形成する方向であ
るが、キャップ層にサイドエッチングが生じやすい材料
が用いられているため、上部に行く程細い順メサが形成
される。そのため、次の埋め込み工程において、メサの
付け根に成長残しが生じない。しかも、本来の順メサを
形成する結晶方位で埋め込み成長を行うときとは異なり
(111)A面が形成されないのでマスク上への異常成長
もなく、表面の平坦な埋込層が形成される。
〔実施例〕
以下、第1図を用いて本発明の一実施例を説明する。
まず、減圧有機金属気相成長法(OMVPE法)によっ
て、Snドープのn型InP(100)基板1上に、Siドープの
n型InP第1クラッド層2、アンドープGaInAsP活性層
3、Znドープのp型InP第2クラッド層4およびZnドー
プのp型GaInAsキャップ層5を順に成長させ、積層基板
6を形成する(第1図(A)参照)。各層の厚さは、n
型InP第1クラッド層2が1μm、アンドープGaInAsP活
性層3が0.15μm、p型InP第2クラッド層4が0.4μ
m、p型GaInAsキャップ層5が0.2μmである。
次に、積層基板6上に熱CVD法によりSiO2膜をデポジ
ションする。そして、SiO2膜上にレジストを塗布し、フ
ォトリソグラフィ法により、〈011〉方向(図面に垂直
な方向)すなわち逆メサを形成する方向に幅6μmのレ
ジストのストライプパターンを形成する。このレジスト
をマスクとして、バッファ弗酸によりSiO2膜を選択エッ
チングしてストライプSiO2膜7を形成し、残余のレジス
トを除去する(第1図(B)参照)。このときのストラ
イプSiO2膜7の幅は、サイドエッチングによりやや狭く
なり5μm程度となっている。
次に、氷水で十分に冷却したBr・メタノールのエッチ
ャント(Br2:メタノール=2.5:1000)により、ストライ
プSiO2膜7をマスクとして各層2〜5を選択エッチング
する。エッチングは、エッチャントを撹拌しながら約5
分間行い、深さ12が約2.5μm、サイドエッチング量
(アンダーカット量)11が約1.7μmのメサを形成する
(第1図(C)参照)。本発明者の実験では、氷水で冷
却したBr・メタノールエッチャント(Br2:メタノール=
2.5:1000)によると、エッチング深さ1に対してアンダ
ーカット量が0.5〜0.7という結果が得られている。本来
ならBr・メタノールエッチャントによるエッチングにお
いて、逆メサを形成する結晶方位であるにもかかわら
ず、ここでは、図示のような上部ほど細い順メサ形状が
得られる。これは、選択エッチング用のストライプSiO2
膜7の直ぐ下に、Br・メタノールによりサイドエッチン
グの生じやすいキャップ層5が形成されているからであ
る。なお、本実施例の活性層3の幅は、単一モード発振
が可能となる1.5μmである。
次に、ストライプSiO2膜7を選択成長マスクとして用
い、減圧OMVPE法によりZnドープP型InP層(厚さ約1μ
m)8及びSiドープn型InP層(厚さ約1μm)9から
なる積層埋込層10をデポジションする(第1図(D)参
照)。埋込層10を構成するInP層8および9は、メサの
下部から上部に向かうにつれて徐々に薄くなっており、
したがって、埋込層10をその表面が基板1の表面とほぼ
平行となるように形成することができる。しかも、埋込
層10は、メサ側面のいかなる場所においても、必ず順序
正しく2層構造となっている。したがって、後に形成さ
れる第2クラッド層13、埋込InP層9、8および第1ク
ラッド層2によりメサの外側全体に渡って確実にpnpn構
造(サイリスタ)が形成され、P型InP層8およびn型I
nP層9を電流ブロック層として機能させることができ
る。そのうえ、p型InP層8がメサ側面において上部に
ゆくほど薄くなっているため、第2クラッド層4からp
型InP層8を経由して第1クラッド層2へ抜けるリーク
電流の経路が狭く、リーク電流の低減に非常に効果的な
構造となっている。
なお、本発明者は、この埋め込み成長においては、平
坦に埋め込むためのメサ深さ制約はないことを確認して
いる。また、本発明者は、この埋め込み成長において、
マスク7直下のキャップ層(GaInAs)5の側面には、埋
込層10の成長が生じないことを確認している。そのた
め、埋め込み成長が進んでも、ストライプSiO2膜7の下
のアンダーカット部に気相領域を十分に残しておくこと
ができ、原料拡散不足を防止できる。
この埋め込み成長においては、埋込層10の表面の高さ
をストライプSiO2膜7のそれを越えないようにすること
が、後の工程で形成される第3クラッド層およびコンタ
クト層の表面を平坦化する上で重要である。すなわち、
埋込層10の表面高さがストライプSiO2膜7の表面高さを
大きく越えた場合、第2図(A)に示すように埋込層10
が(111)B面を形成してしまう。そして、(111)B面
においては第3クラッド層およびコンタクト層の成長が
他の面に比べて遅いため、第2図(B)に示すように表
面に「W」字状の溝が形成され、平坦化できない。した
がって、換言すれば、埋込層10の表面がストライプSiO2
膜7の表面高さを越える場合でも、(111)B面を形成
しない程度であれば、第3クラッド層およびコンタクト
層の成長に支障がない。「W」字状の溝は、不良および
信頼性の低下の原因となり、特に、(111)B面上のコ
ンタクト層が薄くなるため、デバイスとしてのコンタク
ト抵抗が大きくなり、特性劣化をもたらす。
最後に、バッファ弗酸を用いてストライプSiO2膜7を
除去し、ついでキャップ層5を燐酸:過酸化水素=5:1
からなるエッチャントにより除去する。その後、減圧OM
VPE法によりZnドープp型InP第3クラッド層(厚さ約1.
5μm)13及びZnドープp型GaInAsコンタクト層(厚さ
約0.5μm)14を順次成長させる(第1図(E)参
照)。
なお、本実施例では埋込層10は導電型の異なる2層構
造であり、これによりpn接合を利用したブロック層が形
作られているが、これに代えて埋込層10を高抵抗層とす
るか、若しくは高抵抗層を含む積層構造とすることによ
り抵抗体によるブロック層を構成してもよい。
また、InP基板1、第1〜第3クラッド層およびコン
タクト層の各導電型を逆にしてもよい。その場合の埋込
層10は、p型InP層、n型InP層およびp型InP層を積層
した構造とするか、またはそれに代えて高抵抗層を含む
構造とする。
さらに、キャップ層はGaInAs層に限定されるものでは
なく、たとえば、GaxIn1-xAsyP1-y(x0.47y)であっ
てもよい。
〔発明の効果〕
以上説明したように、本発明の半導体レーザの製造方
法によれば、キャップ層にサイドエッチングが生じやす
い材料を用い、本来は逆メサとなる結晶方位で選択エッ
チングを行うことにより、最適形状の順メサを作ること
ができる。そのため、成長残しのない、しかも表面の平
坦な埋込層を形成することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す工程断面図、第2図は
埋込層の適切な高さを説明するための断面図、第3図か
ら第5図はそれぞれ従来技術を示す断面図である。 1……Sn4ドープのn型InP(100)基板、2……Siドー
プのn型InP第1クラッド層、3……アンドープGaInAsP
活性層、4……Znドープのp型InP第2クラッド層、5
……Znドープのp型GaInAsキャップ層、6……積層基
板、7……ストライプSiO2膜、8……Znドープのp型In
P層、9……Siドープのn型InP層、10……埋込層、13…
…Znドープp型InP第3クラッド層、14……Znドープp
型GaInAsコンタクト層。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】第1導電型半導体基板の(100)面上に、
    第1導電型の第1クラッド層、活性層、第2導電型の第
    2クラッド層およびこれらの各層よりもサイドエッチの
    生じやすいキャップ層を順次積層する工程と、 この積層基板上に〈011〉方向に伸びるストライプ状の
    マスクを形成する工程と、 前記マスクを耐エッチング材として前記積層基板をその
    表面から前記第1クラッド層に達するまでエッチングす
    る工程と、 前記マスクを選択成長マスクとして前記エッチング工程
    により除去された領域に埋込層を形成する工程と、 前記マスクおよびキャップ層を除去した後、表面に第2
    導電型の第3クラッド層および第2導電型のコンタクト
    層を積層する工程 を含む半導体レーザの製造方法。
  2. 【請求項2】前記埋込層の成長方法が有機金属気相成長
    法である請求項1に記載の半導体レーザの製造方法。
  3. 【請求項3】前記半導体基板、第1、第2および第3ク
    ラッド層がInPであり、前記キャップ層がGaInAsである
    請求項2に記載の半導体レーザの製造方法。
  4. 【請求項4】前記エッチングにおけるエッチャントがBr
    ・メタノール系である請求項3に記載の半導体レーザの
    製造方法。
JP1251079A 1989-09-27 1989-09-27 半導体レーザの製造方法 Expired - Lifetime JP2827326B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1251079A JP2827326B2 (ja) 1989-09-27 1989-09-27 半導体レーザの製造方法
US07/586,226 US5093278A (en) 1989-09-27 1990-09-21 Method of manufacturing a semiconductor laser
EP90118380A EP0420143B1 (en) 1989-09-27 1990-09-25 Method of manufacturing semiconductor laser
DE69018558T DE69018558T2 (de) 1989-09-27 1990-09-25 Verfahren zur Herstellung eines Halbleiterlasers.
CA002026289A CA2026289C (en) 1989-09-27 1990-09-26 Method of manufacturing semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1251079A JP2827326B2 (ja) 1989-09-27 1989-09-27 半導体レーザの製造方法

Publications (2)

Publication Number Publication Date
JPH03112185A JPH03112185A (ja) 1991-05-13
JP2827326B2 true JP2827326B2 (ja) 1998-11-25

Family

ID=17217325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1251079A Expired - Lifetime JP2827326B2 (ja) 1989-09-27 1989-09-27 半導体レーザの製造方法

Country Status (5)

Country Link
US (1) US5093278A (ja)
EP (1) EP0420143B1 (ja)
JP (1) JP2827326B2 (ja)
CA (1) CA2026289C (ja)
DE (1) DE69018558T2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173447A (en) * 1989-10-31 1992-12-22 The Furukawa Electric Co., Ltd. Method for producing strained quantum well semiconductor laser elements
US5227015A (en) * 1990-07-30 1993-07-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor laser
JPH0513881A (ja) * 1990-11-28 1993-01-22 Matsushita Electric Ind Co Ltd 半導体レーザの製造方法
JPH0548210A (ja) * 1991-08-09 1993-02-26 Mitsubishi Electric Corp 半導体レーザ装置
DE4240539C2 (de) * 1992-01-21 1997-07-03 Mitsubishi Electric Corp Verfahren zur Herstellung eines Halbleiterlasers
DE4244822C2 (de) * 1992-01-21 1997-06-12 Mitsubishi Electric Corp Verfahren zur Herstellung einer Halbleitervorrichtung
JPH065975A (ja) * 1992-06-22 1994-01-14 Matsushita Electric Ind Co Ltd 半導体レーザ
JPH06132608A (ja) * 1992-10-20 1994-05-13 Sony Corp 半導体レーザ及びその製造方法
US5384151A (en) * 1993-08-11 1995-01-24 Northwestern University InGaAsP/GaAs diode laser
US5568501A (en) * 1993-11-01 1996-10-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser and method for producing the same
JP2685720B2 (ja) * 1993-11-01 1997-12-03 松下電器産業株式会社 半導体レーザ及びその製造方法
JPH07211692A (ja) * 1994-01-12 1995-08-11 Sumitomo Electric Ind Ltd InP系化合物半導体の加工方法
US5656539A (en) * 1994-07-25 1997-08-12 Mitsubishi Denki Kabushiki Kaisha Method of fabricating a semiconductor laser
KR0146714B1 (ko) * 1994-08-08 1998-11-02 양승택 평면 매립형 레이저 다이오드의 제조방법
JP3718129B2 (ja) * 2001-02-28 2005-11-16 アンリツ株式会社 半導体レーザ及びその製造方法
KR100640393B1 (ko) 2004-05-20 2006-10-30 삼성전자주식회사 역메사 구조를 이용한 광집적 소자 및 그 제조방법
JP4753643B2 (ja) * 2005-07-04 2011-08-24 株式会社ニッセイ エコ ワイヤーハーネス外装用コルゲートチューブ継手
JP4529890B2 (ja) * 2005-12-13 2010-08-25 住友電気工業株式会社 半導体光素子の製造方法
JP4853008B2 (ja) * 2005-12-14 2012-01-11 住友電気工業株式会社 半導体光素子を作製する方法
KR100842277B1 (ko) * 2006-12-07 2008-06-30 한국전자통신연구원 반사형 반도체 광증폭기 및 수퍼 루미네센스 다이오드
JP5151627B2 (ja) 2008-04-02 2013-02-27 住友電気工業株式会社 半導体レーザの製造方法
WO2020090078A1 (ja) * 2018-11-01 2020-05-07 三菱電機株式会社 光半導体装置、および光半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5826834B2 (ja) * 1979-09-28 1983-06-06 株式会社日立製作所 半導体レ−ザ−装置
US4354898A (en) * 1981-06-24 1982-10-19 Bell Telephone Laboratories, Incorporated Method of preferentially etching optically flat mirror facets in InGaAsP/InP heterostructures
GB2114808B (en) * 1981-12-01 1985-10-09 Standard Telephones Cables Ltd Semiconductor laser manufacture
JPS58127392A (ja) * 1982-01-25 1983-07-29 Hitachi Ltd 半導体レ−ザ−素子の製造方法
GB2115608B (en) * 1982-02-24 1985-10-30 Plessey Co Plc Semi-conductor lasers
JPS60154689A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 発光素子およびこれを用いた光通信装置
US4573255A (en) * 1984-03-22 1986-03-04 At&T Bell Laboratories Purging: a reliability assurance technique for semiconductor lasers utilizing a purging process
US4660208A (en) * 1984-06-15 1987-04-21 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor devices employing Fe-doped MOCVD InP-based layer for current confinement
CA1247947A (en) * 1984-07-31 1989-01-03 Masaru Wada Method of manufacturing semiconductor device
GB8516853D0 (en) * 1985-07-03 1985-08-07 British Telecomm Manufacture of semiconductor structures
US4905057A (en) * 1985-12-18 1990-02-27 Hitachi, Ltd. Semiconductor devices
US4792958A (en) * 1986-02-28 1988-12-20 Kabushiki Kaisha Toshiba Semiconductor laser with mesa stripe waveguide structure
JPS63150985A (ja) * 1986-12-15 1988-06-23 Sharp Corp 半導体レ−ザ
JPH0646669B2 (ja) * 1987-07-28 1994-06-15 日本電気株式会社 半導体レ−ザ及びその製造方法
JPH0279486A (ja) * 1988-09-14 1990-03-20 Sharp Corp 半導体レーザ素子

Also Published As

Publication number Publication date
DE69018558T2 (de) 1996-01-18
EP0420143A2 (en) 1991-04-03
EP0420143A3 (en) 1991-10-23
DE69018558D1 (de) 1995-05-18
JPH03112185A (ja) 1991-05-13
EP0420143B1 (en) 1995-04-12
CA2026289C (en) 1998-12-29
US5093278A (en) 1992-03-03
CA2026289A1 (en) 1991-03-28

Similar Documents

Publication Publication Date Title
JP2827326B2 (ja) 半導体レーザの製造方法
JPH09139550A (ja) 半導体レーザ装置の製造方法、及び半導体レーザ装置
KR970011146B1 (ko) 반도체 레이저 다이오드 제조방법
JPH0632331B2 (ja) 半導体レ−ザ装置およびその製造方法
JP2561163B2 (ja) メサ埋め込み型光半導体装置の製造方法
JP2767676B2 (ja) 化合物半導体の微細構造形成方法
US5304507A (en) Process for manufacturing semiconductor laser having low oscillation threshold current
JP2018139264A (ja) 光半導体素子及びその製造方法
US5360763A (en) Method for fabricating an optical semiconductor device
JP3047049B2 (ja) 埋込み構造半導体レーザの製造方法
JPH07254750A (ja) 半導体レーザ
KR970001896B1 (ko) 반도체 레이저 다이오드의 구조 및 그 제조방법
JP2710248B2 (ja) 半導体レーザの製造方法
KR100200304B1 (ko) 레이저 다이오드 제조방법
JP2973215B2 (ja) 半導体レーザ装置
JP3132054B2 (ja) 埋込み構造半導体レーザの製造方法
JPH0710019B2 (ja) 埋込み構造半導体レ−ザの製造方法
JP4441085B2 (ja) 半導体レーザ素子及びその製造方法
JPH06188507A (ja) 量子細線半導体レーザおよびその製造方法
JPH0677605A (ja) 半導体光素子及びその製造方法
JPH0697603A (ja) 半導体レーザ及びその製造方法
JP2001144374A (ja) 半導体レーザ装置
JPH06350188A (ja) 半導体レーザ素子
KR100304658B1 (ko) 반도체 레이저 소자 및 그 제조방법
JPH0740623B2 (ja) 半導体レーザの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070918

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100918

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100918

Year of fee payment: 12