KR100304658B1 - 반도체 레이저 소자 및 그 제조방법 - Google Patents

반도체 레이저 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100304658B1
KR100304658B1 KR1019940005235A KR19940005235A KR100304658B1 KR 100304658 B1 KR100304658 B1 KR 100304658B1 KR 1019940005235 A KR1019940005235 A KR 1019940005235A KR 19940005235 A KR19940005235 A KR 19940005235A KR 100304658 B1 KR100304658 B1 KR 100304658B1
Authority
KR
South Korea
Prior art keywords
layer
gaas
gainp
current blocking
semiconductor laser
Prior art date
Application number
KR1019940005235A
Other languages
English (en)
Inventor
김종렬
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019940005235A priority Critical patent/KR100304658B1/ko
Application granted granted Critical
Publication of KR100304658B1 publication Critical patent/KR100304658B1/ko

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 레이저 소자 및 그 제조방법에 관한 것이다.
본 발명은 기판상에 n-크래드층, 활성층, p-크래드층, p-버퍼층, 및 p-GaAs층을 순차적으로 1차 적층 성장하는 단계; 1차성장 후, 상기 p-GaAs층 위에 리지 스트라이프 형성을 위한 절연막 마스크를 증착하는 단계; 절연막 마스크 증착 후, 마스크를 이용한 선택적 식각에 의해 p-크래드층 중앙부에 메사형 리지 스트라이프를 형성하는 단계; 리지 스트라이프의 형성 후, n+-전류차단층을 상기 절연막 마스크에 의해 선택적으로 성장하는 단계; n+-전류차단층 성장 후, 절연막 마스크를 제거하고 p+-GaAs층을 선택적으로 식각하는 단계; 및 상기 식각을 행한 후, p+-캡층을 성장하는 단계를 포함하는 점에 특징이 있다.
이러한 본 발명은 전류차단층의 성장시 저온에서 성장하게 되므로 활성층으로의 불순물 혼입이 방지되어 소자의 특성을 향상시킬 수 있고, 3차성장시 절연막 마스크 및 그 하부의 P+-GaAs층까지 제거한 후 캡층을 성장하게 되므로 소자의 계면특성이 우수할 뿐만 아니라, 고저항화에 따른 열화를 방지할 수 있어 소자의 전체적인 특성이 한층 더 향상된다.

Description

반도체 레이저 소자 및 그 제조방법
제1도는 종래 반도체 레이저 소자의 일예에 대한 제조과정중 1차성장 후의 단면구조도.
제2도는 제1도의 1차성장 후, 리지 스트라이프가 형성된 상태도.
제3도는 제2도의 리지 스트라이프 형성 후, 전류차단층을 성장시킨 상태도.
제4도는 제3도의 전류차단층 형성 후, 3차성장을 행하여 반도체 레이저 소자가 완성된 상태에서의 단면구조도.
제5도는 종래 반도체 레이저 소자의 또 다른 예의 제조과정중, 리지 스트라이프의 형성 후 2차성장이 완료된 상태의 단면구조도.
제6도는 제5도의 2차성장 후, 3차성장을 행하여 반도체 레이저 소자가 완성된 상태에서의 단면구조도.
제7도는 본 발명에 따른 반도체 레이저 소자의 제조과정중, 1차성장 및 마스크 증착후의 단면구조도.
제8도는 제1도의 1차성장 후, 리지 스트라이프를 형성시킨 상태도.
제9도는 제8도의 리지 스트라이프 형성 후, 전류차단층을 형성시킨 상태도.
제10도는 제9도의 전류차단층 형성 후, 3차성장을 행하여 반도체 레이저 소자가 완성된 상태에서의 단면구조도.
* 도면의 주요부분에 대한 부호의 설명
10,20,40 : n-GaAs기판 11,21,41 : n-AlGaInP크래드층
12,22,42 : (undoped) GaInP활성층 13,23,43 : p-AlGaInP크래드층
14,24,44 : p-GaInP버퍼층 15,25,45 : p-GaAs층
15´,25´,45´ : p-GaAs캡층 16,26,46 : 절연막 마스크
17,27 : n+-GaAs전류차단층 18,29,49 : P-전극
19,30,50 : N-전극 28 : n+-AlGaInP전류차단층
47 : n+-GaInP전류차단층 RS,RS´ : 리지 스트라이프
본 발명은 반도체 레이저 소자 및 그 제조방법에 관한 것으로서, 더 상세히는 광디스크 메모리, 고밀도 레이저 빔 프린터, 바코드(bar cord)리더, 광계측장치, 광의료장치, 디스플레이 및 레이저 포인터(LASER pointer) 등에 광원으로 사용되는 리지-웨이브 가이드(ridge-wave guide) AlGaInP계 가시광 레이저 반도체 소자 및 그 제조방법에 관한 것이다.
일반적으로, 메사(mesa)형 리지 스트라이프(ridge stripe) 구조의 반도체 레이저 소자 제조기술로는 보통 리지를 형성하고 SiO2마스크에 의한 선택적 식각 후, 성장에 의해 전류차단층을 형성하는 기술이 적용되어 왔다. 또한, 적층구조체 내에 스트라이프 구조를 가지는 또 다른 형태로서 전면 에피택시(epitaxy)에 의해 다층 성장으로 VSIS(V-channeled Substrate Inner Stripe)구조의 반도체 레이저 소자를 제조하는 기술이 사용되기도 했다. 이러한 제조기술들을 바탕으로 SBR(Selectively Buried Ridge)구조의 반도체 레이저 소자 역시 제조되고 있다.
첨부된 도면중의 제1도-제4도는 종래 SBR구조의 반도체 레이저 소자의 일예에 대한 제조과정을 단계별로 도시한 것으로서, 제1도는 1차성장 후의 단면구조도이고, 제2도는 메사형 리지 스트라이프의 형성상태도, 제3도는 2차성장 후의 단면구조도, 그리고 제4도는 3차성장 후, 반도체 레이저 소자가 완성된 상태에서의 단면구조도이다.
먼저 제1도를 참조하면, 최하부에는 n-GaAs기판(10)이 마련되고, n-GaAs기판(10)의 상부에는 n-AlGaInP크래드층(11)이, 그 상부에는 도핑되지 않은 GaInP활성층(12), p-AlGaInP층(13) 및 p-GaInP버퍼층(14)이 통상의 MOCVD(Metal Organic Chemical Vapor Deposition)법을 이용하여 순차적으로 적층 성장된다. 그리고, p-GaInP버퍼층(14)의 상부에는 리지 스트라이프가 형성될 부위에 대응하여 p+-GaAs층(15)이, 그리고 그 위에는 절연막 마스크(16)가 증착된다.
절연막 마스크(16)의 증착이 완료된 후, 제2도에서와 같이, 상기 p-AlGaInP크래드층(13)의 중앙부에는 포토 리소그라피(photo lithography)에 의해 메사형의 리지 스트라이프(RS)가 형성된다. 여기서, 식각은 상기 절연막 마스크(16)에 의해 선택적으로 행해지며, 리지 스트라이프(RS)는 소자의 완성 시 전류주입구 역할을 하게 된다.
메사형 리지 스트라이프(RS)가 형성된 후, 제3도에서 처럼, 리지 스트라이프(RS)의 양측에는 상기 절연막 마스크(16)에 의해 n+-GaAs전류차단층(17)이 상기 p-GaInP버퍼층(14)과 동일한 높이까지 선택적 결정 성장이 이루어진다.
그런 후, 제4도에서와 같이 상기 절연막 마스크(16)는 제거되고, n+-GaAs전류차단층(17)과 p-GaInP버퍼층(14)의 상면에는 p+-GaAs캡층(15´)이 3차로 성장된다. 따라서, 상기 제1차 성장시의 p+-GaAs층(15)과 이 3차성장시의 p+-GaAs캡층(15´)은 동일한 화학조성을 가지는 층으로서 하나의 층으로 혼합된다. 이 단계까지가 반도체 레이저 소자로서의 형성은 완료된 상태며, 여기에 상기 p+-GaAs캡층(15´)의 상면 및 n-GaAs기판(10)의 저면에 전극(18,19)이 각각 마련되어 하나의 완전한 소자로 완성된다.
그런데, 종래의 이와 같은 제조방법에 의해 제조된 반도체 레이저 소자는 전술한 것과 같이 절연막 마스크(16)를 이용한 선택적 결정정상시, 절연막 마스크(16)의 하부 p+-GaAs(15)이 변성되어 고저항체가 되기 쉽고, 3차성장에 의한 p+-GaAs캡층(15´)과의 사이에 계면장벽이 생겨 레이저의 특성이 쉽게 열화된다는 것이 문제점으로 지적되고 있다.
한편, 제5도 및 제6도는 종래 SBR구조를 가지는 반도체 레이저 소자의 또 다른 예에 대한 제조과정을 도시한 것으로서, 제5도는 리지 스트라이프의 형성후 2차성장이 완료된 상태의 단면구조도이고, 제6도는 3차성장 후, 반도체 레이저 소자가 완성된 상태에서의 단면구조도이다.
제5도를 참조하면, 이는 상기 제1도에서 제4도에 이르는 반도체 레이저 소자의 제1예의 제조단계에서, 제1도 및 제2도에 도시된 제조단계를 동일하게 거친 것이며, 절연막 마스크(26)에 의한 선택적 에칭 및 2차 결정성장이 완성된 상태에서의 단면구조도이다. 따라서, 그 구조를 살펴보면, 최하부에는 n-GaAs기판(20)이 마련되고, n-GaAs기판(20)의 상부에는 n-AlGaInP크래드층(21)이, 그 상부에는 도핑되지 않은 GaInP활성층(22), p-AlGaInP크래드층(23) 및 p-GaInP버퍼층(24)이 순차적으로 적층 성장된다. 그리고, p-GaInP버퍼층(24)의 상부에는 p+-GaAs층(25)이, 그리고 그 위에는 절연막 마스크(26)가 증착되어 있다.
이 제5도에서의 반도체 레이저 소자의 예와 상기 제3도에서의 반도체 레이저 소자의 차이점은 도시된 것처럼, 리지 스트라이프의 양측에 2차로 결정성장된 층이 상호 다른 구조로 되어 있다는 점이다. 즉, 제3도의 반도체 레이저 소자는 리지 스트라이프의 양측에 n+-GaAs조성의 전류차단층(17)만이 성장되는데 반해, 제5도의 반도체 레이저 소자는 리지 스트라이프의 양측에 n+-GaAs 조성의 전류차단층(27)과 n+-AlGaInP 조성의 전류차단층(28)이 2층으로 적층 성장되어 있다.
2차성장이 완료된 후, 제6도에서와 같이 상기 절연막 마스크(26)를 제거하고 그 하부의 p+-GaAs층(25)도 선택적 식각으로 제거한 후, n+-AlGaInP전류차단층(28)과 p-GaInP버퍼층(24)의 상면에는 p+-GaAs캡층(25´)이 3차로 성장된다. 이 단계까지가 반도체 레이저 소자로서의 형성은 사실상 완료된 상태며, 여기에 상기 p+-GaAs캡층(25´)의 상면 및 n-GaAs기판(20)의 저면에 전극(29,30)이 각각 마련되어 하나의 완전한 소자로 완성된다.
그런데, 이와 같은 제2의 예로 든 종래 반도체 레이저 소자는 리지 스트라이프 상부의 고저항화에 의한 반도체 레이저 소자의 열화는 방지할 수 있으나, 선택적 성장에 의해 전술한 것처럼 n+-GaAs전류차단층(27)과 n+-AlGaInP전류차단층(28)을 연속적으로 성장해야 하는 번거로움이 따르고, 2차성장시 p-AlGaInP크래드층(23)에서 GaInP활성층(22)으로 불순물이 확산되는 것을 방지하기 위해서 비교적 낮은 온도에서 결정성장이 이루어져야 하는데, 그 경우 n+-AlGaInP전류차단층의 결정성장에 좋지 않은 영향이 미치게 된다는 것이 문제점으로 지적되고 있다.
본 발명은 상기의 문제점들을 감안하여 창출된 것으로서, 결정성장에 따르는 고저항화 및 계면장벽 발생을 방지하여 소자의 특성열화를 방지할 수 있는 반도체 레이저 소자 및 그 제조방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 반도체 레이저 소자는, 그 저면에 전극이 마련되는 n-GaAs 기판과, 상기 n-GaAs 기판의 상부에 형성되는 것으로 그 상, 하부에는 크래드층이 마련되어 있으며 레이저를 발진시키는 undoped-GaInP 활성층과, 상기 undoped-GaInP 활성층의 상부에 형성되는 것으로 전류를 차단하는 n+-GaInP 전류차단층과, 상기 n+-GaInP 전류차단층의 상부에 형성되는 n+-GaAs 캡층을 구비하는 반도체 레이저 소자에 있어서, 상기 p-AlGaInP 상부크래드층의 중앙부위에는 p-AlGaInP 상부크래드층, p-GaInP 버퍼층으로 이루어진 메사형 리지 스트라이프가 적층 형성되고, 리지 스트라이프의 양측부에는 p-GaInP 버퍼층의 상부 경계면보다 상대적으로 더 높게 n+-GaInP 전류차단층이 형성되어 있는 것을 특징으로 하는 반도체 레이저 소자를 제공한다.
또한, 상기의 구조를 갖는 본 발명에 따른 반도체 레이저 소자의 제조방법은, 기판상에 n-크래드층, 활성층, p-크래드층, p-버퍼층 및 p+-GaAs층을 순차적으로 1차 적층 성장하는 단계; 1차성장 후, 상기 p+-GaAs층 위에 리지 스트라이프 형성을 위한 절연막 마스크를 증착하는 단계; 절연막 마스크 증착 후, 마스크를 이용한 선택적 식각에 의해 p-크래드층 중앙부에 메사형 리지 스트라이프를 형성하는 단계; 리지 스트라이프의 형성 후, n+-전류차단층을 상기 절연막 마스크에 의해 선택적으로 성장하는 단계; n+-전류차단층 성장 후, 절연막 마스크를 제거하고 p+-GaAs층을 선택적으로 식각하는 단계; 및 상기 식각을 행한 후, p+-캡층을 성장하는 단계;를 포함한다.
그리고, 더 나아가 상기 p+-캡층의 상면 및 n-기판의 저면에 전극을 형성하는 단계를 포함한다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다.
제7도-제10도는 본 발명에 따른 반도체 레이저 소자의 제조과정을 단계별로 나타낸 상태도로서, 제7도는 1차성장 및 마스크 증착후의 단면구조도이고, 제8도는 선택적 식각에 의해 리지 스트라이프가 형성된 상태도이며, 제9도는 2차성장에 의해 전류차단층이 형성된 상태도이고, 제10도는 반도체 레이저 소자가 완성된 상태도이다. 이를 각 단계별로 좀더 상세히 설명해보기로 한다.
우선, 제7도를 참조하면, 최하부에는 n-GaAs기판(40)이 마련되고, n-GaAs기판(40)의 상부에는 n-AlGaInP크래드층(41)이, 그 상부에는 도핑되지 않은 GaInP활성층(42), p-AlGaInP크래드층(43) 및 p-GaInP버퍼층(44)이 저압유기금속화학증착(LP-MOCVD)법을 이용하여 순차적으로 적층 성장된다. 그리고, p-GaInP층(44)의 상부에는 리지 스트라이프가 형성될 부위에 대응하여 p+-GaAs층(45)이, 그리고 그 위에는 절연막 마스크(46)가 증착된다. 여기서, p+-GaAs층(45)은 절연막 마스크(46)의 증착을 원활하게 하는 한편 하부의 p-GaInP퍼버층(44)으로의 불순물 혼입을 방지하기 위한 것이다.
상기 절연막 마스크(46)의 증착이 완료된 후, 제8도에서와 같이, 상기 p-AlGaInP(43)의 중앙부에는 포토 리소그라피에 의해 메사형의 리지 스트라이프(RS´)가 형성된다. 여기서, 식각은 상기 절연막 마스크(46)에 의해 선택적으로 행해지며, 리지 스트라이프(RS´)는 소자의 완성 시 전류주입구 역할을 하게 된다.
메사형 리지 스트라이프(RS´)가 형성된 후, 제9도에 도시된 것처럼, 리지 스트라이프(RS´)의 양측에는 상기 절연막 마스크(46)에 의해 n+-GaInP전류차단층(47)이 상기 절연막 마스크(46)의 상면 높이가지 선택적 결정 성장에 의해 형성된다. 이때, 상기 p-AlGaInP크래드층(43)으로부터 GaInP활성층(42)으로 아연이 확산되는 것을 최소화하기 위해 520-580℃의 저온에서 결정을 성장시키며, 특히 셀렌(Se) 도우핑(doping)을 행하여 전류차단층을 고농도로 형성시키게 된다.
n+-GaInP전류차단층(47)의 성장이 완료된 후, 제10도에서와 같이 상기 절연막 마스크(46)는 제거되고, 그 하부의 P+-GaAs층(45)도 선택적 식각에 의해 제거된 후, n+-GaInP전류차단층(47)과 p-GaInP버퍼층(44)의 상면에는 p+-GaAs층(45)까지 제거한 후, 캡층을 성장하게 되므로 종래와 같은 고저항화에 따른 소자의 열화를 방지할 수 있게 된다.
이 단계까지가 반도체 레이저 소자로서의 형성은 사실상 완료된 상태이며, 여기에 상기 p+-GaAs캡층(45´)의 상면 및 n-GaAs기판(40)의 저면에 전극(49,50)이 각각 마련되어 하나의 완전한 소자로 완성된다.
이상의 설명에서와 같이 본 발명에 따른 반도체 레이저 소자의 제조방법은 전류차단층의 성장시 저온에서 성장하게 되므로 활성층으로의 불순물 혼입이 방지되어 소자의 특성을 향상시킬 수 있고, 3차성장시 절연막 마스크 및 그 하부의 p+-GaAs층까지 제거한 후 캡층을 성장하게 되므로 소자의 계면특성이 우수할 뿐만 아니라, 고저항화에 따른 열화를 방지할 수 있어 소자의 전체적인 특성이 한층 더 향상된다.

Claims (5)

  1. 그 저면에 전극이 마련되는 n-GaAs 기판과, 상기 n-GaAs 기판의 상부에 형성되는 것으로 그 상, 하부에는 크래드층이 마련되어 있으며 레이저를 발진시키는 undoped-GaInP 활성층과, 상기 undoped-GaInP 활성층의 상부에 형성되는 것으로 전류를 차단하는 n+-GaInP 전류차단층과, 상기 n+-GaInP 전류차단층의 상부에 형성되는 p+-GaAs 캡층을 구비하는 반도체 레이저 소자에 있어서, 상기 p-AlGaInP 상부크래드층의 중앙부위에는 p-AlGaInP 상부크래드층, p-GaInP 버퍼층으로 이루어진 메사형 리지 스트라이프가 적층 형성되고, 리지 스트라이프의 양측부에는 p-GaInP 버퍼층의 상부 경계면보다 상대적으로 더 높게 n+-GaInP 전류차단층이 형성되어 있는 것을 특징으로 하는 반도체 레이저 소자.
  2. 기판상에 n-크래드층, 활성층, p-크래드층, p-버퍼층 및 p+-GaAs층을 순차적으로 1차 적층 성장하는 단계; 1차성장 후, 상기 p+-GaAs층 위에 리지 스트라이프 형성을 위한 절연막 마스크를 증착하는 단계; 절연막 마스크 증착 후, 마스크를 이용한 선택적 식각에 의해 p-크래드층 중앙부에 메사형 리지 스트라이프를 형성하는 단계; 리지 스트라이프의 형성 후, n+-전류차단층을 상기 절연막 마스크에 의해 선택적으로 성장하는 단계; n+-전류차단층 성장 후, 절연막 마스크를 제거하고 p+-GaAs층을 선택적으로 식각하는 단계; 및 상기 식각을 행한 후, p+-캡층을 성장하는 단계를 포함하는 것을 특징으로 하는 반도체 레이저 소자의 제조방법.
  3. 제2항에 있어서, 상기 n+-전류차단층은 n+-GaInP의 조성을 가지는 것을 특징으로 하는 반도체 레이저 소자의 제조방법.
  4. 제2항에 있어서, 상기 n+-전류차단층은 520-580℃의 온도에서 성장시키는 것을 특징으로 하는 반도체 레이저 소자의 제조방법.
  5. 제2항 내지 제4항중의 어느 한 항에 있어서, 상기 n+-전류차단층에 셀렌 도우핑을 행하는 것을 특징으로 하는 반도체 레이저 소자의 제조방법.
KR1019940005235A 1994-03-16 1994-03-16 반도체 레이저 소자 및 그 제조방법 KR100304658B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940005235A KR100304658B1 (ko) 1994-03-16 1994-03-16 반도체 레이저 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940005235A KR100304658B1 (ko) 1994-03-16 1994-03-16 반도체 레이저 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100304658B1 true KR100304658B1 (ko) 2001-11-30

Family

ID=37529943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940005235A KR100304658B1 (ko) 1994-03-16 1994-03-16 반도체 레이저 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100304658B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281487A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 半導体レ−ザ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63281487A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 半導体レ−ザ

Similar Documents

Publication Publication Date Title
JP2827326B2 (ja) 半導体レーザの製造方法
EP0114109B1 (en) Semiconductor laser device and method for manufacturing the same
US4835783A (en) Semiconductor laser
US7215691B2 (en) Semiconductor laser device and method for fabricating the same
US6654396B1 (en) Semiconductor laser device and method for fabricating thereof
JPS5811111B2 (ja) 半導体レ−ザ装置の製造方法
KR100304658B1 (ko) 반도체 레이저 소자 및 그 제조방법
KR970011146B1 (ko) 반도체 레이저 다이오드 제조방법
KR100363240B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
JP2624881B2 (ja) 半導体レーザ素子およびその製造方法
JP2003086894A (ja) 半導体レーザ装置およびその製造方法
KR100281919B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
JPH0572118B2 (ko)
JPS6244440B2 (ko)
JP3143105B2 (ja) 半導体レーザ素子の製造方法
JP2611486B2 (ja) 半導体レーザおよびその製造方法
JP4441085B2 (ja) 半導体レーザ素子及びその製造方法
JP2628638B2 (ja) 半導体レーザ素子
JPS63278395A (ja) ダブルヘテロ型発光素子
JPH0430758B2 (ko)
JP2908125B2 (ja) 半導体レーザ素子およびその製造方法
JPH067621B2 (ja) 半導体レ−ザ装置およびその製造方法
JPH0774429A (ja) 半導体レーザ装置
JPH05206581A (ja) 半導体発光素子及びその製造方法
JPH07154026A (ja) 半導体レーザ装置及びその製法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee