JPS63281487A - 半導体レ−ザ - Google Patents

半導体レ−ザ

Info

Publication number
JPS63281487A
JPS63281487A JP11462287A JP11462287A JPS63281487A JP S63281487 A JPS63281487 A JP S63281487A JP 11462287 A JP11462287 A JP 11462287A JP 11462287 A JP11462287 A JP 11462287A JP S63281487 A JPS63281487 A JP S63281487A
Authority
JP
Japan
Prior art keywords
layer
type
etching
buried
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11462287A
Other languages
English (en)
Other versions
JP2528877B2 (ja
Inventor
Shinichi Nakatsuka
慎一 中塚
Katsutoshi Saito
斉藤 勝利
Toshihiro Kono
河野 敏弘
Takashi Kajimura
梶村 俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62114622A priority Critical patent/JP2528877B2/ja
Publication of JPS63281487A publication Critical patent/JPS63281487A/ja
Application granted granted Critical
Publication of JP2528877B2 publication Critical patent/JP2528877B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、横モード安定な発振を行うことのできる半導
体レーザに係り、特に半導体レーザの発光領域以外での
もれ電流が少なく、且つ発光領域内に結晶欠陥が導入さ
れにくくすることにより信頼性も向上した半導体レーザ
に関する。
〔従来の技術〕
従来の光吸収層選択成長構造半導体レーザは、文献(ジ
ャパニーズ・ジャーナル・オブ・アプライド・フィジッ
クス(Jpn、J、Appl、Phys、) 2 S 
(6)L498 (1986))に示された、以下のよ
うな構造である。すなわち、第5図に示すようにn型G
 a A s基板1上にn−(GaAQ) Asクラッ
ド層2、アンドープ(GaA n )As活性層3、p
 −(GaA Q )Asクラッド層4* P −G 
a A sキャップ層9を形成し、pクラッド層4をス
トライプ状の領域を残して取り除きn −(GaA Q
 )As、6で埋込んだもので、光吸収層により電流狭
搾と導波路の形成を同時に行ったものである。ここで、
7はエツチング停止層、8は選択エツチング層である。
この構造をM○CVDやMBEなどの熱非平衡状態での
結晶成長を用いて形成する場合、段差上への結晶成長に
伴う結晶欠陥や、再成長界面の電気的劣化が素子の信頼
性を低下させていた。
〔発明が解決しようとする問題点〕
本発明は、従来の光吸収層選択成長構造半導体レーザに
おいて問題であった。段差のある基板上への結晶成長に
伴う結晶欠陥と、再成長界面の電気的劣化による素子寿
命の低下を防止した半導体レーザを提供することにある
〔問題点を解決するための手段〕
上記問題を解決するため本発明では、従来構造の埋込成
長の成長界面の欠陥による素子寿命の低下を防止するた
め埋込成長前の結晶の表面にn型反転領域を設ける。
〔作用〕
本発明によれば、半導体レーザの電流挟挿を行うための
p−n接合が埋込成長界面から分離されるため、電流挟
挿効果の劣化に起因する素子不良が起きなくなる。さら
に、光吸収層中で発生した少数キャリアが光吸収層より
も禁制帯幅の大きな反転層を妨げられp −n接合に到
達しないため光起因の漏れ電流を少なくできるという効
果もある。
〔発明の実施例〕
以下図に従い本発明の詳細な説明する。
実施例1 第1図に、本実施例による半導体レーザの断面構造を示
す。この構造の作製工程は以下のとおりである。n −
G a A s基板1上にMOCVD法によりn −G
 a o、r+A Q o、aA sクラッド層2.ア
ンドープG a O,118A D、 0.14A s
活性層3+P−G a 0.5A Q o、5A sク
ラッド層4.p−G a 0.7A Q o、sA s
エツチング停止層7.p−G a o、sA Q O,
!IA S選択エツチング層8.p−G a A sキ
ャップ層9を順次結晶成長した後、通電のフォトリソグ
ラフ技術を用いて5iOzマスクを設け、リン酸系のエ
ツチング液を用いてストライプ外部のp型選択エツチン
グ層8を0.1〜0.3 μm残してエツチングし、さ
らに加熱した塩酸により残りの選択エツチング層を取り
除いた。
加熱塩酸はp −G a 0.5A Q o、11A 
s選択エツチング層8のみをエツチングp −G a 
0.7A Q o、gA sエツチング停止層7をエツ
チングしないため、正確にエツチング停止層の表面でエ
ツチングを停止することができる。さらに、塩酸の濃度
を12〜14モル%に保てば液面上でのHCflと水蒸
気の分圧比が液中のHCΩと水のモル比に一致するため
液の濃度変化がなく安定したエツチング速度が得られた
第2図は、この段階での素子の断面構造を示す。
このようにして作製した構造を、表面状態向上のための
シャローエッチを行った後再びMOCVD法によりn 
−G a A s 6に埋込んだ。この場合5iOz膜
12の上に結晶成長がおこらないMOCVD法の特性の
ためSiOx膜12は露出したままとなり、埋込み成長
後にフッ酸系エツチング液により取り除くことが出来た
。このとき、埋込界面のクラッド層側をn型に反転する
ため、埋込成長に先立ちウェハの温度を700〜900
度に保ちながらA s H8と、H2,Se や5iH
4SizHeなどのn型ドーパント原料を供給すること
により、浅いn型不純物拡散を行った。不純物拡散の結
果、従来は成長界面と同一の面が電流狭搾のためのp−
n接合となっていたのにたいし、本発明の場合は一回目
の成長層の中に接合が形成され接合の特性が安定し信頼
性が向上する。しかも、この反転層が光吸収層6中で発
生した少数キャリアが接合に到達してリーク電流を引き
起こすことを防止する作用も有している。この構造にP
電極としてCr / A uゴーOをn電極としてAu
GeNi/Cr/Au1lを蒸着し300μm角にへき
かいしてレーザチップとした。
実施例2 第2の実施例として、p −T1反転層の形成にイオン
打ち込みを用いた第3図のような構造の場合にらき述べ
る。本実施例においては、p−n反転以外のプロセスは
全て第1の実施例と同じとした。
ストライプ状リッチの形成が終った時点で、リッチ形成
のために用いたホトレジスト膜を利用して約0.1μm
の深さの81打ち込み、Si打ち込み層13を形成した
。次に、イオン打ち込みのアニールを兼ねて埋込成長を
おこないレーザ構造とした。
実施例3 第3の実施例として、p−n反転層の形成にSiの熱拡
散を用いた第4図のような構造の場合につき述べる。本
実施例においては、p −n反転以外のプロセスは全て
第1の実施例と同じとした。
ストライプ状リッヂの形成が終わった時点で、EB蒸着
法によりSiを蒸着するかスパッタ法によりa−8i膜
を形成した後、保護膜としてSiO2膜を設けて900
度において2時間のSi拡散により、Si拡散層14を
形成した。次にArイオンミリングにより拡散原料を取
り除き、実施例1と同様の埋込成長をおこないレーザ構
造とした。
【図面の簡単な説明】
第1図は本発明の実施例1の半導体レーザの断面構造図
、第2図は実施例1の埋込成長前の半導体レーザの断面
構造図、第3図は実施例2の半導体レーザの断面構造図
、第4図は実施例3の半導体レーザの断面構造図、第5
図は従来の自己整合形半導体レーザの断面構造図である
。 1− n −G a A s基板、2 ・・・n −G
ao、5A Q o、5Asクラッド層、3・・・アン
ドープGao、seA n O,14A8活性層、4−
 p −G a o、sA Q O,RA Sクラッド
層、5− n −Gao、5A fl O,FIASP
−n反転層、6− n −GaAs光吸収層、7− p
 −G a O,7’A fl o、sA sエツチン
グ停止層、8− p −G a O,FIA 1i o
、5A s選択エツチング層、9・・・p −G a 
A sキャップ層、10− Cr / A u、11−
AuGeNi/Cr/Au、12−8iO2膜、13−
 n −G a o、5A 11 o、FIA sイオ
ン打ち込み層、14・・・n−Gao、5AQo、5A
sSi拡散層。

Claims (1)

    【特許請求の範囲】
  1. 1、少なくとも第1の半導体層と、該第1の半導体層を
    はさむように設けた、該半導体層より広い禁制帯幅で導
    電型の互いに異なる第2、及び第3の半導体層を有し、
    第3の半導体層のストライプ状の部分を除いて第3の半
    導体層を、活性層で発生した光がしみだすに十分な深さ
    まで光吸収のある第4の半導体層により置きかえた半導
    体層レーザ構造において、第3の半導体層と第4の半導
    体層の界面に、第4の半導体層よりも大きな禁制帯幅で
    第4の半導体層と同一導電型の第5の半導体層を設けた
    ことを特徴とする半導体レーザ。
JP62114622A 1987-05-13 1987-05-13 半導体レ−ザ Expired - Lifetime JP2528877B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62114622A JP2528877B2 (ja) 1987-05-13 1987-05-13 半導体レ−ザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62114622A JP2528877B2 (ja) 1987-05-13 1987-05-13 半導体レ−ザ

Publications (2)

Publication Number Publication Date
JPS63281487A true JPS63281487A (ja) 1988-11-17
JP2528877B2 JP2528877B2 (ja) 1996-08-28

Family

ID=14642464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62114622A Expired - Lifetime JP2528877B2 (ja) 1987-05-13 1987-05-13 半導体レ−ザ

Country Status (1)

Country Link
JP (1) JP2528877B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02202086A (ja) * 1989-01-31 1990-08-10 Fuji Electric Co Ltd 半導体レーザ装置及びその製造方法
KR100304658B1 (ko) * 1994-03-16 2001-11-30 윤종용 반도체 레이저 소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02202086A (ja) * 1989-01-31 1990-08-10 Fuji Electric Co Ltd 半導体レーザ装置及びその製造方法
KR100304658B1 (ko) * 1994-03-16 2001-11-30 윤종용 반도체 레이저 소자 및 그 제조방법

Also Published As

Publication number Publication date
JP2528877B2 (ja) 1996-08-28

Similar Documents

Publication Publication Date Title
US5093278A (en) Method of manufacturing a semiconductor laser
US5665612A (en) Method for fabricating a planar buried heterostructure laser diode
JPH0474877B2 (ja)
JPH0851250A (ja) 半導体レーザ
JPS5811111B2 (ja) 半導体レ−ザ装置の製造方法
JP2525788B2 (ja) 半導体レ−ザ装置の製造方法
JPS63281487A (ja) 半導体レ−ザ
JPH0416033B2 (ja)
JPH07254750A (ja) 半導体レーザ
JPH05218585A (ja) 半導体発光装置
JPS6352479B2 (ja)
JPH0710019B2 (ja) 埋込み構造半導体レ−ザの製造方法
JP2642403B2 (ja) 半導体レーザの製造方法
JPH0682886B2 (ja) 半導体レーザ装置の製造方法
JPH02202085A (ja) 半導体レーザ装置の製造方法
JPH01304793A (ja) 半導体レーザ装置の製造方法
JPH05226774A (ja) 半導体レーザ素子とその製造方法
JPH0567849A (ja) 半導体発光素子
JPS6237835B2 (ja)
JP2525617B2 (ja) 半導体レ−ザの製造方法
KR100290861B1 (ko) 반도체레이저다이오드의제조방법
JPS62159486A (ja) 半導体発光装置
JPS60137082A (ja) 半導体レ−ザ装置及びその製造方法
JPH04261082A (ja) 半導体レ−ザ装置
JPH0680869B2 (ja) 半導体レーザ素子

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term