JPH0567849A - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JPH0567849A JPH0567849A JP3227144A JP22714491A JPH0567849A JP H0567849 A JPH0567849 A JP H0567849A JP 3227144 A JP3227144 A JP 3227144A JP 22714491 A JP22714491 A JP 22714491A JP H0567849 A JPH0567849 A JP H0567849A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type inp
- semiconductor layer
- type
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【目的】 優れた特性を有し、再現性が良く高い歩留り
と生産性を得る。 【構成】 メサストライプ１３が形成されたＰ型ＩｎＰ
基板１上に、第１のエピタキシャル成長によりＮ型Ｉｎ
Ｐブロック層２とＰ型ＩｎＰバッファ層３とＩｎＧａＡ
ｓＰ活性層４とＮ型ＩｎＰクラッド層５を積層し、Ｉｎ
ＧａＡｓＰ活性層４とＮ型ＩｎＰクラッド層５を選択的
に除去し、第２のエピタキシャル成長によりＰ型ＩｎＰ
埋め込み層６とＮ型ＩｎＰ電流阻止層７とＰ型ＩｎＰ電
流阻止層８とＮ型ＩｎＰ埋め込み層９を成長させ、最後
にＮ側電極１０とＰ側電極１１を形成している。Ｎ型Ｉ
ｎＰブロック層２とＰ型ＩｎＰ埋め込み層６とＮ型Ｉｎ
Ｐ電流阻止層７とＰ型ＩｎＰ電流阻止層８は、二相融液
法で選択的に成長できるため厳密に過飽和度を制御する
必要がない。電流阻止領域１４はＩｎＧａＡｓＰ活性層
４を含めたＰＮＰＱＮ構造の高いＯＮ電圧のサイリスタ
を有する。
と生産性を得る。 【構成】 メサストライプ１３が形成されたＰ型ＩｎＰ
基板１上に、第１のエピタキシャル成長によりＮ型Ｉｎ
Ｐブロック層２とＰ型ＩｎＰバッファ層３とＩｎＧａＡ
ｓＰ活性層４とＮ型ＩｎＰクラッド層５を積層し、Ｉｎ
ＧａＡｓＰ活性層４とＮ型ＩｎＰクラッド層５を選択的
に除去し、第２のエピタキシャル成長によりＰ型ＩｎＰ
埋め込み層６とＮ型ＩｎＰ電流阻止層７とＰ型ＩｎＰ電
流阻止層８とＮ型ＩｎＰ埋め込み層９を成長させ、最後
にＮ側電極１０とＰ側電極１１を形成している。Ｎ型Ｉ
ｎＰブロック層２とＰ型ＩｎＰ埋め込み層６とＮ型Ｉｎ
Ｐ電流阻止層７とＰ型ＩｎＰ電流阻止層８は、二相融液
法で選択的に成長できるため厳密に過飽和度を制御する
必要がない。電流阻止領域１４はＩｎＧａＡｓＰ活性層
４を含めたＰＮＰＱＮ構造の高いＯＮ電圧のサイリスタ
を有する。
Description
【０００１】
【産業上の利用分野】この発明は、光ファイバ−通信等
に利用される長波長帯半導体レ−ザ等の半導体発光素子
に関する。
に利用される長波長帯半導体レ−ザ等の半導体発光素子
に関する。
【０００２】
【従来の技術】半導体レ−ザは通常活性層を含むダブル
ヘテロ接合を第１のエピタキシャル成長により形成し、
ストライプエッチングにより発振領域を限定した後、第
２のエピタキシャル成長によりストライプを埋め込むこ
とによって作製される。このとき発振領域以外の領域に
はＰＮＰＮ構造のサイリスタが形成され、電流阻止領域
となる。このサイリスタがＯＦＦ状態を保っている限
り、電流は発振領域に集中し、良好な発振効率が維持さ
れる。従って、サイリスタのＯＮ電圧を高くすることが
レ−ザの性能を向上させることになる。特に高温動作時
や高出力動作時においてはレ−ザにかかる電圧が高くな
るため、高いＯＮ電圧を有するサイリスタを形成する必
要がある。この方法としては、アイ イ− イ− イ−
ジャ−ナルオブ ライトウェ−ブ テクノロジ− (I
EEE JOURNAL OF LIGHTWAVE TECHNOLOGY) 第ＬＴ−２巻
第４号（１９８４年８月）第４９６ペ−ジにも記載され
ているように、サイリスタの構造をＰＮＰＱＮ（Ｑは４
元層）とし、禁制帯幅の小さいＱ層を入れることにより
電子の注入効率を小さくしてＯＮ電圧を高くするやりか
たがある。この構造を用いた半導体発光素子の一例を図
４に示す。これは、アイイ− イ− イ− ジャ−ナル
オブ ライトウェ−ブ テクノロジ− (IEEE JOURNAL OF LIGHTWAVE TECHNOLOGY) 第ＬＴ−１巻第１
号（１９８３年３月）第１９５ペ−ジにも記載されてい
るように、ＤＣ−ＰＢＨ型と呼ばれており、高出力、高
温動作等の良好な特性が得られている。
ヘテロ接合を第１のエピタキシャル成長により形成し、
ストライプエッチングにより発振領域を限定した後、第
２のエピタキシャル成長によりストライプを埋め込むこ
とによって作製される。このとき発振領域以外の領域に
はＰＮＰＮ構造のサイリスタが形成され、電流阻止領域
となる。このサイリスタがＯＦＦ状態を保っている限
り、電流は発振領域に集中し、良好な発振効率が維持さ
れる。従って、サイリスタのＯＮ電圧を高くすることが
レ−ザの性能を向上させることになる。特に高温動作時
や高出力動作時においてはレ−ザにかかる電圧が高くな
るため、高いＯＮ電圧を有するサイリスタを形成する必
要がある。この方法としては、アイ イ− イ− イ−
ジャ−ナルオブ ライトウェ−ブ テクノロジ− (I
EEE JOURNAL OF LIGHTWAVE TECHNOLOGY) 第ＬＴ−２巻
第４号（１９８４年８月）第４９６ペ−ジにも記載され
ているように、サイリスタの構造をＰＮＰＱＮ（Ｑは４
元層）とし、禁制帯幅の小さいＱ層を入れることにより
電子の注入効率を小さくしてＯＮ電圧を高くするやりか
たがある。この構造を用いた半導体発光素子の一例を図
４に示す。これは、アイイ− イ− イ− ジャ−ナル
オブ ライトウェ−ブ テクノロジ− (IEEE JOURNAL OF LIGHTWAVE TECHNOLOGY) 第ＬＴ−１巻第１
号（１９８３年３月）第１９５ペ−ジにも記載されてい
るように、ＤＣ−ＰＢＨ型と呼ばれており、高出力、高
温動作等の良好な特性が得られている。
【０００３】以下従来の半導体発光素子について説明す
る。図４は従来の半導体発光素子であるＤＣ−ＰＢＨ型
レーザの要部断面図である。図に示すように従来の半導
体発光素子は、Ｎ型ＩｎＰ基板５１の上にＮ型ＩｎＰバ
ッファ層５２、ＩｎＧａＡｓＰ活性層５３、Ｐ型ＩｎＰ
クラッド層５４、Ｐ型ＩｎＰブロック層５５、Ｎ型Ｉｎ
Ｐブロック層５６、Ｐ型ＩｎＰ埋め込み層５７、Ｐ型Ｉ
ｎＧａＡｓＰキャップ層５８が形成されており、一部に
メサストライプを形成するための溝５９を有している。
６０はメサストライプ、６１は発振領域である。
る。図４は従来の半導体発光素子であるＤＣ−ＰＢＨ型
レーザの要部断面図である。図に示すように従来の半導
体発光素子は、Ｎ型ＩｎＰ基板５１の上にＮ型ＩｎＰバ
ッファ層５２、ＩｎＧａＡｓＰ活性層５３、Ｐ型ＩｎＰ
クラッド層５４、Ｐ型ＩｎＰブロック層５５、Ｎ型Ｉｎ
Ｐブロック層５６、Ｐ型ＩｎＰ埋め込み層５７、Ｐ型Ｉ
ｎＧａＡｓＰキャップ層５８が形成されており、一部に
メサストライプを形成するための溝５９を有している。
６０はメサストライプ、６１は発振領域である。
【０００４】このように、ＩｎＧａＡｓＰ活性層５３を
含み、溝５９の外側にＰ型ＩｎＰ埋め込み層５７から下
の方にＮ型ＩｎＰバッファ層５２にいたる層がＰＮＰＱ
Ｎ構造のサイリスタを形成しており、電流阻止領域のＯ
Ｎ電圧を高くすることができる。そのために、高出力動
作時においても発振領域６１に有効に電流が注入され、
良好な発振効率が維持される。
含み、溝５９の外側にＰ型ＩｎＰ埋め込み層５７から下
の方にＮ型ＩｎＰバッファ層５２にいたる層がＰＮＰＱ
Ｎ構造のサイリスタを形成しており、電流阻止領域のＯ
Ｎ電圧を高くすることができる。そのために、高出力動
作時においても発振領域６１に有効に電流が注入され、
良好な発振効率が維持される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来のＤＣ−ＰＢＨ型レ−ザは、特性面では非常に優れる
が、作製工程において以下のような課題を有している。
ＤＣ−ＰＢＨ型レ−ザではＰＮＰＱＮ構造のサイリスタ
を形成するために、第２のエピタキシャル成長において
Ｐ型ＩｎＰブロック層５５とＮ型ＩｎＰブロック層５６
とＰ型ＩｎＰ埋め込み層５７とＰ型ＩｎＧａＡｓＰキャ
ップ層５８を成長させるが、このときＰ型ＩｎＰブロッ
ク層５５とＮ型ＩｎＰブロック層５６はメサストライプ
６０の上部には成長させないようにしている。これはメ
ルト溶液中の過飽和度を厳密に制御し、溝５９の段差部
の成長速度の速い領域を利用して、メサストライプ６０
の上部の過飽和度をなくし成長させないようにしてい
る。ところが、わずかに過飽和度が変動したり、溝５９
の段差部の形状がわずかに異なった場合では、メサスト
ライプ６０の上部にわずかに過飽和度がつき成長するこ
とがある。さらに、メサストライプ６０の上部に結晶が
成長しない場合でも過飽和度がわずかに小さくなると、
溝５９の肩の部分でＮ型ＩｎＰブロック層５６が途切れ
ることが生じる。これらのことによりＤＣ−ＰＢＨ型レ
−ザは、その構造上における問題から再現性良く形成す
ることが困難であり、歩留りが低く生産性が悪いという
問題を有していた。
来のＤＣ−ＰＢＨ型レ−ザは、特性面では非常に優れる
が、作製工程において以下のような課題を有している。
ＤＣ−ＰＢＨ型レ−ザではＰＮＰＱＮ構造のサイリスタ
を形成するために、第２のエピタキシャル成長において
Ｐ型ＩｎＰブロック層５５とＮ型ＩｎＰブロック層５６
とＰ型ＩｎＰ埋め込み層５７とＰ型ＩｎＧａＡｓＰキャ
ップ層５８を成長させるが、このときＰ型ＩｎＰブロッ
ク層５５とＮ型ＩｎＰブロック層５６はメサストライプ
６０の上部には成長させないようにしている。これはメ
ルト溶液中の過飽和度を厳密に制御し、溝５９の段差部
の成長速度の速い領域を利用して、メサストライプ６０
の上部の過飽和度をなくし成長させないようにしてい
る。ところが、わずかに過飽和度が変動したり、溝５９
の段差部の形状がわずかに異なった場合では、メサスト
ライプ６０の上部にわずかに過飽和度がつき成長するこ
とがある。さらに、メサストライプ６０の上部に結晶が
成長しない場合でも過飽和度がわずかに小さくなると、
溝５９の肩の部分でＮ型ＩｎＰブロック層５６が途切れ
ることが生じる。これらのことによりＤＣ−ＰＢＨ型レ
−ザは、その構造上における問題から再現性良く形成す
ることが困難であり、歩留りが低く生産性が悪いという
問題を有していた。
【０００６】この発明は上記従来の問題を解決するもの
で、優れた特性を有し、再現性が良く高い歩留りと生産
性が得られる半導体発光素子を提供することを目的とす
る。
で、優れた特性を有し、再現性が良く高い歩留りと生産
性が得られる半導体発光素子を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】この目的を達成するため
にこの発明の半導体発光素子は、所定の幅と高さのメサ
ストライプが形成された一導電型の半導体基板と、メサ
ストライプ上部を除く半導体基板上に形成された他導電
型の第１の半導体層と、この第１の半導体層およびメサ
ストライプ上に形成された一導電型の第２の半導体層
と、この第２の半導体層上に選択的に形成された活性層
となる第３の半導体層と、この第３の半導体層上に形成
された他導電型の第４の半導体層と、第３の半導体層お
よび第４の半導体層の形成領域を除く第２の半導体層上
に形成された一導電型の第５の半導体層と、この第５の
半導体層上に形成された他導電型の第６の半導体層と、
この第６の半導体層上に形成された一導電型の第７の半
導体層と、この第７の半導体層および第４の半導体層上
に形成された他導電型の第８の半導体層とを備えてい
る。
にこの発明の半導体発光素子は、所定の幅と高さのメサ
ストライプが形成された一導電型の半導体基板と、メサ
ストライプ上部を除く半導体基板上に形成された他導電
型の第１の半導体層と、この第１の半導体層およびメサ
ストライプ上に形成された一導電型の第２の半導体層
と、この第２の半導体層上に選択的に形成された活性層
となる第３の半導体層と、この第３の半導体層上に形成
された他導電型の第４の半導体層と、第３の半導体層お
よび第４の半導体層の形成領域を除く第２の半導体層上
に形成された一導電型の第５の半導体層と、この第５の
半導体層上に形成された他導電型の第６の半導体層と、
この第６の半導体層上に形成された一導電型の第７の半
導体層と、この第７の半導体層および第４の半導体層上
に形成された他導電型の第８の半導体層とを備えてい
る。
【０００８】
【作用】この構成によって、作製時に溶液の過飽和度を
厳密に制御する必要なく、メサストライプを除く領域に
半導体基板および第１ないし第４の半導体層からなるＰ
ＮＰＱＮ構造の高いＯＮ電圧を有するサイリスタを含む
電流阻止領域を形成することができるため、高温動作時
や高出力動作時においても高い発振効率を維持するとい
う優れた特性を有するとともに、製作上再現性が良く高
い歩留りと生産性が得られる。
厳密に制御する必要なく、メサストライプを除く領域に
半導体基板および第１ないし第４の半導体層からなるＰ
ＮＰＱＮ構造の高いＯＮ電圧を有するサイリスタを含む
電流阻止領域を形成することができるため、高温動作時
や高出力動作時においても高い発振効率を維持するとい
う優れた特性を有するとともに、製作上再現性が良く高
い歩留りと生産性が得られる。
【０００９】
【実施例】この発明の一実施例における半導体発光素子
についてＩｎＧａＡｓＰ／ＩｎＰ系レ−ザを例として図
面を参照しながら説明する。図１はこの発明の一実施例
における半導体発光素子の断面図である。この半導体発
光素子は、メサストライプ１３が形成されたＰ型ＩｎＰ
基板（半導体基板）１上に、第１のエピタキシャル成長
によりＮ型ＩｎＰブロック層（第１の半導体層）２とＰ
型ＩｎＰバッファ層（第２の半導体層）３とＩｎＧａＡ
ｓＰ活性層（第３の半導体層）４とＮ型ＩｎＰクラッド
層（第４の半導体層）５を積層し、ＩｎＧａＡｓＰ活性
層４とＮ型ＩｎＰクラッド層５を選択的に除去し、第２
のエピタキシャル成長によりＰ型ＩｎＰ埋め込み層（第
５の半導体層）６とＮ型ＩｎＰ電流阻止層（第６の半導
体層）７とＰ型ＩｎＰ電流阻止層（第７の半導体層）８
とＮ型ＩｎＰ埋め込み層（第８の半導体層）９を成長さ
せ、最後にＮ側電極１０とＰ側電極１１を形成してい
る。
についてＩｎＧａＡｓＰ／ＩｎＰ系レ−ザを例として図
面を参照しながら説明する。図１はこの発明の一実施例
における半導体発光素子の断面図である。この半導体発
光素子は、メサストライプ１３が形成されたＰ型ＩｎＰ
基板（半導体基板）１上に、第１のエピタキシャル成長
によりＮ型ＩｎＰブロック層（第１の半導体層）２とＰ
型ＩｎＰバッファ層（第２の半導体層）３とＩｎＧａＡ
ｓＰ活性層（第３の半導体層）４とＮ型ＩｎＰクラッド
層（第４の半導体層）５を積層し、ＩｎＧａＡｓＰ活性
層４とＮ型ＩｎＰクラッド層５を選択的に除去し、第２
のエピタキシャル成長によりＰ型ＩｎＰ埋め込み層（第
５の半導体層）６とＮ型ＩｎＰ電流阻止層（第６の半導
体層）７とＰ型ＩｎＰ電流阻止層（第７の半導体層）８
とＮ型ＩｎＰ埋め込み層（第８の半導体層）９を成長さ
せ、最後にＮ側電極１０とＰ側電極１１を形成してい
る。
【００１０】この半導体発光素子において、電流は、Ｐ
型ＩｎＰ基板１のメサストライプ１３よりＰ型ＩｎＰバ
ッファ層３を通って発振領域１２へ有効に注入される。
電流阻止領域１４は、ＩｎＧａＡｓＰ活性層４を含めた
ＰＮＰＱＮ構造のサイリスタとなっているため、ＯＮ電
圧が高く高温動作時や高出力動作時においてもＯＦＦ状
態を保つことができ、高い発振効率を維持することがで
きる。
型ＩｎＰ基板１のメサストライプ１３よりＰ型ＩｎＰバ
ッファ層３を通って発振領域１２へ有効に注入される。
電流阻止領域１４は、ＩｎＧａＡｓＰ活性層４を含めた
ＰＮＰＱＮ構造のサイリスタとなっているため、ＯＮ電
圧が高く高温動作時や高出力動作時においてもＯＦＦ状
態を保つことができ、高い発振効率を維持することがで
きる。
【００１１】次に、この半導体発光素子の第１の作製方
法について説明する。図２（ａ）〜（ｃ）はこの第１の
作製方法を示す工程断面図である。まず、同図（ａ）に
示すように，Ｐ型ＩｎＰ基板１の上に通常のフォトリソ
グラフィ工程とエッチング工程によりメサストライプ１
３を形成する。メサストライプ１３の幅と高さは、それ
ぞれ約２μｍと約０．７μｍとする。
法について説明する。図２（ａ）〜（ｃ）はこの第１の
作製方法を示す工程断面図である。まず、同図（ａ）に
示すように，Ｐ型ＩｎＰ基板１の上に通常のフォトリソ
グラフィ工程とエッチング工程によりメサストライプ１
３を形成する。メサストライプ１３の幅と高さは、それ
ぞれ約２μｍと約０．７μｍとする。
【００１２】次に、同図（ｂ）に示すように、第１の液
相エピタキシャル成長によりＮ型ＩｎＰブロック層２と
Ｐ型ＩｎＰバッファ層３とＩｎＧａＡｓＰ活性層４とＮ
型ＩｎＰクラッド層５を積層する。このとき，Ｎ型Ｉｎ
Ｐブロック層２はメサストライプ１３の上を除いて選択
的に成長させる。これは二相融液法を用いることにより
容易に行なうことができる。二相融液法は、ＩｎＰ結晶
をメルト溶液中に過剰に入れることにより、溶液の過飽
和度を安定して小さく抑えることができるため、メサス
トライプ１３のような段差の上部では過飽和度がなくな
り成長しない。これは、厳密に過飽和度を制御して成長
しなければならないＤＣ−ＰＢＨ型に比べて非常に容易
に実施できるものである。各層の厚みは、Ｎ型ＩｎＰブ
ロック層２を０．７μｍ、Ｐ型ＩｎＰバッファ層３を
０．５μｍ、ＩｎＧａＡｓＰ活性層４を０．１μｍ、Ｎ
型ＩｎＰクラッド層５を０．７μｍとした。
相エピタキシャル成長によりＮ型ＩｎＰブロック層２と
Ｐ型ＩｎＰバッファ層３とＩｎＧａＡｓＰ活性層４とＮ
型ＩｎＰクラッド層５を積層する。このとき，Ｎ型Ｉｎ
Ｐブロック層２はメサストライプ１３の上を除いて選択
的に成長させる。これは二相融液法を用いることにより
容易に行なうことができる。二相融液法は、ＩｎＰ結晶
をメルト溶液中に過剰に入れることにより、溶液の過飽
和度を安定して小さく抑えることができるため、メサス
トライプ１３のような段差の上部では過飽和度がなくな
り成長しない。これは、厳密に過飽和度を制御して成長
しなければならないＤＣ−ＰＢＨ型に比べて非常に容易
に実施できるものである。各層の厚みは、Ｎ型ＩｎＰブ
ロック層２を０．７μｍ、Ｐ型ＩｎＰバッファ層３を
０．５μｍ、ＩｎＧａＡｓＰ活性層４を０．１μｍ、Ｎ
型ＩｎＰクラッド層５を０．７μｍとした。
【００１３】次に、同図（ｃ）に示すように、通常のフ
ォトリソグラフィ工程とエッチング工程により、ＩｎＧ
ａＡｓＰ活性層４とＮ型ＩｎＰクラッド層５を選択的に
除去しメサストライプ１５を形成する。これは、Ｎ型Ｉ
ｎＰクラッド層５の選択エッチングとして塩酸（ＨＣ
ｌ）を用い、ＩｎＧａＡｓＰ活性層４の選択エッチング
として硫酸（Ｈ2 ＳＯ4 ）：過酸化水素水（Ｈ2 Ｏ2 ）
を用いることにより容易に行なうことができる。
ォトリソグラフィ工程とエッチング工程により、ＩｎＧ
ａＡｓＰ活性層４とＮ型ＩｎＰクラッド層５を選択的に
除去しメサストライプ１５を形成する。これは、Ｎ型Ｉ
ｎＰクラッド層５の選択エッチングとして塩酸（ＨＣ
ｌ）を用い、ＩｎＧａＡｓＰ活性層４の選択エッチング
として硫酸（Ｈ2 ＳＯ4 ）：過酸化水素水（Ｈ2 Ｏ2 ）
を用いることにより容易に行なうことができる。
【００１４】次に、第２の液相エピタキシャル成長によ
りＰ型ＩｎＰ埋め込み層６とＮ型ＩｎＰ電流阻止層７と
Ｐ型ＩｎＰ電流阻止層８とＮ型ＩｎＰ埋め込み層９を成
長させる。Ｐ型ＩｎＰ埋め込み層６とＮ型ＩｎＰ電流阻
止層７とＰ型ＩｎＰ電流阻止層８は、Ｎ型ＩｎＰブロッ
ク層２の成長と同様、二相融液法により成長する。これ
により、容易にメサストライプ１５の上を除いて選択的
に成長させることができる。第２の液相エピタキシャル
成長後、Ｎ側電極１０とＰ側電極１１を形成し、図１に
示す半導体発光素子とする。
りＰ型ＩｎＰ埋め込み層６とＮ型ＩｎＰ電流阻止層７と
Ｐ型ＩｎＰ電流阻止層８とＮ型ＩｎＰ埋め込み層９を成
長させる。Ｐ型ＩｎＰ埋め込み層６とＮ型ＩｎＰ電流阻
止層７とＰ型ＩｎＰ電流阻止層８は、Ｎ型ＩｎＰブロッ
ク層２の成長と同様、二相融液法により成長する。これ
により、容易にメサストライプ１５の上を除いて選択的
に成長させることができる。第２の液相エピタキシャル
成長後、Ｎ側電極１０とＰ側電極１１を形成し、図１に
示す半導体発光素子とする。
【００１５】この作製方法の特長は、Ｎ型ＩｎＰブロッ
ク層２とＰ型ＩｎＰ埋め込み層６とＮ型ＩｎＰ電流阻止
層７とＰ型ＩｎＰ電流阻止層８を二相融液法を用いて成
長できる点にある。これにより、溶液の過飽和度を厳密
に制御する必要がなくなり、非常に再現性良く作製でき
るとともに、歩留りを向上させることができ、生産性に
優れている。
ク層２とＰ型ＩｎＰ埋め込み層６とＮ型ＩｎＰ電流阻止
層７とＰ型ＩｎＰ電流阻止層８を二相融液法を用いて成
長できる点にある。これにより、溶液の過飽和度を厳密
に制御する必要がなくなり、非常に再現性良く作製でき
るとともに、歩留りを向上させることができ、生産性に
優れている。
【００１６】次に、この半導体発光素子の第２の作製方
法について説明する。図３（ａ）は第２の作製方法を説
明するための工程断面図、同図（ｂ）は同図（ａ）の要
部拡大図である。まず第１の作製方法と同様に、図２
（ａ）に示すようにＰ型ＩｎＰ基板１上に通常のフォト
リソグラフィ工程とエッチング工程によりメサストライ
プ１３を形成する。
法について説明する。図３（ａ）は第２の作製方法を説
明するための工程断面図、同図（ｂ）は同図（ａ）の要
部拡大図である。まず第１の作製方法と同様に、図２
（ａ）に示すようにＰ型ＩｎＰ基板１上に通常のフォト
リソグラフィ工程とエッチング工程によりメサストライ
プ１３を形成する。
【００１７】次に図３（ａ）に示すように、第１の液相
エピタキシャル成長によりＮ型ＩｎＰブロック層２１と
Ｐ型ＩｎＰバッファ層２２とＩｎＧａＡｓＰ活性層２３
とＮ型ＩｎＰクラッド２４を積層するのであるが、第１
の作製方法と異なるところは、第１層目のＮ型ＩｎＰブ
ロック層２１をメサストライプ１３の上にも成長させる
ところにある。Ｎ型ＩｎＰブロック層２１の厚みを１μ
ｍとすれば、メサストライプ１３の上に約０．３μｍ成
長する。ＩｎＰ系の場合、通常Ｐ型のド−パントとして
亜鉛（Ｚｎ）をもちいるが、Ｚｎは拡散係数が大きいた
め成長中にＮ型層への拡散が起きる。この様子を図３
（ｂ）に示す。
エピタキシャル成長によりＮ型ＩｎＰブロック層２１と
Ｐ型ＩｎＰバッファ層２２とＩｎＧａＡｓＰ活性層２３
とＮ型ＩｎＰクラッド２４を積層するのであるが、第１
の作製方法と異なるところは、第１層目のＮ型ＩｎＰブ
ロック層２１をメサストライプ１３の上にも成長させる
ところにある。Ｎ型ＩｎＰブロック層２１の厚みを１μ
ｍとすれば、メサストライプ１３の上に約０．３μｍ成
長する。ＩｎＰ系の場合、通常Ｐ型のド−パントとして
亜鉛（Ｚｎ）をもちいるが、Ｚｎは拡散係数が大きいた
め成長中にＮ型層への拡散が起きる。この様子を図３
（ｂ）に示す。
【００１８】図３（ｂ）は、図３（ａ）のメサストライ
プ上部２５を拡大したものであるが、成長中にＰ型Ｉｎ
Ｐ基板１とＰ型ＩｎＰバッファ層２２からＺｎがＮ型Ｉ
ｎＰブロック層２１へ拡散した状態を示している。Ｐ型
ＩｎＰ基板１からＮ型ＩｎＰブロック層２１へＺｎが拡
散してＰ型に反転した部分が反転領域２６であり、Ｐ型
ＩｎＰバッファ層２２からＮ型ＩｎＰブロック層２１へ
Ｚｎが拡散してＰ型に反転した部分が反転領域２７であ
る。この反転領域２６，２７の深さはＰ型とＮ型のキャ
リア濃度の差によって決まる。Ｎ型ＩｎＰブロック層２
１のキャリア濃度に対してＰ型ＩｎＰ基板１のキャリア
濃度を約３倍、Ｐ型ＩｎＰバッファ層２２のキャリア濃
度を約１．５倍としたとき、反転深さ、すなわち反転領
域２６と反転領域２７の幅は、それぞれ約０．２μｍと
約０．１μｍとなる。したがって図３（ｂ）に示すよう
に、メサストライプ１３の上で反転領域２６と反転領域
２７がつながり、Ｐ型ＩｎＰ基板１とＰ型ＩｎＰバッフ
ァ層２２を電気的に導通させることができる。
プ上部２５を拡大したものであるが、成長中にＰ型Ｉｎ
Ｐ基板１とＰ型ＩｎＰバッファ層２２からＺｎがＮ型Ｉ
ｎＰブロック層２１へ拡散した状態を示している。Ｐ型
ＩｎＰ基板１からＮ型ＩｎＰブロック層２１へＺｎが拡
散してＰ型に反転した部分が反転領域２６であり、Ｐ型
ＩｎＰバッファ層２２からＮ型ＩｎＰブロック層２１へ
Ｚｎが拡散してＰ型に反転した部分が反転領域２７であ
る。この反転領域２６，２７の深さはＰ型とＮ型のキャ
リア濃度の差によって決まる。Ｎ型ＩｎＰブロック層２
１のキャリア濃度に対してＰ型ＩｎＰ基板１のキャリア
濃度を約３倍、Ｐ型ＩｎＰバッファ層２２のキャリア濃
度を約１．５倍としたとき、反転深さ、すなわち反転領
域２６と反転領域２７の幅は、それぞれ約０．２μｍと
約０．１μｍとなる。したがって図３（ｂ）に示すよう
に、メサストライプ１３の上で反転領域２６と反転領域
２７がつながり、Ｐ型ＩｎＰ基板１とＰ型ＩｎＰバッフ
ァ層２２を電気的に導通させることができる。
【００１９】以降の工程は第１の作製方法と全く同様で
ある。この第２の作製方法の特長は、Ｎ型ＩｎＰブロッ
ク層２１をメサストライプ１３の上にも成長させること
ができる点にある。これにより、溶液の過飽和度を厳密
に制御する必要がなくなり、非常に再現性良く作製する
ことができるとともに、歩留りを向上させることがで
き、生産性に優れている。
ある。この第２の作製方法の特長は、Ｎ型ＩｎＰブロッ
ク層２１をメサストライプ１３の上にも成長させること
ができる点にある。これにより、溶液の過飽和度を厳密
に制御する必要がなくなり、非常に再現性良く作製する
ことができるとともに、歩留りを向上させることがで
き、生産性に優れている。
【００２０】次に、このようにして作製されたこの実施
例の半導体発光素子の特性について説明する。発振しき
い値は約１５ｍＡ、外部微分量子効率として片面当り約
２７％が得られた。また、最大光出力６５ｍＷ、最高発
振温度として１２５℃が得られた。このような高出力、
高温動作が得られたのは、電流阻止領域１４のＰＮＰＱ
Ｎサイリスタが有効に働いているためと考えられる。
例の半導体発光素子の特性について説明する。発振しき
い値は約１５ｍＡ、外部微分量子効率として片面当り約
２７％が得られた。また、最大光出力６５ｍＷ、最高発
振温度として１２５℃が得られた。このような高出力、
高温動作が得られたのは、電流阻止領域１４のＰＮＰＱ
Ｎサイリスタが有効に働いているためと考えられる。
【００２１】なお、この実施例ではＩｎＧａＡｓＰ／Ｉ
ｎＰ系について説明したが，他の化合物半導体材料（例
えばＡｌＧａＡｓ／ＧａＡｓ系）でも構わない。
ｎＰ系について説明したが，他の化合物半導体材料（例
えばＡｌＧａＡｓ／ＧａＡｓ系）でも構わない。
【００２２】
【発明の効果】以上のようにこの発明は、作製時に溶液
の過飽和度を厳密に制御する必要なく、メサストライプ
を除く領域に半導体基板および第１ないし第４の半導体
層からなるＰＮＰＱＮ構造の高いＯＮ電圧を有するサイ
リスタを含む電流阻止領域を形成することができる優れ
た半導体発光素子を実現できるものである。また作製
上、非常に再現性が良く、高い歩留まりと生産性が得ら
れるものであり、その工業的価値は十分大きい。
の過飽和度を厳密に制御する必要なく、メサストライプ
を除く領域に半導体基板および第１ないし第４の半導体
層からなるＰＮＰＱＮ構造の高いＯＮ電圧を有するサイ
リスタを含む電流阻止領域を形成することができる優れ
た半導体発光素子を実現できるものである。また作製
上、非常に再現性が良く、高い歩留まりと生産性が得ら
れるものであり、その工業的価値は十分大きい。
【図１】この発明の一実施例における半導体発光素子の
断面図である。
断面図である。
【図２】同実施例における半導体発光素子の第１の作製
方法を示す工程断面図である。
方法を示す工程断面図である。
【図３】（ａ）は同実施例における半導体発光素子の第
２の作製方法を説明するための工程断面図、（ｂ）は同
図（ａ）の要部拡大図である。
２の作製方法を説明するための工程断面図、（ｂ）は同
図（ａ）の要部拡大図である。
【図４】従来の半導体発光素子の要部断面図である。
１ Ｐ型ＩｎＰ基板（半導体基板） ２ Ｎ型ＩｎＰブロック層（第１の半導体層） ３ Ｐ型ＩｎＰバッファ層（第２の半導体層） ４ ＩｎＧａＡｓＰ活性層（第３の半導体層） ５ Ｎ型ＩｎＰクラッド層（第４の半導体層） ６ Ｐ型ＩｎＰ埋め込み層（第５の半導体層） ７ Ｎ型ＩｎＰ電流阻止層（第６の半導体層） ８ Ｐ型ＩｎＰ電流阻止層（第７の半導体層） ９ Ｎ型ＩｎＰ埋め込み層（第８の半導体層） １３ メサストライプ １４ 電流阻止領域
Claims (1)
- 【請求項１】 所定の幅と高さのメサストライプが形成
された一導電型の半導体基板と、前記メサストライプ上
部を除く半導体基板上に形成された他導電型の第１の半
導体層と、この第１の半導体層および前記メサストライ
プ上に形成された一導電型の第２の半導体層と、この第
２の半導体層上に選択的に形成された活性層となる第３
の半導体層と、この第３の半導体層上に形成された他導
電型の第４の半導体層と、前記第３の半導体層および第
４の半導体層の形成領域を除く第２の半導体層上に形成
された一導電型の第５の半導体層と、この第５の半導体
層上に形成された他導電型の第６の半導体層と、この第
６の半導体層上に形成された一導電型の第７の半導体層
と、この第７の半導体層および前記第４の半導体層上に
形成された他導電型の第８の半導体層とを備えた半導体
発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03227144A JP3098582B2 (ja) | 1991-09-06 | 1991-09-06 | 半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03227144A JP3098582B2 (ja) | 1991-09-06 | 1991-09-06 | 半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567849A true JPH0567849A (ja) | 1993-03-19 |
| JP3098582B2 JP3098582B2 (ja) | 2000-10-16 |
Family
ID=16856181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03227144A Expired - Fee Related JP3098582B2 (ja) | 1991-09-06 | 1991-09-06 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3098582B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589806B2 (en) | 1998-06-16 | 2003-07-08 | Nec Electronics Corporation | Method of fabricating semiconductor laser for preventing turn-on of pnpn thyrister |
| GB2406213A (en) * | 2003-09-20 | 2005-03-23 | Agilent Technologies Inc | Semiconductor device |
| US7259398B2 (en) | 2003-10-27 | 2007-08-21 | Sony Corporation | Semiconductor light emitting apparatus and method of fabricating the same |
-
1991
- 1991-09-06 JP JP03227144A patent/JP3098582B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589806B2 (en) | 1998-06-16 | 2003-07-08 | Nec Electronics Corporation | Method of fabricating semiconductor laser for preventing turn-on of pnpn thyrister |
| GB2406213A (en) * | 2003-09-20 | 2005-03-23 | Agilent Technologies Inc | Semiconductor device |
| GB2406213B (en) * | 2003-09-20 | 2006-07-26 | Agilent Technologies Inc | Semiconductor device |
| US7449723B2 (en) | 2003-09-20 | 2008-11-11 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Semiconductor device |
| US7259398B2 (en) | 2003-10-27 | 2007-08-21 | Sony Corporation | Semiconductor light emitting apparatus and method of fabricating the same |
| US7579200B2 (en) | 2003-10-27 | 2009-08-25 | Sony Corporation | Semiconductor light emitting apparatus and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3098582B2 (ja) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4425650A (en) | Buried heterostructure laser diode | |
| JPS6050983A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH0834330B2 (ja) | 半導体レーザ装置 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JPH0159754B2 (ja) | ||
| JPH0474877B2 (ja) | ||
| JP3098582B2 (ja) | 半導体発光素子 | |
| JPH0831659B2 (ja) | 半導体発光素子の製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPH04142789A (ja) | 半導体発光素子 | |
| JPS6358390B2 (ja) | ||
| JPS61220389A (ja) | 集積型半導体レ−ザ | |
| JPS60137087A (ja) | 半導体レ−ザ装置 | |
| JPS6344311B2 (ja) | ||
| JPS61187287A (ja) | 半導体発光装置 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPH03120775A (ja) | 埋め込み構造半導体レーザおよびその製造方法 | |
| JPS6351558B2 (ja) | ||
| JPH0744312B2 (ja) | 埋め込み型半導体レーザの製造方法 | |
| JPH02237190A (ja) | 半導体レーザ | |
| JPS60224288A (ja) | 半導体発光装置の製造方法 | |
| JPH0680869B2 (ja) | 半導体レーザ素子 | |
| JPH0449791B2 (ja) | ||
| JPH088482A (ja) | 半導体レーザおよびその製造方法 | |
| JPS63281487A (ja) | 半導体レ−ザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |