JPH0159754B2 - - Google Patents
Info
- Publication number
- JPH0159754B2 JPH0159754B2 JP58189120A JP18912083A JPH0159754B2 JP H0159754 B2 JPH0159754 B2 JP H0159754B2 JP 58189120 A JP58189120 A JP 58189120A JP 18912083 A JP18912083 A JP 18912083A JP H0159754 B2 JPH0159754 B2 JP H0159754B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- inp
- active layer
- ingaasp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 20
- 230000000903 blocking effect Effects 0.000 claims description 16
- 238000005253 cladding Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は光フアイバ通信等の光源として用いる
半導体レーザに関する。
半導体レーザに関する。
従来例の構成とその問題点
従来、光フアイバ通信で用いられる半導体レー
ザは性能的に低しきい値電流であること、安定し
た単一横モード発振であること等が要求されるこ
とから、接合に平行な方向において活性層に隣接
して活性層の屈折率よりも小さい屈折率をもつ数
層の電流ブロツキング層を設けることで活性層内
への光と電流の閉じ込めを図つたものが一般的で
ある。第１図はその代表的な従来例でいわゆる
BC構造半導体レーザ（Burried−Crescent
Laser：以下BCレーザと記す）の概略断面図を
示す。１はｎ形InP基板、２はｎ形InPバツフア
層、３はｐ形InP層、４はｎ形InP層、５はｎ形
InPクラツド層、６はInGaAsP活性層、７はｐ形
InPクラツド層、８はｐ形InGaAsPキヤツプ層、
９，１０はそれぞれオーミツク電極である。
InGaAsP活性層６への電流の閉じ込めはｐ形InP
層３及びその上に位置するｎ形InP層４の形成す
るレーザダイオードへの印加バイアスに対して逆
バイアスとなるｐ−ｎ接合でInGaAsP活性層６
の周辺の電流をしや断することにより行なつてい
る。BCレーザは例えば文献Electronics Letters
５ th August 1982 Vol.18No.16pp.703−705の
記載にあるように高温において、２，３，４，７
の各InP層がｐ−ｎ−ｐ−ｎ接合からなるサイリ
スタ構造を形成しているためにｐ形InP層３にわ
ずかなリーク電流が流れてもサイリスタがONの
状態となり、図中IL1で示すようなリーク電流が
流れる。また文献Electronics Letters 26 th
May 1983 Vol.19No.11 pp.407−408の記載にある
ように、InGaAsP活性層６が埋め込まれている
溝の壁におけるｐ形InP層３及びｎ形InPクラツ
ド層５の形成するｐ−ｎ接合が劣化することによ
りその拡散電位がInGaAsP活性層６とｐ形InPク
ラツド層７の接合における拡散電位よりも小さく
なつて図中IL2で示すようなリーク電流が流れる。
これらのリーク電流はInGaAsP活性層６を流れ
る電流に対して比較的大きな割合をもつもので、
レーザ光出力の高出力側における飽和やしきい値
電流の増加、量子効率の低減等を引き起こす原因
となる。一般に活性層内への電流の閉じ込めはレ
ーザダイオードへの印加バイアスに対して逆バイ
アスとなるような少なくとも一つのｐ−ｎ接合を
有する数層の電流ブロツキング層を接合に平行な
方向においてダブルヘテロ構造からなる活性層に
隣接して設けることにより行なつているが、前述
のようにこのようなｐ−ｎ接合を有する二層以上
の電流ブロツキング層では第１図におけるIL1お
よびIL2のような構造的に起因するリーク電流を
引き起こす。また逆バイアス接合自体の劣化や接
合界面における結晶成長時の欠陥の導入もリーク
電流の原因となる。
ザは性能的に低しきい値電流であること、安定し
た単一横モード発振であること等が要求されるこ
とから、接合に平行な方向において活性層に隣接
して活性層の屈折率よりも小さい屈折率をもつ数
層の電流ブロツキング層を設けることで活性層内
への光と電流の閉じ込めを図つたものが一般的で
ある。第１図はその代表的な従来例でいわゆる
BC構造半導体レーザ（Burried−Crescent
Laser：以下BCレーザと記す）の概略断面図を
示す。１はｎ形InP基板、２はｎ形InPバツフア
層、３はｐ形InP層、４はｎ形InP層、５はｎ形
InPクラツド層、６はInGaAsP活性層、７はｐ形
InPクラツド層、８はｐ形InGaAsPキヤツプ層、
９，１０はそれぞれオーミツク電極である。
InGaAsP活性層６への電流の閉じ込めはｐ形InP
層３及びその上に位置するｎ形InP層４の形成す
るレーザダイオードへの印加バイアスに対して逆
バイアスとなるｐ−ｎ接合でInGaAsP活性層６
の周辺の電流をしや断することにより行なつてい
る。BCレーザは例えば文献Electronics Letters
５ th August 1982 Vol.18No.16pp.703−705の
記載にあるように高温において、２，３，４，７
の各InP層がｐ−ｎ−ｐ−ｎ接合からなるサイリ
スタ構造を形成しているためにｐ形InP層３にわ
ずかなリーク電流が流れてもサイリスタがONの
状態となり、図中IL1で示すようなリーク電流が
流れる。また文献Electronics Letters 26 th
May 1983 Vol.19No.11 pp.407−408の記載にある
ように、InGaAsP活性層６が埋め込まれている
溝の壁におけるｐ形InP層３及びｎ形InPクラツ
ド層５の形成するｐ−ｎ接合が劣化することによ
りその拡散電位がInGaAsP活性層６とｐ形InPク
ラツド層７の接合における拡散電位よりも小さく
なつて図中IL2で示すようなリーク電流が流れる。
これらのリーク電流はInGaAsP活性層６を流れ
る電流に対して比較的大きな割合をもつもので、
レーザ光出力の高出力側における飽和やしきい値
電流の増加、量子効率の低減等を引き起こす原因
となる。一般に活性層内への電流の閉じ込めはレ
ーザダイオードへの印加バイアスに対して逆バイ
アスとなるような少なくとも一つのｐ−ｎ接合を
有する数層の電流ブロツキング層を接合に平行な
方向においてダブルヘテロ構造からなる活性層に
隣接して設けることにより行なつているが、前述
のようにこのようなｐ−ｎ接合を有する二層以上
の電流ブロツキング層では第１図におけるIL1お
よびIL2のような構造的に起因するリーク電流を
引き起こす。また逆バイアス接合自体の劣化や接
合界面における結晶成長時の欠陥の導入もリーク
電流の原因となる。
発明の目的
本発明は上記従来技術に鑑み、再現性良く良質
な高抵抗層を形成することにより、構造に起因す
るリーク電流や接合の劣化、欠陥等に起因するリ
ーク電流をなくし、高性能の半導体レーザを、容
易かつ確実に得ることを目的とする。
な高抵抗層を形成することにより、構造に起因す
るリーク電流や接合の劣化、欠陥等に起因するリ
ーク電流をなくし、高性能の半導体レーザを、容
易かつ確実に得ることを目的とする。
発明の構成
本発明は接合に平行な方向において、第１の導
伝形クラツド層と活性層と第２の導伝形のクラツ
ド層とからなるストライプ状のダブルヘテロ構造
の前記活性層の両側面に、Cdがドーピングされ
た高抵抗層を設けた構成とすることにより、前記
目的を達成するものである。
伝形クラツド層と活性層と第２の導伝形のクラツ
ド層とからなるストライプ状のダブルヘテロ構造
の前記活性層の両側面に、Cdがドーピングされ
た高抵抗層を設けた構成とすることにより、前記
目的を達成するものである。
実施例の説明
第２図は本発明にもとづく一実施例の1.3μm帯
InGaAsP／InP系半導体レーザの断面図である。
１１は（100）ｎ形InP基板、１２はCdをドーピ
ングした半絶縁InP電流ブロツキング層、１３は
ｎ形InGaAsP層、１４はｎ形InP層クラツド層、
１５はInGaAsP活性層、１６はｐ形InPクラツド
層、１７はｐ形InGaAsPキヤツプ層、１８，１
９はそれぞれオーミツク電極である。
InGaAsP／InP系半導体レーザの断面図である。
１１は（100）ｎ形InP基板、１２はCdをドーピ
ングした半絶縁InP電流ブロツキング層、１３は
ｎ形InGaAsP層、１４はｎ形InP層クラツド層、
１５はInGaAsP活性層、１６はｐ形InPクラツド
層、１７はｐ形InGaAsPキヤツプ層、１８，１
９はそれぞれオーミツク電極である。
本実施例における半導体レーザは二段階の結晶
成長プロセスから製作され、第３図ａ，ｂ，ｃに
各工程における断面図を示す。まずａに示すよう
に、第一段階の結晶成長として（100）ｎ形InP
基板１１上にCdドーピング半絶縁InP電流ブロツ
キング層１２、ｎ形InGaAsP層１３と連続成長
を行なう。これに第二段階の埋め込み成長を行な
う溝形成のためのマスキング材料としてSiO2膜
２０を設ける。SiO2膜２０は巾1μmのストライ
プ状のホトマスクを用いた通常のホトリソグラフ
イ技術とNH4F＋HF（９：１）溶液にて＜011＞
方向にストライプ状にエツチングされる。このと
きエツチングされたストライプの巾は通常
1.5μmとなる。続いてSiO2膜２０をマスクとして
各成長層をエツチングし溝を形成する。各成長層
のエツチングは二種類のエツチング液を用いて選
択エツチングを行ない、まずH2SO4＋H2O2＋
H2O（３：１：１）溶液にてｎ形InGaAsP層１３
のエツチングを行なう。このｎ形InGaAsP層１
３は例えばInP層上に直接SiO2膜を設けてそれを
マスクとしてInP層をエツチングすると、一般的
に用いられるBr＋CH3OH系、H3PO4＋HCl系、
HBr＋H2O系エツチング液に対してSiO2膜下で
InP層がオーバエツチングされ、溝の巾が大きく
広がつてしまうのでこれを防ぐための層として設
けている。エツチングされたｎ形InGaAsP層１
３の巾はオーバーエツチングされないので通常
1.5μmとなる。続いてBr＋CH3OH（0.5％）溶液
又はH3PO4＋HCl（１：１）溶液にてCdドーピン
グ半絶縁InP電流ブロツキング層１２のエツチン
グを行なう。ここではBr＋CH3OH（0.5％）溶液
のエツチング速度とCdドーピング半絶縁InP電流
ブロツキング層１２の膜厚とから、溝が確実に
（100）ｎ形InP基板１１に達するようにエツチン
グをほどこす。以上のようにして溝を形成した場
合に通常ｎ形InGaAsP層１３の位置する上部で
巾1.5μm下部で巾2.0μmの底部がＶ字状とな
る溝が形成され、断面図を第３図ｂに示す。次に
SiO2膜２０を除去した後、第３図ｃに示すよう
に第二段階の結晶成長として、ｎ形InPクラツド
１４、InGaAsP活性層１５、ｐ形InPクラツド層
１６、ｐ形InGaAsPキヤツプ層１７の順に埋め
込み成長を行なう。このときｎ形InPクラツド層
１４′とInGaAsP活性層１５′は溝の中に完全に
埋め込まれ、ｎ形InGaAsP層１３の位置する溝
の上部で途切れて成長する。またInGaAsP活性
層１５′はCdドーピング半絶縁InP電流ブロツキ
ング層１２の膜厚に対してほぼ中間のところに位
置するように埋め込まれる。このようにして製作
される本実施例における半導体レーザは、接合に
平行な方向においてストライプ状のInGaAsP活
性層１４′の両側面は、以下に説明するように高
抵抗化されたCdドープInP層１２が配されてお
り、ｐ形InPクラツド層１６からCdドープInP層
１２へ流れ込む電流がないに等しいかごくわずか
におさえられるので、前述のようなｐ−ｎ−ｐ−
ｎサイリスタ構造に起因するリーク電流IL1や活
性層を迂回して流れるリーク電流IL2のないもの
である。
成長プロセスから製作され、第３図ａ，ｂ，ｃに
各工程における断面図を示す。まずａに示すよう
に、第一段階の結晶成長として（100）ｎ形InP
基板１１上にCdドーピング半絶縁InP電流ブロツ
キング層１２、ｎ形InGaAsP層１３と連続成長
を行なう。これに第二段階の埋め込み成長を行な
う溝形成のためのマスキング材料としてSiO2膜
２０を設ける。SiO2膜２０は巾1μmのストライ
プ状のホトマスクを用いた通常のホトリソグラフ
イ技術とNH4F＋HF（９：１）溶液にて＜011＞
方向にストライプ状にエツチングされる。このと
きエツチングされたストライプの巾は通常
1.5μmとなる。続いてSiO2膜２０をマスクとして
各成長層をエツチングし溝を形成する。各成長層
のエツチングは二種類のエツチング液を用いて選
択エツチングを行ない、まずH2SO4＋H2O2＋
H2O（３：１：１）溶液にてｎ形InGaAsP層１３
のエツチングを行なう。このｎ形InGaAsP層１
３は例えばInP層上に直接SiO2膜を設けてそれを
マスクとしてInP層をエツチングすると、一般的
に用いられるBr＋CH3OH系、H3PO4＋HCl系、
HBr＋H2O系エツチング液に対してSiO2膜下で
InP層がオーバエツチングされ、溝の巾が大きく
広がつてしまうのでこれを防ぐための層として設
けている。エツチングされたｎ形InGaAsP層１
３の巾はオーバーエツチングされないので通常
1.5μmとなる。続いてBr＋CH3OH（0.5％）溶液
又はH3PO4＋HCl（１：１）溶液にてCdドーピン
グ半絶縁InP電流ブロツキング層１２のエツチン
グを行なう。ここではBr＋CH3OH（0.5％）溶液
のエツチング速度とCdドーピング半絶縁InP電流
ブロツキング層１２の膜厚とから、溝が確実に
（100）ｎ形InP基板１１に達するようにエツチン
グをほどこす。以上のようにして溝を形成した場
合に通常ｎ形InGaAsP層１３の位置する上部で
巾1.5μm下部で巾2.0μmの底部がＶ字状とな
る溝が形成され、断面図を第３図ｂに示す。次に
SiO2膜２０を除去した後、第３図ｃに示すよう
に第二段階の結晶成長として、ｎ形InPクラツド
１４、InGaAsP活性層１５、ｐ形InPクラツド層
１６、ｐ形InGaAsPキヤツプ層１７の順に埋め
込み成長を行なう。このときｎ形InPクラツド層
１４′とInGaAsP活性層１５′は溝の中に完全に
埋め込まれ、ｎ形InGaAsP層１３の位置する溝
の上部で途切れて成長する。またInGaAsP活性
層１５′はCdドーピング半絶縁InP電流ブロツキ
ング層１２の膜厚に対してほぼ中間のところに位
置するように埋め込まれる。このようにして製作
される本実施例における半導体レーザは、接合に
平行な方向においてストライプ状のInGaAsP活
性層１４′の両側面は、以下に説明するように高
抵抗化されたCdドープInP層１２が配されてお
り、ｐ形InPクラツド層１６からCdドープInP層
１２へ流れ込む電流がないに等しいかごくわずか
におさえられるので、前述のようなｐ−ｎ−ｐ−
ｎサイリスタ構造に起因するリーク電流IL1や活
性層を迂回して流れるリーク電流IL2のないもの
である。
さて通常不純物をドーピングしてないInP成長
層はｎ形残留不純物により導電形はｎ形となる。
Cdは不純物として用いるとｐ形の導伝形を与え
るが、通常ｐ形の導伝形を与える不純物として用
いられるZnに比べ、偏析係数が二ケタほど小さ
いため、前記ｎ形残留不純物を制御性良く補償す
ることが可能でこれによりキヤリア濃度の低い高
抵抗半絶縁層が得られる。第４図はCdをドーピ
ングしたInP成長層のホール測定およびＣ−Ｖ測
定から得られたキヤリア濃度とCdドーピング量
の関係を示す。ここで（In＋InP＋Cd）成長メル
トすなわち液相エピタキシヤル成長におけるメル
トは680℃、2hr、H2雰囲気でベーキングを行つ
ている。図において縦軸はキヤリア濃度、横軸は
Cdドーピング量で全原子数（In＋Ｐ＋Cd）に対
するCd原子数の比で表わしている。図からわか
るようにCdのドーピング量を増していくとｎ形
残留不純物が補償されてキヤリア濃度が低くな
り、1.6×10-2atm％付近で導伝形がｎ形からｐ形
に変わり、この付近で抵抗率が非常に大きい半絶
縁層が得られる。抵抗率ρとキヤリア濃度Ｎの関
係は ρ＝１／Nμq（μ：移動度、ｑ：単位電荷）と
なり、例えば見かけ上同じキヤリア濃度でも電子
より正孔の方が移動度が小さいためｐ形の方が抵
抗率は大きくなる。したがつて高抵抗のInP成長
層を得る場合には第４図からCdのドーピング量
を1.6×10-2atm％あるいはそれよりわずかに多い
量でCdをドーピングすれば良い。このように、
キヤリア濃度が小さく高抵抗率を有するｎ又はｐ
形領域を、Cdドーピング量を制御するのみで確
実に通常の液相エピタキシヤル成長にて再現性良
くストライプ状の活性層の両面に形成することが
可能となる。したがつて、リーク電流が大きく減
少した高性能な半導体レーザを実現することが可
能となる。第５図はCdドーピング量を1.75×
10-2atm％とした電流ブロツキング層を設けて前
述の結晶成長プロセスにて作製した同一ウエハー
内から得たレーザダイオードチツプの断面図ａ
と、活性層を含まない領域のチツプの断面図ｂの
電流Ｉ−電圧Ｖ特性図ｃである。I1はレーザダイ
オードのＩ−Ｖ特性、I2は電流ブロツキング層す
なわち活性層を含まない領域のチツプの特性であ
り、極めて良好な高抵抗層が実現されている。そ
して、通常半導体レーザに印加される電圧が2V
程度であるのに対し、活性層を含まない領域のチ
ツプの示す耐圧は平均的に20〜30Vの値が得ら
れ、本発明における高抵抗化されたCdドープInP
層が再現性良く得られるとともに、極めて良好に
活性層以外に流れる電流を遮断していることが確
められた。第６図は本実施例により作成された半
導体レーザの温度によるレーザ光出力Ｐと動作電
流Ｉの関係を示す。図からわかるように高温まで
直線性のよい特性が得られ高出力側での飽和も少
ない。室温Ｔ＝25℃における平均しきい値電流
は、15mAと低く最小値として9mAを得た。この
ような結果からCdドーピングInP電流ブロツキン
グ層は良好な特性を有することが確認された。ま
た本実施例においてはCdドーピング量を1.3×
10-2〜2.0×10-2atm％の範囲で変えても第４図か
らも明らかなように高抵抗層が得られ、ほぼ同様
に良好な特性を有する半導体レーザチツプが得ら
れた。
層はｎ形残留不純物により導電形はｎ形となる。
Cdは不純物として用いるとｐ形の導伝形を与え
るが、通常ｐ形の導伝形を与える不純物として用
いられるZnに比べ、偏析係数が二ケタほど小さ
いため、前記ｎ形残留不純物を制御性良く補償す
ることが可能でこれによりキヤリア濃度の低い高
抵抗半絶縁層が得られる。第４図はCdをドーピ
ングしたInP成長層のホール測定およびＣ−Ｖ測
定から得られたキヤリア濃度とCdドーピング量
の関係を示す。ここで（In＋InP＋Cd）成長メル
トすなわち液相エピタキシヤル成長におけるメル
トは680℃、2hr、H2雰囲気でベーキングを行つ
ている。図において縦軸はキヤリア濃度、横軸は
Cdドーピング量で全原子数（In＋Ｐ＋Cd）に対
するCd原子数の比で表わしている。図からわか
るようにCdのドーピング量を増していくとｎ形
残留不純物が補償されてキヤリア濃度が低くな
り、1.6×10-2atm％付近で導伝形がｎ形からｐ形
に変わり、この付近で抵抗率が非常に大きい半絶
縁層が得られる。抵抗率ρとキヤリア濃度Ｎの関
係は ρ＝１／Nμq（μ：移動度、ｑ：単位電荷）と
なり、例えば見かけ上同じキヤリア濃度でも電子
より正孔の方が移動度が小さいためｐ形の方が抵
抗率は大きくなる。したがつて高抵抗のInP成長
層を得る場合には第４図からCdのドーピング量
を1.6×10-2atm％あるいはそれよりわずかに多い
量でCdをドーピングすれば良い。このように、
キヤリア濃度が小さく高抵抗率を有するｎ又はｐ
形領域を、Cdドーピング量を制御するのみで確
実に通常の液相エピタキシヤル成長にて再現性良
くストライプ状の活性層の両面に形成することが
可能となる。したがつて、リーク電流が大きく減
少した高性能な半導体レーザを実現することが可
能となる。第５図はCdドーピング量を1.75×
10-2atm％とした電流ブロツキング層を設けて前
述の結晶成長プロセスにて作製した同一ウエハー
内から得たレーザダイオードチツプの断面図ａ
と、活性層を含まない領域のチツプの断面図ｂの
電流Ｉ−電圧Ｖ特性図ｃである。I1はレーザダイ
オードのＩ−Ｖ特性、I2は電流ブロツキング層す
なわち活性層を含まない領域のチツプの特性であ
り、極めて良好な高抵抗層が実現されている。そ
して、通常半導体レーザに印加される電圧が2V
程度であるのに対し、活性層を含まない領域のチ
ツプの示す耐圧は平均的に20〜30Vの値が得ら
れ、本発明における高抵抗化されたCdドープInP
層が再現性良く得られるとともに、極めて良好に
活性層以外に流れる電流を遮断していることが確
められた。第６図は本実施例により作成された半
導体レーザの温度によるレーザ光出力Ｐと動作電
流Ｉの関係を示す。図からわかるように高温まで
直線性のよい特性が得られ高出力側での飽和も少
ない。室温Ｔ＝25℃における平均しきい値電流
は、15mAと低く最小値として9mAを得た。この
ような結果からCdドーピングInP電流ブロツキン
グ層は良好な特性を有することが確認された。ま
た本実施例においてはCdドーピング量を1.3×
10-2〜2.0×10-2atm％の範囲で変えても第４図か
らも明らかなように高抵抗層が得られ、ほぼ同様
に良好な特性を有する半導体レーザチツプが得ら
れた。
発明の効果
以上説明したように本発明は接合に平行な方向
において基板上に、第１の導伝形のクラツド層と
活性層と第２の導伝形のクラツド層とからなるス
トライプ状のダブルヘテロ構造を形成し、この構
造の接合に平行な方向の前記活性層の両側面に、
Cdをドーピングして高抵抗化した層を設けた構
成とすることにより、構造に起因するリーク電流
および接合の劣化によつて活性層を迂回して流れ
るリーク電流をなくす効果を有し、高温動作にお
いても高出力側で光出力飽和の少ない極めて高性
能な半導体レーザを、再現性良く容易かつ確実に
実現することができ、高性能半導体レーザの提供
に大きく寄与するものである。
において基板上に、第１の導伝形のクラツド層と
活性層と第２の導伝形のクラツド層とからなるス
トライプ状のダブルヘテロ構造を形成し、この構
造の接合に平行な方向の前記活性層の両側面に、
Cdをドーピングして高抵抗化した層を設けた構
成とすることにより、構造に起因するリーク電流
および接合の劣化によつて活性層を迂回して流れ
るリーク電流をなくす効果を有し、高温動作にお
いても高出力側で光出力飽和の少ない極めて高性
能な半導体レーザを、再現性良く容易かつ確実に
実現することができ、高性能半導体レーザの提供
に大きく寄与するものである。
第１図はｐ−ｎ接合を有する電流ブロツキング
層を設けた従来のBC構造半導体レーザの断面図、
第２図は本発明の一実施例の半絶縁電流ブロツキ
ング層を設けた半導体レーザの断面図、第３図ａ
〜ｃは第２図に示す半導体レーザの各製造工程を
示す断面図、第４図はCdドーピングInP層のキヤ
リア濃度とCdドーピング量の関係を示す特性図、
第５図ａ〜ｃはそれぞれ本発明にもとづくレーザ
ダイオードチツプの断面図、活性層を含まないチ
ツプの断面図、各チツプの電流−電圧特性図、第
６図は本発明にもとづく半導体レーザの温度によ
るレーザ光出力と動作電流の関係を示す特性図で
ある。 １１……（100）ｎ形InP基板、１２……Cdド
ーピング半絶縁InP電流ブロツキング層、１３…
…ｎ形InGaAsP層、１４，１４′……ｎ形InPク
ラツド層、１５，１５′……InGaAsP活性層、１
６……ｐ形InPクラツド層、１７……ｐ形
InGaAsPキヤツプ層、１８，１９……オーミツ
ク電極。
層を設けた従来のBC構造半導体レーザの断面図、
第２図は本発明の一実施例の半絶縁電流ブロツキ
ング層を設けた半導体レーザの断面図、第３図ａ
〜ｃは第２図に示す半導体レーザの各製造工程を
示す断面図、第４図はCdドーピングInP層のキヤ
リア濃度とCdドーピング量の関係を示す特性図、
第５図ａ〜ｃはそれぞれ本発明にもとづくレーザ
ダイオードチツプの断面図、活性層を含まないチ
ツプの断面図、各チツプの電流−電圧特性図、第
６図は本発明にもとづく半導体レーザの温度によ
るレーザ光出力と動作電流の関係を示す特性図で
ある。 １１……（100）ｎ形InP基板、１２……Cdド
ーピング半絶縁InP電流ブロツキング層、１３…
…ｎ形InGaAsP層、１４，１４′……ｎ形InPク
ラツド層、１５，１５′……InGaAsP活性層、１
６……ｐ形InPクラツド層、１７……ｐ形
InGaAsPキヤツプ層、１８，１９……オーミツ
ク電極。
Claims (1)
- 【特許請求の範囲】 １ 基板上に第１の導伝形のクラツド層と活性層
と第２の導伝形のクラツド層とからなるストライ
プ状のダブルヘテロ構造が形成され、この構造の
接合に平行な方向の前記活性層の両側面に、Cd
をドーピングして高抵抗化した電流ブロツキング
層を設けたことを特徴とする半導体レーザ。 ２ 基板が（100）面方位InP基板、活性層が＜
011＞方向にストライプ状に設けられたInGaAsP
よりなることを特徴とする特許請求の範囲第１項
記載の半導体レーザ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58189120A JPS6080292A (ja) | 1983-10-07 | 1983-10-07 | 半導体レ−ザ |
| US06/657,436 US4661960A (en) | 1983-10-07 | 1984-10-03 | Semiconductor lasers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58189120A JPS6080292A (ja) | 1983-10-07 | 1983-10-07 | 半導体レ−ザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6080292A JPS6080292A (ja) | 1985-05-08 |
| JPH0159754B2 true JPH0159754B2 (ja) | 1989-12-19 |
Family
ID=16235719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58189120A Granted JPS6080292A (ja) | 1983-10-07 | 1983-10-07 | 半導体レ−ザ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4661960A (ja) |
| JP (1) | JPS6080292A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60192380A (ja) * | 1984-03-13 | 1985-09-30 | Mitsubishi Electric Corp | 半導体レ−ザ装置 |
| JPS6262583A (ja) * | 1985-09-12 | 1987-03-19 | Sharp Corp | 半導体レ−ザ素子 |
| JPS6261386A (ja) * | 1985-09-11 | 1987-03-18 | Sharp Corp | 半導体レ−ザ素子 |
| JPS6260285A (ja) * | 1985-09-10 | 1987-03-16 | Sharp Corp | 半導体レ−ザ素子 |
| US4905057A (en) * | 1985-12-18 | 1990-02-27 | Hitachi, Ltd. | Semiconductor devices |
| JPS62283686A (ja) * | 1986-05-31 | 1987-12-09 | Mitsubishi Electric Corp | 半導体レ−ザの製造方法 |
| JPS63228694A (ja) * | 1987-03-17 | 1988-09-22 | Nec Corp | 半導体発光素子及びその製造方法 |
| DE3929312A1 (de) * | 1989-09-04 | 1991-03-07 | Standard Elektrik Lorenz Ag | Halbleiterlaser |
| US5038356A (en) * | 1989-12-04 | 1991-08-06 | Trw Inc. | Vertical-cavity surface-emitting diode laser |
| JPH04236468A (ja) * | 1991-01-18 | 1992-08-25 | Toshiba Corp | 光通信用発光ダイオ−ド素子 |
| US5610095A (en) * | 1994-08-31 | 1997-03-11 | Lucent Technologies Inc. | Monolithically integrated circuits having dielectrically isolated, electrically controlled optical devices and process for fabricating the same |
| JP2006190782A (ja) * | 2005-01-05 | 2006-07-20 | Fujitsu Ltd | 光半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114478A (ja) * | 1981-12-26 | 1983-07-07 | Fujitsu Ltd | 半導体レ−ザ |
| JPS58128784A (ja) * | 1982-01-27 | 1983-08-01 | Nippon Telegr & Teleph Corp <Ntt> | 半導体発光装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58223395A (ja) * | 1982-06-21 | 1983-12-24 | Mitsubishi Electric Corp | 半導体レ−ザ装置 |
-
1983
- 1983-10-07 JP JP58189120A patent/JPS6080292A/ja active Granted
-
1984
- 1984-10-03 US US06/657,436 patent/US4661960A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114478A (ja) * | 1981-12-26 | 1983-07-07 | Fujitsu Ltd | 半導体レ−ザ |
| JPS58128784A (ja) * | 1982-01-27 | 1983-08-01 | Nippon Telegr & Teleph Corp <Ntt> | 半導体発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4661960A (en) | 1987-04-28 |
| JPS6080292A (ja) | 1985-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4425650A (en) | Buried heterostructure laser diode | |
| US5822349A (en) | Semiconductor device and method of manufacturing the same | |
| US4426700A (en) | Semiconductor laser device | |
| JP2003060310A (ja) | 半導体光素子及びその製造方法 | |
| US20090203161A1 (en) | Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and method for producing the same | |
| JPH0159754B2 (ja) | ||
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JPH01146390A (ja) | 半導体デバイス | |
| US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
| JPH0851250A (ja) | 半導体レーザ | |
| JPH0474877B2 (ja) | ||
| JPH0775265B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS61210689A (ja) | 半導体レ−ザの構造及び製造方法 | |
| JPH0834338B2 (ja) | 半導体レーザ | |
| JP3098582B2 (ja) | 半導体発光素子 | |
| JP2685720B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH0831659B2 (ja) | 半導体発光素子の製造方法 | |
| JP2942404B2 (ja) | 埋込へテロ構造半導体レーザの製造方法 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS61187287A (ja) | 半導体発光装置 | |
| JPS6237913B2 (ja) | ||
| JP2550718B2 (ja) | 高抵抗埋め込み半導体レーザ及びその製造方法 | |
| JP2663867B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH03120775A (ja) | 埋め込み構造半導体レーザおよびその製造方法 | |
| JPH02181491A (ja) | 半導体発光装置 |