JP2550718B2 - 高抵抗埋め込み半導体レーザ及びその製造方法 - Google Patents
高抵抗埋め込み半導体レーザ及びその製造方法Info
- Publication number
- JP2550718B2 JP2550718B2 JP1219017A JP21901789A JP2550718B2 JP 2550718 B2 JP2550718 B2 JP 2550718B2 JP 1219017 A JP1219017 A JP 1219017A JP 21901789 A JP21901789 A JP 21901789A JP 2550718 B2 JP2550718 B2 JP 2550718B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- type
- type semiconductor
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、光通信用光源等に用いられる高抵抗埋め込
み半導体レーザとその製造方法に関する。
み半導体レーザとその製造方法に関する。
（従来の技術） 光ファイバ通信技術は近年目覚ましい進展を遂げ、40
0Mb/s、1.6Gb/sなどの大容量の光通信システムが日本国
内をはじめ、海底ケーブルを通じて外国との間にも導入
されている。この光通信技術になくてはならないキーデ
バイスが光信号の光源となる半導体レーザである。シス
テムの長距離、大容量化に伴い、半導体レーザにもさら
に高出力化、高速化が求められている。
0Mb/s、1.6Gb/sなどの大容量の光通信システムが日本国
内をはじめ、海底ケーブルを通じて外国との間にも導入
されている。この光通信技術になくてはならないキーデ
バイスが光信号の光源となる半導体レーザである。シス
テムの長距離、大容量化に伴い、半導体レーザにもさら
に高出力化、高速化が求められている。
現在一般的に使用されている半導体レーザは、電流ブ
ロック領域がpnpnのサイリスタ構造になっている。しか
し、この構造では、電流を増加させるとサイリスタがタ
ーンオンしたり、サイリスタを構成するトランジスタの
ゲインが大きい時には無視できない程度の電流が流れ、
光出力が飽和してしまう恐れがある。また、サイリスタ
に寄生容量が存在するため、RC時定数が大きく、高速変
調が実現しにくい。
ロック領域がpnpnのサイリスタ構造になっている。しか
し、この構造では、電流を増加させるとサイリスタがタ
ーンオンしたり、サイリスタを構成するトランジスタの
ゲインが大きい時には無視できない程度の電流が流れ、
光出力が飽和してしまう恐れがある。また、サイリスタ
に寄生容量が存在するため、RC時定数が大きく、高速変
調が実現しにくい。
一方、電流ブロック領域に高抵抗半導体層を用いた半
導体レーザは、漏れ電流が少ないので低いしきい動作が
可能であり、また寄生容量が少ないため、高速変調も可
能となることから、最近さかんに研究開発が行われてい
る。
導体レーザは、漏れ電流が少ないので低いしきい動作が
可能であり、また寄生容量が少ないため、高速変調も可
能となることから、最近さかんに研究開発が行われてい
る。
その高抵抗埋め込み半導体レーザの従来例を第３図に
示す。第３図（ａ）はｐ型InP基板１上にｐ型InPクラッ
ド層２、InGsAsP活性層３、ｎ型InPクラッド層４からな
るダブルヘテロ構造がメサ状に形成され、これが半絶縁
（SI）InP層５で埋めこまれ、その上にｎ型InP層７が全
面に、さらに両側にｐ型電極21およびｎ型電極22が形成
された構造からなる。また第３図（ｂ）はｎ型InP基板
８を用いた場合で、それぞれのInP層の導電形が（ａ）
と異なっているほか、ｐ側のオーミックコンタクトを取
るために、p+型InGaAsPコンタクト層10がｐ側電極21に
接して形成されている。
示す。第３図（ａ）はｐ型InP基板１上にｐ型InPクラッ
ド層２、InGsAsP活性層３、ｎ型InPクラッド層４からな
るダブルヘテロ構造がメサ状に形成され、これが半絶縁
（SI）InP層５で埋めこまれ、その上にｎ型InP層７が全
面に、さらに両側にｐ型電極21およびｎ型電極22が形成
された構造からなる。また第３図（ｂ）はｎ型InP基板
８を用いた場合で、それぞれのInP層の導電形が（ａ）
と異なっているほか、ｐ側のオーミックコンタクトを取
るために、p+型InGaAsPコンタクト層10がｐ側電極21に
接して形成されている。
（発明が解決しようとする課題） 電流ブロック構造に用いられる半絶縁半導体層は、電
流がまったく流れない絶縁物ではない。たとえば、もっ
とも一般的である鉄（Fe）をドーピングしたInPの場
合、InPの禁制帯の中に深い準位を形成したFeは電子ト
ラップとして機能する。すなわち、FeをドープしたInP
をｐ型およびｎ型InPではさんで交流電圧を印加した場
合、ｎ型InPからFeドープInPに注入される電子はFeトラ
ップにより捕獲される。ｐ型InPからFeドープInPに注入
される正孔は、Feアクセプタにすでに捕獲されている電
子と再結合し、これは再結合電流となる。このため、第
３図のような構造では、ｐ型InP層１、２（第３図
（ａ））または２、９（第３図（ｂ））から半絶縁InP
層５に流れる漏れ電流が存在し、十分な電流ブロック効
果が得られずしきい値電流の増大や効率の低下、光出力
の飽和などの原因となる。
流がまったく流れない絶縁物ではない。たとえば、もっ
とも一般的である鉄（Fe）をドーピングしたInPの場
合、InPの禁制帯の中に深い準位を形成したFeは電子ト
ラップとして機能する。すなわち、FeをドープしたInP
をｐ型およびｎ型InPではさんで交流電圧を印加した場
合、ｎ型InPからFeドープInPに注入される電子はFeトラ
ップにより捕獲される。ｐ型InPからFeドープInPに注入
される正孔は、Feアクセプタにすでに捕獲されている電
子と再結合し、これは再結合電流となる。このため、第
３図のような構造では、ｐ型InP層１、２（第３図
（ａ））または２、９（第３図（ｂ））から半絶縁InP
層５に流れる漏れ電流が存在し、十分な電流ブロック効
果が得られずしきい値電流の増大や効率の低下、光出力
の飽和などの原因となる。
深い不純物にチタン（Ti）やコバルト（Co）といった
正孔トラップを用いた場合は正孔トラップとして働くの
でｎ型InP4、７（第３図（ａ））または４、８（第３図
（ｂ））から半絶縁InP層５に電流が流れる。
正孔トラップを用いた場合は正孔トラップとして働くの
でｎ型InP4、７（第３図（ａ））または４、８（第３図
（ｂ））から半絶縁InP層５に電流が流れる。
こうした問題点を解決しなければ、高抵抗埋め込み半
導体レーザの低しきい値、高効率かつ高速変調可能とい
う特徴を充分生かすことはできなかった。
導体レーザの低しきい値、高効率かつ高速変調可能とい
う特徴を充分生かすことはできなかった。
（課題を解決するための手段） 本発明の高抵抗埋め込み半導体レーザは、第１導電型
半導体基板上に、少なくとも前記半導体基板よりエネル
ギーギャップの小さい半導体活性層及び第２導電型半導
体クラッド層からなるダブルヘテロ構造が、ストライプ
状のメサに形成され、そのメサの両側に正孔を捕獲する
準位を有した半絶縁性半導体層及び第１のｐ型半導体層
を含む半導体埋め込み層が前記半導体基板がｐ型のとき
はこの順にｎ型のときはこの順に形成され、さらに前記
メサの上及び半導体埋め込み層の上に第２導電型半導体
が形成され、前記ストライプ状のメサ側面のｎ型半導体
クラッド層と前記半絶縁半導体層との間に第２のｐ型半
導体層があることを特徴とする。
半導体基板上に、少なくとも前記半導体基板よりエネル
ギーギャップの小さい半導体活性層及び第２導電型半導
体クラッド層からなるダブルヘテロ構造が、ストライプ
状のメサに形成され、そのメサの両側に正孔を捕獲する
準位を有した半絶縁性半導体層及び第１のｐ型半導体層
を含む半導体埋め込み層が前記半導体基板がｐ型のとき
はこの順にｎ型のときはこの順に形成され、さらに前記
メサの上及び半導体埋め込み層の上に第２導電型半導体
が形成され、前記ストライプ状のメサ側面のｎ型半導体
クラッド層と前記半絶縁半導体層との間に第２のｐ型半
導体層があることを特徴とする。
本発明の高抵抗埋め込み半導体レーザの製造方法は第
１導電型半導体基板上に、少なくとも半導体活性層及び
第２導電型半導体クラッド層からなる半導体層を形成す
る工程と、前記活性層を含む半導体層を、ストライプ状
の絶縁膜をマスクにしてエッチングしメサを形成する工
程と、前記基板がｐ型のときは正孔を捕獲する準位を有
した半絶縁半導体層とｐ型半導体からなる半導体埋め込
み層をこの順に、前記基板がｎ型のときはこの逆の順
に、埋め込み成長により形成すると同時にその埋め込み
成長中にｐ型不純物の拡散により前記ストライプ状のメ
サの側面のｎ型半導体クラッド層との界面で前記半絶縁
半導体がｐ型に変わる工程と、前記絶縁膜を除去した後
に第２導電型半導体層を全面に成長する工程を含むこと
を特徴とする。
１導電型半導体基板上に、少なくとも半導体活性層及び
第２導電型半導体クラッド層からなる半導体層を形成す
る工程と、前記活性層を含む半導体層を、ストライプ状
の絶縁膜をマスクにしてエッチングしメサを形成する工
程と、前記基板がｐ型のときは正孔を捕獲する準位を有
した半絶縁半導体層とｐ型半導体からなる半導体埋め込
み層をこの順に、前記基板がｎ型のときはこの逆の順
に、埋め込み成長により形成すると同時にその埋め込み
成長中にｐ型不純物の拡散により前記ストライプ状のメ
サの側面のｎ型半導体クラッド層との界面で前記半絶縁
半導体がｐ型に変わる工程と、前記絶縁膜を除去した後
に第２導電型半導体層を全面に成長する工程を含むこと
を特徴とする。
（作用） 高抵抗の半絶縁半導体（SI）層として正孔（ホール）
を捕獲する不純物を用いたｐ−SI−ｎ構造では、ｐ型半
導体からSI層へ注入される正孔は捕獲される。しかしｎ
型半導体からSI層へ注入される電子は捕獲されず、SI層
中にすでに捕獲されている正孔と再結合する。これが漏
れ電流となり高抵抗層を用いた電流ブロック効果が十分
に発揮されない。
を捕獲する不純物を用いたｐ−SI−ｎ構造では、ｐ型半
導体からSI層へ注入される正孔は捕獲される。しかしｎ
型半導体からSI層へ注入される電子は捕獲されず、SI層
中にすでに捕獲されている正孔と再結合する。これが漏
れ電流となり高抵抗層を用いた電流ブロック効果が十分
に発揮されない。
本発明の高抵抗埋め込み半導体レーザでは電流ブロッ
ク領域をｐ−SI−ｐ−ｎ構造とし、ここでの漏れ電流を
なくした。さらにそのメサ側面においてもｐ−SI−ｎ構
造をなくすためメサの側面と半絶縁半導体層の間にｐ型
半導体層を入れて、ｐ−SI−ｐ−ｎ構造として漏れ電流
をなくし、しかもそのｐ型半導体層を濃度の低いp-層と
して抵抗を高くすることによって、このメサ側面のp-半
導体層を通ってメサのｐ型半導体クラッド層からｎ型半
導体クラッド層へ流れる漏れ電流を非常に小さくするこ
とができる。このようにして漏れ電流をなくすことがで
きるので、低発振閾値電流、高発光効率が得られる。
ク領域をｐ−SI−ｐ−ｎ構造とし、ここでの漏れ電流を
なくした。さらにそのメサ側面においてもｐ−SI−ｎ構
造をなくすためメサの側面と半絶縁半導体層の間にｐ型
半導体層を入れて、ｐ−SI−ｐ−ｎ構造として漏れ電流
をなくし、しかもそのｐ型半導体層を濃度の低いp-層と
して抵抗を高くすることによって、このメサ側面のp-半
導体層を通ってメサのｐ型半導体クラッド層からｎ型半
導体クラッド層へ流れる漏れ電流を非常に小さくするこ
とができる。このようにして漏れ電流をなくすことがで
きるので、低発振閾値電流、高発光効率が得られる。
本発明の製造方法では、ｐ型半導体層からｐ型不純物
が埋め込み成長の過程で自動的に半絶縁半導体層に拡散
することにより、メサ側面との界面で半絶縁半導体層が
p-型に変わり、良好な電流ブロック構造が容易に再現性
良く得られる。
が埋め込み成長の過程で自動的に半絶縁半導体層に拡散
することにより、メサ側面との界面で半絶縁半導体層が
p-型に変わり、良好な電流ブロック構造が容易に再現性
良く得られる。
我々は不純物となるCoをドーピングした半絶縁InP
層、およびドナーとなるSiをドーピングしたｎ型InP層
の上にZnをドーピングしたｐ型InP層（キャリア濃度１
×1018cm-3）を成長し、SIMS測定によってZnの拡散の度
合いを調べた。結晶成長には有機金属気相成長法（MOVP
EもしくはMOCVD）を用いた。その結果、第２図（ａ）に
示すように、半絶縁InP層には約0.3μｍのZnの拡散が観
測されたのに対し、第２図（ｂ）に示すように、ｎ型In
P層にはZnはほとんど拡散しなかった。このように、Zn
の半絶縁半導体への拡散は通常の結晶成長条件下では0.
3μｍ程度である。ｎ型半導体層へのZnの拡散はほとん
どなくp-型に反転することはない。また、メサの側面に
形成されるp-型InP層に拡散したZnの濃度はｐ型半導体
層中のZn濃度の十分の一程度であるので、拡散により生
じたp-型InP層は抵抗が高く、ここを流れる漏れ電流は
非常に小さい。
層、およびドナーとなるSiをドーピングしたｎ型InP層
の上にZnをドーピングしたｐ型InP層（キャリア濃度１
×1018cm-3）を成長し、SIMS測定によってZnの拡散の度
合いを調べた。結晶成長には有機金属気相成長法（MOVP
EもしくはMOCVD）を用いた。その結果、第２図（ａ）に
示すように、半絶縁InP層には約0.3μｍのZnの拡散が観
測されたのに対し、第２図（ｂ）に示すように、ｎ型In
P層にはZnはほとんど拡散しなかった。このように、Zn
の半絶縁半導体への拡散は通常の結晶成長条件下では0.
3μｍ程度である。ｎ型半導体層へのZnの拡散はほとん
どなくp-型に反転することはない。また、メサの側面に
形成されるp-型InP層に拡散したZnの濃度はｐ型半導体
層中のZn濃度の十分の一程度であるので、拡散により生
じたp-型InP層は抵抗が高く、ここを流れる漏れ電流は
非常に小さい。
この製造方法では特別な拡散工程はなく、結晶成長中
にｐ型半導体から半絶縁半導体に拡散することを利用し
ている。従って制御性、再現性が良く半導体レーザを高
歩留りに作製できる。
にｐ型半導体から半絶縁半導体に拡散することを利用し
ている。従って制御性、再現性が良く半導体レーザを高
歩留りに作製できる。
（実施例） 本発明の高抵抗埋め込み半導体レーザを実際に試作し
た結果について、以下に述べる。第１図は試作した半導
体レーザの構造を表す断面図であり、（ａ）はｐ型半導
体基板を用いた場合で第一導電型がｐ型、第２導電型が
ｎ型であり、（ｂ）はｎ型半導体基板を用いた場合で導
電型が（ａ）と逆であるが、ここでは（ａ）の場合につ
いて詳細に説明する。
た結果について、以下に述べる。第１図は試作した半導
体レーザの構造を表す断面図であり、（ａ）はｐ型半導
体基板を用いた場合で第一導電型がｐ型、第２導電型が
ｎ型であり、（ｂ）はｎ型半導体基板を用いた場合で導
電型が（ａ）と逆であるが、ここでは（ａ）の場合につ
いて詳細に説明する。
すべての結晶成長、MOVPEで行った。まず、ｐ型InP基
板１の上に、Znドープｐ型InPクラッド層２（キャリア
濃度５×1017cm-3、層厚１μｍ）、ノンドープInGaAsP
活性層３（層厚0.2μｍ）、Siドープｎ型InPクラッド層
４（キャリア濃度４×1018cm-3、層厚0.4μｍ）からな
るダブルヘテロ構造結晶を成長した。次に表面SiO2膜を
堆積してフォトリソグラフィ技術により幅1.5μｍのス
トライプに加工し、塩酸系および臭素−メタノール系の
エッチング液を用いてｐ型InP基板１に達するまでメサ
エッチングを行った。そして、SiO2ストライプをマスク
として、高抵抗のCoドープ半絶縁InP層５（未捕獲トラ
ップ濃度２×1016cm-3、層厚約2.3μｍ）、Znドープｐ
型InP層６（キャリア濃度１×1018cm-3、層厚0.5μｍ）
を埋め込み成長した。半絶縁InP層５とｐ型InP層６の界
面が、ｎ型InPクラッド層４とSiO2ストライプの界面と
ほぼ同一平面上になるようにした。さらに、SiO2ストラ
イプを除去した後、全面にSiドープｎ型InP層７（キャ
リア濃度２×1018cm-3、層厚1.3μｍ）を成長した。断
面を走査型電子顕微鏡（SEM）で観察するためにウェハ
の一部を取りおき、残りのウェハはｎ側電極22としてAu
GeNiを蒸着した後、430℃で５分間熱処理し、全体の厚
さが約100μｍになるようにｐ型InP基板１を研磨し、さ
らにｐ側電極21としてTi/Pt/Auをスパッタした後、430
℃で５分間熱処理した。こうしてプロセスを終えたウェ
ハは共振器長300μｍになるようにへき開し、Siヒート
シンク上にマウントして組み立て、素子特性を評価し
た。
板１の上に、Znドープｐ型InPクラッド層２（キャリア
濃度５×1017cm-3、層厚１μｍ）、ノンドープInGaAsP
活性層３（層厚0.2μｍ）、Siドープｎ型InPクラッド層
４（キャリア濃度４×1018cm-3、層厚0.4μｍ）からな
るダブルヘテロ構造結晶を成長した。次に表面SiO2膜を
堆積してフォトリソグラフィ技術により幅1.5μｍのス
トライプに加工し、塩酸系および臭素−メタノール系の
エッチング液を用いてｐ型InP基板１に達するまでメサ
エッチングを行った。そして、SiO2ストライプをマスク
として、高抵抗のCoドープ半絶縁InP層５（未捕獲トラ
ップ濃度２×1016cm-3、層厚約2.3μｍ）、Znドープｐ
型InP層６（キャリア濃度１×1018cm-3、層厚0.5μｍ）
を埋め込み成長した。半絶縁InP層５とｐ型InP層６の界
面が、ｎ型InPクラッド層４とSiO2ストライプの界面と
ほぼ同一平面上になるようにした。さらに、SiO2ストラ
イプを除去した後、全面にSiドープｎ型InP層７（キャ
リア濃度２×1018cm-3、層厚1.3μｍ）を成長した。断
面を走査型電子顕微鏡（SEM）で観察するためにウェハ
の一部を取りおき、残りのウェハはｎ側電極22としてAu
GeNiを蒸着した後、430℃で５分間熱処理し、全体の厚
さが約100μｍになるようにｐ型InP基板１を研磨し、さ
らにｐ側電極21としてTi/Pt/Auをスパッタした後、430
℃で５分間熱処理した。こうしてプロセスを終えたウェ
ハは共振器長300μｍになるようにへき開し、Siヒート
シンク上にマウントして組み立て、素子特性を評価し
た。
SEM観察の結果、Znが半絶縁InP層５内に約0.3μｍ拡
散してp-型InP層11を形成し、ｎ型InPクラッド層４の界
面で半絶縁InP層５がｐ型に変化しp-型InP層11となって
いることがわかった。拡散により、半絶縁InP層５の層
厚は約1.7μｍに減少した。活性層幅は1.5μｍであっ
た。
散してp-型InP層11を形成し、ｎ型InPクラッド層４の界
面で半絶縁InP層５がｐ型に変化しp-型InP層11となって
いることがわかった。拡散により、半絶縁InP層５の層
厚は約1.7μｍに減少した。活性層幅は1.5μｍであっ
た。
切り出した素子の電流−光出力特性を測定したとこ
ろ、しきい値電流が平均10mA（最小7mA）、効率が平均
0.23W/A、最高光出力が平均30mW（最高42mW）と良好な
結果を得た。これは、高抵抗埋め込みによって埋め込み
部での漏れ電流が減少したためであり、特にｐ型InP層
６および結晶成長時に形成されるp-型InP層11の存在に
よって、ｎ型にInP層（４、７）から半絶縁InP層５へ流
れる再結合電流がなくなったためである。また、素子容
量は約4pFと小さく、小信号周波数応答特性を測定した
ところ、低周波域での応答の低下（ロールオフ）が少な
い特性が得られ、15mW光出力時の変調周波数帯域は12GH
zであった。これらの特性は従来の高抵抗埋め込み半導
体レーザに比べ閾値電流、最高光出力の点で優れ、従来
のｐ−ｎ−ｐ−ｎ型ブロック構造をもつレーザに比べ閾
値電流、変調帯域の点で優れている。また製造が容易で
従来の約２倍の歩留りであった。
ろ、しきい値電流が平均10mA（最小7mA）、効率が平均
0.23W/A、最高光出力が平均30mW（最高42mW）と良好な
結果を得た。これは、高抵抗埋め込みによって埋め込み
部での漏れ電流が減少したためであり、特にｐ型InP層
６および結晶成長時に形成されるp-型InP層11の存在に
よって、ｎ型にInP層（４、７）から半絶縁InP層５へ流
れる再結合電流がなくなったためである。また、素子容
量は約4pFと小さく、小信号周波数応答特性を測定した
ところ、低周波域での応答の低下（ロールオフ）が少な
い特性が得られ、15mW光出力時の変調周波数帯域は12GH
zであった。これらの特性は従来の高抵抗埋め込み半導
体レーザに比べ閾値電流、最高光出力の点で優れ、従来
のｐ−ｎ−ｐ−ｎ型ブロック構造をもつレーザに比べ閾
値電流、変調帯域の点で優れている。また製造が容易で
従来の約２倍の歩留りであった。
以上述べた結果は第１図（ａ）の、ｐ型InP基板１を
用いた場合であったが、第１図（ｂ）のようなｎ型InP
基板８を用いた場合も同様である。ｐ型InP層６、９お
よびｐ型InPクラッド層２から半絶縁InP層５へZnが拡散
して半絶縁InP層５とｎ型InPクラッド層４の間にp-型In
P層11が形成されるようにすればよい。この例では、ｐ
側のオーミックコンタクトをとるために、p+型InGaAsP
コンタクト層10が用いられている。
用いた場合であったが、第１図（ｂ）のようなｎ型InP
基板８を用いた場合も同様である。ｐ型InP層６、９お
よびｐ型InPクラッド層２から半絶縁InP層５へZnが拡散
して半絶縁InP層５とｎ型InPクラッド層４の間にp-型In
P層11が形成されるようにすればよい。この例では、ｐ
側のオーミックコンタクトをとるために、p+型InGaAsP
コンタクト層10が用いられている。
実施例では高抵抗層を形成するためのドーパントとし
てCoを用いたが、Tiなどの同様な物性を有する元素を用
いても本発明の主旨になんら変わりはない。また、InGa
AsP/InPでなくAlGaAs/GaAs、AlGaInP/GaInP等の他の化
合物混晶からなるダブルヘテロ構造を用いても同様の効
果がある。
てCoを用いたが、Tiなどの同様な物性を有する元素を用
いても本発明の主旨になんら変わりはない。また、InGa
AsP/InPでなくAlGaAs/GaAs、AlGaInP/GaInP等の他の化
合物混晶からなるダブルヘテロ構造を用いても同様の効
果がある。
（発明の効果） 本発明によれば、漏れ電流がなく低閾値で高効率な特
性であり、しかも寄生容量が小さく高速変調可能な半導
体レーザが得られ、本発明の製造方法によれば高性能な
半導体レーザが歩留り良く、再現性良く得られる。
性であり、しかも寄生容量が小さく高速変調可能な半導
体レーザが得られ、本発明の製造方法によれば高性能な
半導体レーザが歩留り良く、再現性良く得られる。
第１図（ａ）（ｂ）は本発明の高抵抗埋め込み半導体レ
ーザの構造を表す断面図であり、それぞれｐ型半導体基
板、ｎ型半導体基板を用いた場合である。第２図（ａ）
（ｂ）は本発明の作用を説明する、半導体多層構造のSI
MS測定による濃度プロファイルの図である。また、第３
図（ａ）（ｂ）は従来の高抵抗埋め込み半導体レーザの
構造を表す断面図である。 図中、１……ｐ型半導体基板、２……ｐ型半導体クラッ
ド層、３……半導体活性層、４……ｎ型半導体クラッド
層、５……半絶縁半導体層、６……ｐ型半導体層、７…
…ｎ型半導体層、８……ｎ型半導体基板、９……ｐ型半
導体層、10……ｐ＋型半導体コンタクト層、11……p-型
半導体層、21……ｐ側電極、22……ｎ側電極である。
ーザの構造を表す断面図であり、それぞれｐ型半導体基
板、ｎ型半導体基板を用いた場合である。第２図（ａ）
（ｂ）は本発明の作用を説明する、半導体多層構造のSI
MS測定による濃度プロファイルの図である。また、第３
図（ａ）（ｂ）は従来の高抵抗埋め込み半導体レーザの
構造を表す断面図である。 図中、１……ｐ型半導体基板、２……ｐ型半導体クラッ
ド層、３……半導体活性層、４……ｎ型半導体クラッド
層、５……半絶縁半導体層、６……ｐ型半導体層、７…
…ｎ型半導体層、８……ｎ型半導体基板、９……ｐ型半
導体層、10……ｐ＋型半導体コンタクト層、11……p-型
半導体層、21……ｐ側電極、22……ｎ側電極である。
Claims (2)
- 【請求項１】第１導電型半導体基板上に、少なくとも前
記半導体基板よりエネルギーギャップの小さい半導体活
性層及び第２導電型半導体クラッド層からなるダブルヘ
テロ構造が、ストライプ状のメサに形成され、そのメサ
の両側に正孔を捕獲する準位を有した半絶縁半導体層及
び第１のｐ型半導体層を含む半導体埋め込み層が前記半
導体基板がｐ型のときはこの順にｎ型のときはこの逆の
順に形成され、さらに前記メサの上及び半導体埋め込み
層の上に第２導電型半導体が形成され、前記ストライプ
状のメサ側面のｎ型半導体クラッド層と前記半絶縁半導
体層との間に第２のｐ型半導体層があることを特徴とす
る高抵抗埋め込み半導体レーザ。 - 【請求項２】第１導電型半導体基板上に、少なくとも半
導体活性層及び第２導電型半導体クラッド層からなる半
導体層を形成する工程と、前記活性層を含む半導体層
を、ストライプ状の絶縁膜をマスクにしてエッチングし
メサを形成する工程と、前記基板がｐ型のときは正孔を
捕獲する準位を有した半絶縁半導体層とｐ型半導体から
なる半導体埋め込み層をこの順に、前記基板がｎ型のと
きはこの逆の順に、埋め込み成長により形成すると同時
にその埋め込み成長中にｐ型不純物の拡散により前記ス
トライプ状のメサの側面のｎ型半導体クラッド層との界
面で前記半絶縁半導体がｐ型に変わる工程と、前記絶縁
膜を除去した後に第２導電型半導体層を全面に成長する
工程を含むことを特徴とする高抵抗埋め込み半導体レー
ザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219017A JP2550718B2 (ja) | 1989-08-25 | 1989-08-25 | 高抵抗埋め込み半導体レーザ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219017A JP2550718B2 (ja) | 1989-08-25 | 1989-08-25 | 高抵抗埋め込み半導体レーザ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0382184A JPH0382184A (ja) | 1991-04-08 |
| JP2550718B2 true JP2550718B2 (ja) | 1996-11-06 |
Family
ID=16728950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1219017A Expired - Fee Related JP2550718B2 (ja) | 1989-08-25 | 1989-08-25 | 高抵抗埋め込み半導体レーザ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550718B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013182976A (ja) * | 2012-03-01 | 2013-09-12 | Mitsubishi Electric Corp | 埋め込み型光半導体素子 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5390786A (en) * | 1977-01-20 | 1978-08-09 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting device and its production |
| JPS61290790A (ja) * | 1985-06-18 | 1986-12-20 | Fujitsu Ltd | 発光素子の製造方法 |
| JPS63133587A (ja) * | 1986-11-25 | 1988-06-06 | Nec Corp | 埋込み構造半導体レ−ザ |
| JPH02283085A (ja) * | 1989-04-25 | 1990-11-20 | Oki Electric Ind Co Ltd | 半導体レーザ |
-
1989
- 1989-08-25 JP JP1219017A patent/JP2550718B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0382184A (ja) | 1991-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6110756A (en) | Method for producing semiconductor laser | |
| EP0132081B1 (en) | Semiconductor laser device | |
| US20080037607A1 (en) | Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same | |
| JPH06104533A (ja) | 青色発光素子およびその製造方法 | |
| JPS61190993A (ja) | 半導体レ−ザ素子の製造方法 | |
| US20080049804A1 (en) | Semiconductor laser diode with a mesa stripe buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same | |
| JP2000294883A (ja) | 窒化物系化合物半導体レーザ素子 | |
| US6639926B1 (en) | Semiconductor light-emitting device | |
| JPH11506273A (ja) | 最高３０％のアルミニウムを含む半導体材料又はアルミニウムを含まない半導体材料から成る個別の閉じ込め層を有する放射放出半導体ダイオード | |
| JP2550718B2 (ja) | 高抵抗埋め込み半導体レーザ及びその製造方法 | |
| JP2002368342A (ja) | 多重量子井戸半導体素子 | |
| JP3241002B2 (ja) | 半導体レーザの製造方法 | |
| JP2550714B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JP2685720B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2747080B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH07115251A (ja) | 半導体レーザ | |
| JP2780337B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JP2869995B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザの製造方法 | |
| JP2550729B2 (ja) | 半導体レーザ | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| US20040119080A1 (en) | Semiconductor optical device | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS6124839B2 (ja) | ||
| JPH0758403A (ja) | 高抵抗埋め込み半導体レーザ | |
| JPH07120836B2 (ja) | 半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |