JPS6260285A - 半導体レ−ザ素子 - Google Patents
半導体レ−ザ素子Info
- Publication number
- JPS6260285A JPS6260285A JP20116185A JP20116185A JPS6260285A JP S6260285 A JPS6260285 A JP S6260285A JP 20116185 A JP20116185 A JP 20116185A JP 20116185 A JP20116185 A JP 20116185A JP S6260285 A JPS6260285 A JP S6260285A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- buried
- semiconductor substrate
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は半導体レーザに関し、特に埋込みへテロ構造を
有する半導体レーザ素子に関するものである。
有する半導体レーザ素子に関するものである。
〈従来技術〉
レーザ発振用活性層を活性層より屈折率が小さくエネル
ギーギャップの大きい半導体層で囲んだ埋込み型の半導
体レーザ素子は、発振閾電流値が低く安定な横モードで
発振し、高速変調が可能である等の利点を有してお９１
光通信システムや光ファイバーを用いた計測システム用
の光源として利用され、産業上非常に重要な素子となっ
ている。
ギーギャップの大きい半導体層で囲んだ埋込み型の半導
体レーザ素子は、発振閾電流値が低く安定な横モードで
発振し、高速変調が可能である等の利点を有してお９１
光通信システムや光ファイバーを用いた計測システム用
の光源として利用され、産業上非常に重要な素子となっ
ている。
しかし、この埋込み型レーザ素子では、注入電流量を増
加していくと活性層を通らない無効電流が急激に増大し
、これが出力の最大値を制限する結果となっている。ま
た、この無効電流は温度の上昇とともに増加することも
知られており、特に産東上重要なＩｎＧａＡｓＰ ／
Ｉ ｎ Ｐ系の埋込み型半導体レーザでは実用上の障害
となっている。
加していくと活性層を通らない無効電流が急激に増大し
、これが出力の最大値を制限する結果となっている。ま
た、この無効電流は温度の上昇とともに増加することも
知られており、特に産東上重要なＩｎＧａＡｓＰ ／
Ｉ ｎ Ｐ系の埋込み型半導体レーザでは実用上の障害
となっている。
上記無効電流の原因は次の様に考えられる。即ち、埋込
型半導体レーザは、主として第２図または第３図に示す
様な構造に作製される。第２図は例えばｎ型ＩｎＰ基板
ｌ上にｎ型ＩｎＰバッファ層２、ノンドープＩ ｒｌＧ
ａＡｓＰ活性層３、ｐ型ＩｎＰクラッド層４を順次エピ
タキシャル成長した後、通常の化学エツチング法を用い
てエピタキシャル成長層をメサ型にエツチング成型し、
この両側にｐ型ＩｎＰ埋込層５、ｎ型ＩｎＰ埋込層６を
成長させたものである。第３図は例えばｎ型ＩｎＰ基板
１上にｐ型ＩｎＰ埋込層５、ｎ型ＩｎＰ埋込層６を順次
エピタキシャル成長させた後、通常の化学エツチング法
を用いて溝を彫り、その後ｎ型ＴｎＰ バッファ層２、
ＩｎＧａＡｓＰ 活性層３、ｐ型ＩｎＰ クラッド層
４を順次エピタキシャル成長させたものである。いずれ
の方式で作製された素子においてもレーザ発振は活性層
３を通る注入電流７に依存しており、活性層３０両側の
埋込層５゜６によって作られるｐ−ｎ接合は逆バイアス
されているため、注入電流７が小さい時はこの部分には
殆んど電流は流れない。しかし、注入電流量を大きくし
ていくと活性層３０両側の埋込層５，６にも相当量の電
流が流れるようになる。この原因はクラッド層４から埋
込層５へ流れるゲート電流７ｂによって、クラッド層４
、埋込層５及びバッファ層２ （又は基板Ｉ）で形成さ
れるサイリスタが導通するためである（樋ロ他：レーザ
研究第１３巻、第１５６頁、１９８５年）。注入電流７
１〕を小さくするためには活性層３を下方の埋込層５と
上方の埋込層６の頂度接合面の箇所に層設すればよいが
、現在の液相エピタキシャル技術と化学エツチング技術
では、このような精巧な層厚制御は不可能であり、上述
の原因で生じる無効電流を防ぐことはできない。
型半導体レーザは、主として第２図または第３図に示す
様な構造に作製される。第２図は例えばｎ型ＩｎＰ基板
ｌ上にｎ型ＩｎＰバッファ層２、ノンドープＩ ｒｌＧ
ａＡｓＰ活性層３、ｐ型ＩｎＰクラッド層４を順次エピ
タキシャル成長した後、通常の化学エツチング法を用い
てエピタキシャル成長層をメサ型にエツチング成型し、
この両側にｐ型ＩｎＰ埋込層５、ｎ型ＩｎＰ埋込層６を
成長させたものである。第３図は例えばｎ型ＩｎＰ基板
１上にｐ型ＩｎＰ埋込層５、ｎ型ＩｎＰ埋込層６を順次
エピタキシャル成長させた後、通常の化学エツチング法
を用いて溝を彫り、その後ｎ型ＴｎＰ バッファ層２、
ＩｎＧａＡｓＰ 活性層３、ｐ型ＩｎＰ クラッド層
４を順次エピタキシャル成長させたものである。いずれ
の方式で作製された素子においてもレーザ発振は活性層
３を通る注入電流７に依存しており、活性層３０両側の
埋込層５゜６によって作られるｐ−ｎ接合は逆バイアス
されているため、注入電流７が小さい時はこの部分には
殆んど電流は流れない。しかし、注入電流量を大きくし
ていくと活性層３０両側の埋込層５，６にも相当量の電
流が流れるようになる。この原因はクラッド層４から埋
込層５へ流れるゲート電流７ｂによって、クラッド層４
、埋込層５及びバッファ層２ （又は基板Ｉ）で形成さ
れるサイリスタが導通するためである（樋ロ他：レーザ
研究第１３巻、第１５６頁、１９８５年）。注入電流７
１〕を小さくするためには活性層３を下方の埋込層５と
上方の埋込層６の頂度接合面の箇所に層設すればよいが
、現在の液相エピタキシャル技術と化学エツチング技術
では、このような精巧な層厚制御は不可能であり、上述
の原因で生じる無効電流を防ぐことはできない。
〈発明の目的〉
本発明は上述の問題点に鑑み、埋込層に流れ込む電流を
極力抑制して無効電流が注入電流量によって大幅には変
化しないような構造の埋込型半導体レーザ素子を提供す
ることを目的とする。
極力抑制して無効電流が注入電流量によって大幅には変
化しないような構造の埋込型半導体レーザ素子を提供す
ることを目的とする。
〈発明の概要〉
本発明は、上記目的を達成するため、導電型がｐ型又は
ｎ型に選定された第１導電型の化合物半導体基板上に、
第１導電型と逆導電型の第１埋込層を成長させたのち、
第１導電型の不純物を前記第１導電型の基板に達する迄
ストライプ状に拡散し、この不純物を拡散した部分の一
部にストライプ状の溝を設け、その後、第１導電型のバ
ッファ一層、バッファ一層より屈折率が高く、エネルギ
ーギャップの小さい活性層及び第１導電型と逆導電型の
クラッド層を順次エピタキシャル成長させてレーザ発振
用多層結晶構造を形成したことを特徴とする。
ｎ型に選定された第１導電型の化合物半導体基板上に、
第１導電型と逆導電型の第１埋込層を成長させたのち、
第１導電型の不純物を前記第１導電型の基板に達する迄
ストライプ状に拡散し、この不純物を拡散した部分の一
部にストライプ状の溝を設け、その後、第１導電型のバ
ッファ一層、バッファ一層より屈折率が高く、エネルギ
ーギャップの小さい活性層及び第１導電型と逆導電型の
クラッド層を順次エピタキシャル成長させてレーザ発振
用多層結晶構造を形成したことを特徴とする。
〈実施例〉
以下、本発明のｔＤ実施例について図面を参照しながら
詳説する。
詳説する。
第１図は本発明の１実施例を示す半導体レーザ素子の構
成図である。このレーザ素子の作製は第４図（Ａ）（Ｂ
）（Ｃ）に示す如くとなる。例えばｐ型（１００）Ｉｎ
Ｐ基板１上にｎ型ＩｎＰ第１埋込層５を成長させ、この
上にプラズマＣＶＤ法等を用いて窒化シリコン（ＳｉＮ
ｘ）膜９を蒸着して第４図（Ａ）の如くとする。次にフ
ォトリングラフイー技術により、幅２．５μｍのフォト
レジストのストライブパターン（図示せず）を＜０１１
＞方向に形成し、これをマスクとしてＨＦ ：ＮＨ４Ｆ
：Ｉ ： ４０の溶液により、ＳｉＮｘ膜９をエツチン
グし、更に同様にＳｉＮｘ膜９をマスクとして例えばＺ
ｎをｐ ＩｎＰ基板基板列達する迄拡散する。この拡
散処理によって第４図（匂の如くｐ型拡散領域８が形成
される。この時、Ｚｎの拡散領域８はＳｉＮｘ膜９の直
下にも拡がっている。次に、濃塩酸を用いて第４図（Ｃ
）の如くストライプ状の溝１０をエツチングする。溝１
０の幅はＳｉＮｘ膜９の開孔幅以上には殆んど拡がらな
いため、制御性よく、Ｚｎ拡散領域８の中央部にストラ
イプ状の溝１０を形成することができる。
成図である。このレーザ素子の作製は第４図（Ａ）（Ｂ
）（Ｃ）に示す如くとなる。例えばｐ型（１００）Ｉｎ
Ｐ基板１上にｎ型ＩｎＰ第１埋込層５を成長させ、この
上にプラズマＣＶＤ法等を用いて窒化シリコン（ＳｉＮ
ｘ）膜９を蒸着して第４図（Ａ）の如くとする。次にフ
ォトリングラフイー技術により、幅２．５μｍのフォト
レジストのストライブパターン（図示せず）を＜０１１
＞方向に形成し、これをマスクとしてＨＦ ：ＮＨ４Ｆ
：Ｉ ： ４０の溶液により、ＳｉＮｘ膜９をエツチン
グし、更に同様にＳｉＮｘ膜９をマスクとして例えばＺ
ｎをｐ ＩｎＰ基板基板列達する迄拡散する。この拡
散処理によって第４図（匂の如くｐ型拡散領域８が形成
される。この時、Ｚｎの拡散領域８はＳｉＮｘ膜９の直
下にも拡がっている。次に、濃塩酸を用いて第４図（Ｃ
）の如くストライプ状の溝１０をエツチングする。溝１
０の幅はＳｉＮｘ膜９の開孔幅以上には殆んど拡がらな
いため、制御性よく、Ｚｎ拡散領域８の中央部にストラ
イプ状の溝１０を形成することができる。
他のエツチング液を用いてもＺｎ拡散領域８より溝１０
の幅が拡がらない条件を満たすものであれば問題はない
。
の幅が拡がらない条件を満たすものであれば問題はない
。
次に、ＳｉＮｘ膜９′ｆ：除去した後、通常の液相エピ
タキシャル法により、第１図に示す如く第１層としてｎ
−ＩｎＰバツフア一層２と第２埋込層６、第２層として
ノンドーグＩｎＧａＡｓＰ活性層３と第３埋込層６′、
第３層としてｐ −Ｉ ｎ Ｐクラッド層４を順次重畳
して成長形成する。バッファ一層２と活性層３は上記ス
トライプ状の溝ＩＧ内に形成されてレーザ発振動作部と
なり、第２埋込層６と第３埋込層６′は溝１０外の第１
埋込層５に重畳して形成される。ｐ−クラッド層４は溝
ＩＯの内外全域にわたって堆積される。以上の多層結晶
構造にｐ側及びｐ側の電極（図示せず）を基板１表面と
クラッド層４表面にそれぞれ形成した後、（＋１０）面
で骨間してレーザ共振器を形成する。
タキシャル法により、第１図に示す如く第１層としてｎ
−ＩｎＰバツフア一層２と第２埋込層６、第２層として
ノンドーグＩｎＧａＡｓＰ活性層３と第３埋込層６′、
第３層としてｐ −Ｉ ｎ Ｐクラッド層４を順次重畳
して成長形成する。バッファ一層２と活性層３は上記ス
トライプ状の溝ＩＧ内に形成されてレーザ発振動作部と
なり、第２埋込層６と第３埋込層６′は溝１０外の第１
埋込層５に重畳して形成される。ｐ−クラッド層４は溝
ＩＯの内外全域にわたって堆積される。以上の多層結晶
構造にｐ側及びｐ側の電極（図示せず）を基板１表面と
クラッド層４表面にそれぞれ形成した後、（＋１０）面
で骨間してレーザ共振器を形成する。
上記構造では、第２図や第３図に示した従来の構造の半
導体レーザ素子と異なり、クラッド層４と第１埋込層５
とがそれらとは逆導電型のＺｎ拡散領域８により分離さ
れているためゲート電流７−ｂは流れることができなく
なっている。このため、出力を増加する目的で注入電流
７を増加させてもクラッド層４、第２埋込層６、第１埋
込層５、バッファ一層２又は基板１で構成されるサイリ
スタ構造の電流阻止層が導通することは殆んどなく、無
効電流を非常に小さく保つことが可能となっている。以
下、この点について更に詳しく説明する。
導体レーザ素子と異なり、クラッド層４と第１埋込層５
とがそれらとは逆導電型のＺｎ拡散領域８により分離さ
れているためゲート電流７−ｂは流れることができなく
なっている。このため、出力を増加する目的で注入電流
７を増加させてもクラッド層４、第２埋込層６、第１埋
込層５、バッファ一層２又は基板１で構成されるサイリ
スタ構造の電流阻止層が導通することは殆んどなく、無
効電流を非常に小さく保つことが可能となっている。以
下、この点について更に詳しく説明する。
第２図又は第３図に示す構造の半導体レーザ素子の等価
回路を第５図（Ａ）に、第１図に示す本実施例の半導体
レーザ素子の等価回路を第５図（Ｂ）に示す。
回路を第５図（Ａ）に、第１図に示す本実施例の半導体
レーザ素子の等価回路を第５図（Ｂ）に示す。
電流阻止構造はいずれの素子構造でもサイリスタの等価
回路（破線内の回路）で表わされるが、第５図（Ｎの構
造では注入電流（ＩＴ）７が増加するにつれてゲート電
流（ＩＧ） ７ ｂも増加し、このためサイリスタが導
通しその増幅作用のためＩＧよりはるかに大きな電流Ｉ
ｓが流れる。１５はダイオードＤＡで表わされる活性層
を通らない無効電流であるから、この等価回路で表わさ
れる従来の素子では注入電流ＩＴが増加するにつれて無
効電流も急激に増加することとなる。一方、第５図（Ｂ
）の構造では注入電流ＩＴが増加するにつれて活性層と
並列に接続されたダイオードＤｓを通る無効電流は増加
するが、その量は注入電流量に単に比例するだけであり
、サイリスタは非導通状態を保つため、無効電流の増加
は第５図（Ａ）の場合と比較すると極めて小さい。ダイ
オードＤｓＦｉクラッド層４とＺｎ拡散領域８によって
形成されるｐ−ｎ接合を表わしている。上記実施例では
無効電流が小さいため、室温でｒｏｍｗ以上の高出力動
作が可能となり、また無効電流による発熱の影響が少な
いため、Ｉ４０°Ｃ以上の高温までレーザ発振が可能で
あった。
回路（破線内の回路）で表わされるが、第５図（Ｎの構
造では注入電流（ＩＴ）７が増加するにつれてゲート電
流（ＩＧ） ７ ｂも増加し、このためサイリスタが導
通しその増幅作用のためＩＧよりはるかに大きな電流Ｉ
ｓが流れる。１５はダイオードＤＡで表わされる活性層
を通らない無効電流であるから、この等価回路で表わさ
れる従来の素子では注入電流ＩＴが増加するにつれて無
効電流も急激に増加することとなる。一方、第５図（Ｂ
）の構造では注入電流ＩＴが増加するにつれて活性層と
並列に接続されたダイオードＤｓを通る無効電流は増加
するが、その量は注入電流量に単に比例するだけであり
、サイリスタは非導通状態を保つため、無効電流の増加
は第５図（Ａ）の場合と比較すると極めて小さい。ダイ
オードＤｓＦｉクラッド層４とＺｎ拡散領域８によって
形成されるｐ−ｎ接合を表わしている。上記実施例では
無効電流が小さいため、室温でｒｏｍｗ以上の高出力動
作が可能となり、また無効電流による発熱の影響が少な
いため、Ｉ４０°Ｃ以上の高温までレーザ発振が可能で
あった。
尚、上記実施例は成長用基板としてｎ型基板を用いた場
合について説明を行なったがｐ型基板を用いた場合でも
同様である。第１埋込層５に拡散する不純物はＺｎ以外
にＣｄ等のｐ型不純物を用いることができる。また第１
．第２．第３の埋込層としてＩｎＰを用いた場合につい
て説明を行なったが、これらの埋込層としては活性層よ
り屈折率が小さくかつエネルギーギャップの小さいＩ
ｎＧａＡｓＰ等他の材料を用いてもよい。エピタキシャ
ル成長層もＩ ｎＧａＡｓＰ ／ Ｉ ｎＰ系の半導体
材料に限定されるものではなく、ＧａＡ７Ａｓ ／ Ｇ
、ＩＡｓ系の半導体レーザ素子等にも適用できることは
明らかである。
合について説明を行なったがｐ型基板を用いた場合でも
同様である。第１埋込層５に拡散する不純物はＺｎ以外
にＣｄ等のｐ型不純物を用いることができる。また第１
．第２．第３の埋込層としてＩｎＰを用いた場合につい
て説明を行なったが、これらの埋込層としては活性層よ
り屈折率が小さくかつエネルギーギャップの小さいＩ
ｎＧａＡｓＰ等他の材料を用いてもよい。エピタキシャ
ル成長層もＩ ｎＧａＡｓＰ ／ Ｉ ｎＰ系の半導体
材料に限定されるものではなく、ＧａＡ７Ａｓ ／ Ｇ
、ＩＡｓ系の半導体レーザ素子等にも適用できることは
明らかである。
〈発明の効果〉
以上詳説した如く、本発明によれば、注入電流を増加さ
せても電流阻止層を通って流れる電流を殆んど増加させ
ることなく、高出力動作を可能とすることができ、信号
光源として適する半導体レーザ素子を作製することがで
きる。またその結果、活性層を通らない無効電流による
素子の発熱を防止することができ、極めて高い温度まで
動作させることが可能な半導体レーザ素子が得られる。
せても電流阻止層を通って流れる電流を殆んど増加させ
ることなく、高出力動作を可能とすることができ、信号
光源として適する半導体レーザ素子を作製することがで
きる。またその結果、活性層を通らない無効電流による
素子の発熱を防止することができ、極めて高い温度まで
動作させることが可能な半導体レーザ素子が得られる。
第１図は本発明の１実施例を示す半導体レーザ素子の断
面図である。第２図及び第３図は従来の埋込型半導体レ
ーザ素子を示す断面図である。第４図は本発明の１実施
例の製作工程を示す工程説明図である。第５図は埋込型
半導体レーザ素子の電気的等価回路を示す回路図である
。 Ｉ・・・基板、２・・・バッファ一層、３・・・活性層
、４・・・クラッド層、５，６・・・埋込層、７・・・
注入電流、８・拡散領域、９・・窒化シリコン膜、１ｏ
・溝。 代理人 弁理士 福 士 愛 彦（他２名）０υ 第１図 第２図 第３図 乙４ノ （Ｂ） （Ｃ） ・喫ド支１工醗回 第４図 ｔ ６４ノ
（Ｂ）％づ〔回謬回 第５図
面図である。第２図及び第３図は従来の埋込型半導体レ
ーザ素子を示す断面図である。第４図は本発明の１実施
例の製作工程を示す工程説明図である。第５図は埋込型
半導体レーザ素子の電気的等価回路を示す回路図である
。 Ｉ・・・基板、２・・・バッファ一層、３・・・活性層
、４・・・クラッド層、５，６・・・埋込層、７・・・
注入電流、８・拡散領域、９・・窒化シリコン膜、１ｏ
・溝。 代理人 弁理士 福 士 愛 彦（他２名）０υ 第１図 第２図 第３図 乙４ノ （Ｂ） （Ｃ） ・喫ド支１工醗回 第４図 ｔ ６４ノ
（Ｂ）％づ〔回謬回 第５図
Claims (1)
- 【特許請求の範囲】 １、結晶成長用半導体基板上に該半導体基板と逆導電型
の埋込層が成長形成され、該埋込層の上から前記半導体
基板に達するまで、前記半導体基板と同導電型の不純物
がストライプ状に拡散されかつこの不純物を拡散した部
分の中央部に幅の狭いストライプ状の溝が形成され、該
溝内に前記半導体基板と同導電型の第１クラッド層、該
第１クラッド層より屈折率が高くエネルギーギャップの
小さい活性層、前記第１クラッド層と逆導電型の第２ク
ラッド層が順次成長されて成ることを特徴とする半導体
レーザ素子。 ２、半導体基板が（１００）ＩｎＰであり、不純物を拡
散したストライプ状の溝の方向が〈０１１〉方向である
特許請求の範囲第１項記載の半導体レーザ素子。 ３、半導体基板がｐ型ＩｎＰであり、拡散する不純物が
ＺｎまたはＧｄである特許請求の範囲第２項記載の半導
体レーザ素子。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20116185A JPS6260285A (ja) | 1985-09-10 | 1985-09-10 | 半導体レ−ザ素子 |
| US06/897,337 US4839900A (en) | 1985-08-21 | 1986-08-15 | Buried type semiconductor laser device |
| EP86306486A EP0212977B1 (en) | 1985-08-21 | 1986-08-21 | A buried type semiconductor laser device |
| DE8686306486T DE3686970T2 (de) | 1985-08-21 | 1986-08-21 | Halbleiterlaservorrichtung vom vergrabenen typ. |
| US07/229,212 US4841534A (en) | 1985-08-21 | 1988-08-05 | Buried type semiconductor laser device |
| US07/314,363 US4908831A (en) | 1985-08-21 | 1989-02-22 | Buried type semiconductor laser device |
| US07/313,982 US4908830A (en) | 1985-08-21 | 1989-02-22 | Buried type semiconductor laser device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20116185A JPS6260285A (ja) | 1985-09-10 | 1985-09-10 | 半導体レ−ザ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6260285A true JPS6260285A (ja) | 1987-03-16 |
Family
ID=16436382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20116185A Pending JPS6260285A (ja) | 1985-08-21 | 1985-09-10 | 半導体レ−ザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6260285A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831592A (ja) * | 1981-08-18 | 1983-02-24 | Nec Corp | 埋め込み構造半導体レ−ザ |
| JPS5884483A (ja) * | 1981-11-12 | 1983-05-20 | Nec Corp | 埋め込みヘテロ構造半導体レ−ザ |
| JPS58207690A (ja) * | 1982-05-28 | 1983-12-03 | Nec Corp | 埋め込み形半導体レ−ザ |
| JPS6080292A (ja) * | 1983-10-07 | 1985-05-08 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ |
-
1985
- 1985-09-10 JP JP20116185A patent/JPS6260285A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831592A (ja) * | 1981-08-18 | 1983-02-24 | Nec Corp | 埋め込み構造半導体レ−ザ |
| JPS5884483A (ja) * | 1981-11-12 | 1983-05-20 | Nec Corp | 埋め込みヘテロ構造半導体レ−ザ |
| JPS58207690A (ja) * | 1982-05-28 | 1983-12-03 | Nec Corp | 埋め込み形半導体レ−ザ |
| JPS6080292A (ja) * | 1983-10-07 | 1985-05-08 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0205307B1 (en) | Semiconductor laser device | |
| US4841534A (en) | Buried type semiconductor laser device | |
| JPS621296A (ja) | 多端子型半導体レ−ザ素子 | |
| US4910744A (en) | Buried heterostructure semiconductor laser device | |
| JPS61164287A (ja) | 半導体レ−ザ | |
| JPS6260285A (ja) | 半導体レ−ザ素子 | |
| JPS58207690A (ja) | 埋め込み形半導体レ−ザ | |
| KR100681294B1 (ko) | 반도체 레이저 소자 및 그 제조 방법 | |
| JPS61242091A (ja) | 半導体発光素子 | |
| JPS6266694A (ja) | 半導体レ−ザ素子及びその製造方法 | |
| JPS6261386A (ja) | 半導体レ−ザ素子 | |
| JPS63211788A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPS6262583A (ja) | 半導体レ−ザ素子 | |
| JPS61220389A (ja) | 集積型半導体レ−ザ | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPS6148277B2 (ja) | ||
| JPH0482075B2 (ja) | ||
| JPS5857770A (ja) | 半導体レ−ザ素子 | |
| JPS6358390B2 (ja) | ||
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPS61264776A (ja) | 光半導体装置 | |
| JPS6346790A (ja) | 埋込み型半導体レ−ザおよびその製造方法 | |
| JPS62217690A (ja) | 半導体発光装置及びその製造方法 | |
| JPS63278288A (ja) | 半導体レ−ザ装置 | |
| JPH05129723A (ja) | 埋込ヘテロ構造半導体レーザ及びその製造方法 |