JPS6266694A - 半導体レ−ザ素子及びその製造方法 - Google Patents
半導体レ−ザ素子及びその製造方法Info
- Publication number
- JPS6266694A JPS6266694A JP20786985A JP20786985A JPS6266694A JP S6266694 A JPS6266694 A JP S6266694A JP 20786985 A JP20786985 A JP 20786985A JP 20786985 A JP20786985 A JP 20786985A JP S6266694 A JPS6266694 A JP S6266694A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buried
- semiconductor laser
- current
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は半導体レーザ素子に関し、特に埋込みへテロ接
合構造を有する半導体レーザ素子及びその製造方法に関
するものである。
合構造を有する半導体レーザ素子及びその製造方法に関
するものである。
〈従来技術〉
レーザ発振用活性層を活性層より屈折率が小さくエネル
ギーギャップの大きい半導体層で囲んだ埋込み型の半導
体レーザ素子は、発振閾電流値が低く安定な横モードで
発振する等の利点を有しており、光通信システムや光計
測システム用の光源として利用され、産業上非常に重要
な素子となっている。しかし、この埋込み型半導体レー
ザ素子では、流入電流量を増加していくと活性層を通ら
ない無効電流が急激に増大し、これが出力の最大値を制
限する結果となっている。また、この無効電流は温度の
上昇とともに増加することも知られており、特にＩｎＧ
ａＡｓＰ／ＩｎＰ系の埋込み型半導体レーザでは実用上
の障害となっている○上記無効電流の原因は次の様に考
えられる。埋１ 込”ゝ半導体′−ｆ４・ｉ
、！： Ｌｆｉｌ ２ （ｉ９ｔ ７’ｃｕ第１
３図に示しだ様な構造を基本として作製される。
ギーギャップの大きい半導体層で囲んだ埋込み型の半導
体レーザ素子は、発振閾電流値が低く安定な横モードで
発振する等の利点を有しており、光通信システムや光計
測システム用の光源として利用され、産業上非常に重要
な素子となっている。しかし、この埋込み型半導体レー
ザ素子では、流入電流量を増加していくと活性層を通ら
ない無効電流が急激に増大し、これが出力の最大値を制
限する結果となっている。また、この無効電流は温度の
上昇とともに増加することも知られており、特にＩｎＧ
ａＡｓＰ／ＩｎＰ系の埋込み型半導体レーザでは実用上
の障害となっている○上記無効電流の原因は次の様に考
えられる。埋１ 込”ゝ半導体′−ｆ４・ｉ
、！： Ｌｆｉｌ ２ （ｉ９ｔ ７’ｃｕ第１
３図に示しだ様な構造を基本として作製される。
１ 第２図は例えばｎ型ＩｎＰ基板１上にｎ
型ＩｎＰバッＡ ファ層２、ノンドープＩｎ
ＧａＡｓＰ活性層３、ｐ型ＩｎＰクラッド層４を順次エ
ピタキシャル成長した１ 後、通常の化学エ
ツチング法を用いてエピタキシｉ ヤル成
長層をメサ型にエツチング成型し、この両：
側にｐ型ＩｎＰ埋込層５、・型■・Ｐ埋込層６を成長
） させたものである。第３図は例えばｎ型
ＩｎＰ基板□ □ １ １上にｐ型ＩｎＰ埋込層５、ｎ型ＩｎＰ埋
込層６を順、、（ 次エピタキシャル成長させた後、通常の化学エツチング
法を用いて溝を彫り、その後ｎ型ＩｎＰバッフ７層２、
ＩｎＧａＡｓＰ活性層３、ｐ型ＩｎＰクラッド層４を順
次溝内にエピタキシャル成長させたものである。いずれ
の方式で作製された素子においてもレーザ発振は活性層
３を通る注入電流７に依し： ため、注入
電流７が小さい時はこの部分には殆ん存しており、活性
層３の両側の埋込層５，６によって作られるｐ−ｎ接合
は逆バイアスされているど電流は流れない。しかし、注
入電流量を大きくしていくと活性層３の両側の埋込層５
，６にも相当量の電流が流れるようになる。この原因は
クラッド層４から埋込層５へ流れるゲート電流７ｂによ
って、り２ラド層４、埋込層５及びバッファ層２（又は
基板ｌ）で形成されるサイリスタが導通するためである
（樋ロ他：レーザ研究第１３巻、第１５６頁、１９８５
年）。注入電流７ｂを小さくするためには活性層３を下
方の埋込層５と上方の埋込層６の頂度接合面の箇所に層
設すればよいが、現在の液相エピタキシャル技術と化学
エツチング技術では、このような精巧な層厚制御は不可
能であり、上述の原因で生じる無効電流を防ぐことはで
きない。
型ＩｎＰバッＡ ファ層２、ノンドープＩｎ
ＧａＡｓＰ活性層３、ｐ型ＩｎＰクラッド層４を順次エ
ピタキシャル成長した１ 後、通常の化学エ
ツチング法を用いてエピタキシｉ ヤル成
長層をメサ型にエツチング成型し、この両：
側にｐ型ＩｎＰ埋込層５、・型■・Ｐ埋込層６を成長
） させたものである。第３図は例えばｎ型
ＩｎＰ基板□ □ １ １上にｐ型ＩｎＰ埋込層５、ｎ型ＩｎＰ埋
込層６を順、、（ 次エピタキシャル成長させた後、通常の化学エツチング
法を用いて溝を彫り、その後ｎ型ＩｎＰバッフ７層２、
ＩｎＧａＡｓＰ活性層３、ｐ型ＩｎＰクラッド層４を順
次溝内にエピタキシャル成長させたものである。いずれ
の方式で作製された素子においてもレーザ発振は活性層
３を通る注入電流７に依し： ため、注入
電流７が小さい時はこの部分には殆ん存しており、活性
層３の両側の埋込層５，６によって作られるｐ−ｎ接合
は逆バイアスされているど電流は流れない。しかし、注
入電流量を大きくしていくと活性層３の両側の埋込層５
，６にも相当量の電流が流れるようになる。この原因は
クラッド層４から埋込層５へ流れるゲート電流７ｂによ
って、り２ラド層４、埋込層５及びバッファ層２（又は
基板ｌ）で形成されるサイリスタが導通するためである
（樋ロ他：レーザ研究第１３巻、第１５６頁、１９８５
年）。注入電流７ｂを小さくするためには活性層３を下
方の埋込層５と上方の埋込層６の頂度接合面の箇所に層
設すればよいが、現在の液相エピタキシャル技術と化学
エツチング技術では、このような精巧な層厚制御は不可
能であり、上述の原因で生じる無効電流を防ぐことはで
きない。
〈発明の目的°〉
本発明は上述の問題点に鑑み、埋込層に流れ込む電流を
極力抑制して無効電流が注入電流量によって大幅には変
化しないような構造の埋込型半導体レーザ素子を提供す
ることを目的とする。
極力抑制して無効電流が注入電流量によって大幅には変
化しないような構造の埋込型半導体レーザ素子を提供す
ることを目的とする。
〈発明の概要〉
１ 本発明は、上記目的を達成するため、
導電型がニ 、” ｐ型又はｎｆｆ１のいずれか一方に選
定された第１導□ 電型の化合物半導体基板上に、該基板より屈折率が高く
エネルギーギャップの小さい活性層及び基板と反対導電
型のクラッド層を順次エピタキシャル成長させてレーザ
発振動作部を形成した後メサ型ストライプ状にエツチン
グ成形し、該エツチングにより露出せしめた面より第１
導電型の不純物を拡散し、その後上記メサ部上部のみを
除いて第醜 １導電型と逆導電型の第１埋込
層、第１導電型の； 第２埋込層を順次エピ
タキシャル成長させ、更に） 全面に第１導
電型と逆導電型のクラッド層をエピタキシャル成長させ
た構造を有することを特徴とする。不純物に拡散によっ
て埋込層へ流れる無効゛） 電流が有効に抑制
され、低電力で高出力駆動が可、ｌ 能とな
る。
導電型がニ 、” ｐ型又はｎｆｆ１のいずれか一方に選
定された第１導□ 電型の化合物半導体基板上に、該基板より屈折率が高く
エネルギーギャップの小さい活性層及び基板と反対導電
型のクラッド層を順次エピタキシャル成長させてレーザ
発振動作部を形成した後メサ型ストライプ状にエツチン
グ成形し、該エツチングにより露出せしめた面より第１
導電型の不純物を拡散し、その後上記メサ部上部のみを
除いて第醜 １導電型と逆導電型の第１埋込
層、第１導電型の； 第２埋込層を順次エピ
タキシャル成長させ、更に） 全面に第１導
電型と逆導電型のクラッド層をエピタキシャル成長させ
た構造を有することを特徴とする。不純物に拡散によっ
て埋込層へ流れる無効゛） 電流が有効に抑制
され、低電力で高出力駆動が可、ｌ 能とな
る。
λ
１、＜実施例〉
１゜
１ 以下、本発明の１実施例について図面を
珍魚し：１ ・ １ １ ながら詳説する。
珍魚し：１ ・ １ １ ながら詳説する。
１ 第１図は本発明の１実施例を示す半導体
・−ザ素子の構成図である。またこれの製作工程を第４
図（Ａ）（Ｂ） （Ｃ）＜ｒＪに示す。まず、例えば第
４図（Ｎに示す如くｐ型（１００） ＩｎＰ基板１上に
ｐ型ＩｎＰバッファ一層２、ノンドープＩｎＧａＡｓＰ
活性層３、ｎ型１ｎＰクラッド層４を順次液相エピタキ
シャル成長法により成長する。但し、活性層３として用
いるＴｎＧａＡｓＰはＩｎＰよりエネルギーギャップが
小さく屈折率の高い組成のものを用いた。この上にプラ
ズマＣＶＤ法等を用いて窒化シリコン（ＳｉＮｘ）膜９
を約２０００λの厚さ迄蒸着し、フォトリソグラフィー
技術により幅４ミクロンのフォトレジストのストラ、イ
ブパターン１０を＜０１１ ＞方向に形成する。このフ
ォトレジストをマスクとしてＨＦ：ＮＨ４Ｆ＝１：４０
の溶液により第４図ＣＢ）に示す如くＳｉＮｘ膜９をス
トライプ状にエツチングする。更にこのＳｉＮｘ膜９を
マスクとして濃度０．２％のＢｒ−メタノール溶液で第
４図（Ｃ）に示す如くｐ型ＩｎＰバッファ一層２に達す
るまでエツチングし、メサ状のストライプ構造１１を形
成する。その後第４図（Ｄ）に示す如く、バッファ一層
２のエツチング処埋置より例えばＺｎを深さ０．５ミク
ロン迄拡散する。Ｚｎの拡散部８を図中に斜線で示しだ
。ＳｉＮｘ膜９を除去した後、液相エピタキシャル成長
法を用いて、ｎ型１ｎＰ第１埋込層５、ｐ型１ｎＰ第２
埋込層６、ｎ型クラッド層４を順次成長する。この際、
第１及び第２埋込層５，６はメサの幅が十分狭いために
、メサの上には成長しないが、メサの両側が十分埋込ま
れた後にクラッド層４を成長することにより、クラッド
層４はウェハー全面に亘って成長させることができる（
水戸他：電子通信学会技術報告０ＱＥ８０−１１６）。
・−ザ素子の構成図である。またこれの製作工程を第４
図（Ａ）（Ｂ） （Ｃ）＜ｒＪに示す。まず、例えば第
４図（Ｎに示す如くｐ型（１００） ＩｎＰ基板１上に
ｐ型ＩｎＰバッファ一層２、ノンドープＩｎＧａＡｓＰ
活性層３、ｎ型１ｎＰクラッド層４を順次液相エピタキ
シャル成長法により成長する。但し、活性層３として用
いるＴｎＧａＡｓＰはＩｎＰよりエネルギーギャップが
小さく屈折率の高い組成のものを用いた。この上にプラ
ズマＣＶＤ法等を用いて窒化シリコン（ＳｉＮｘ）膜９
を約２０００λの厚さ迄蒸着し、フォトリソグラフィー
技術により幅４ミクロンのフォトレジストのストラ、イ
ブパターン１０を＜０１１ ＞方向に形成する。このフ
ォトレジストをマスクとしてＨＦ：ＮＨ４Ｆ＝１：４０
の溶液により第４図ＣＢ）に示す如くＳｉＮｘ膜９をス
トライプ状にエツチングする。更にこのＳｉＮｘ膜９を
マスクとして濃度０．２％のＢｒ−メタノール溶液で第
４図（Ｃ）に示す如くｐ型ＩｎＰバッファ一層２に達す
るまでエツチングし、メサ状のストライプ構造１１を形
成する。その後第４図（Ｄ）に示す如く、バッファ一層
２のエツチング処埋置より例えばＺｎを深さ０．５ミク
ロン迄拡散する。Ｚｎの拡散部８を図中に斜線で示しだ
。ＳｉＮｘ膜９を除去した後、液相エピタキシャル成長
法を用いて、ｎ型１ｎＰ第１埋込層５、ｐ型１ｎＰ第２
埋込層６、ｎ型クラッド層４を順次成長する。この際、
第１及び第２埋込層５，６はメサの幅が十分狭いために
、メサの上には成長しないが、メサの両側が十分埋込ま
れた後にクラッド層４を成長することにより、クラッド
層４はウェハー全面に亘って成長させることができる（
水戸他：電子通信学会技術報告０ＱＥ８０−１１６）。
以上により第１図に示す如き素子構造が得られる。その
後、ｎ側及びｐ側の電極（図示せず）を基板１表面とク
ラッド層４表面とにそれぞれ形成した後（１１０）面で
襞間してレーザ共振器を形成する。
後、ｎ側及びｐ側の電極（図示せず）を基板１表面とク
ラッド層４表面とにそれぞれ形成した後（１１０）面で
襞間してレーザ共振器を形成する。
上記構造では第２図や第３図に示した従来の構造の半導
体レーザ素子と異なり、クラッド層４と第１埋込層５と
がそれらとは逆導電型の拡散部８によって分離されてい
るため、ゲート電流７−ｂは流れることができなくなっ
ている。このため、注入電流７を増加させてもクラッド
層４、第２埋込層６、第１埋込層５、バッファ一層２ま
たは基板ｌで構成されるサイリスタ構造の電流阻止層が
導通することは殆んどなく、高い出力まで高効率のレー
ザ発振を得ることができる。この点について更に詳細に
説明するために、第２図又は第３図に示す構造の半導体
レーザ素子の等価回路を第５図囚に、第１図に示す本実
施例の半導体レーザ素子の等価回路を第５図（Ｂ）に示
し、これに従って説明する。電流阻止機能はいずれの素
子構造でもサイリスタの等価回路（破線内の回路）で表
わされるが、第５図囚の構造では注入電流（ＩＴ）が増
加するにつれてゲート電流（Ｉｃ、） ７ ｂも増加し
、このためサイリスタが導通しその増幅作用のためＩＧ
よりはるかに大きな電流Ｉｓが流れる。Ｉｓはダイオー
ドＤＡで表わされる活性層を通らない無効電流であるか
ら、この等価回路で表わされる従来の素子では注入電流
ＩＴが増加するにつれて無効電流も急激に増加すること
となる。一方、第５図（Ｂ）の構造では注入電流ＩＴが
増加するにつれて活性層と並列に接続されたダイオード
ＤＳを通る無効電流は増加するが、その量は注入電流量
に単に比例するだけであり、サイリスタは非導通状態を
保つだめ、無効電流の増加は第５図（Ａ）の場合と比較
すると極めて小さい。ダイオードＤＳはクラッド層４と
第１埋込層８によって形成されるｐ−ｎ接合を表わして
いる。
体レーザ素子と異なり、クラッド層４と第１埋込層５と
がそれらとは逆導電型の拡散部８によって分離されてい
るため、ゲート電流７−ｂは流れることができなくなっ
ている。このため、注入電流７を増加させてもクラッド
層４、第２埋込層６、第１埋込層５、バッファ一層２ま
たは基板ｌで構成されるサイリスタ構造の電流阻止層が
導通することは殆んどなく、高い出力まで高効率のレー
ザ発振を得ることができる。この点について更に詳細に
説明するために、第２図又は第３図に示す構造の半導体
レーザ素子の等価回路を第５図囚に、第１図に示す本実
施例の半導体レーザ素子の等価回路を第５図（Ｂ）に示
し、これに従って説明する。電流阻止機能はいずれの素
子構造でもサイリスタの等価回路（破線内の回路）で表
わされるが、第５図囚の構造では注入電流（ＩＴ）が増
加するにつれてゲート電流（Ｉｃ、） ７ ｂも増加し
、このためサイリスタが導通しその増幅作用のためＩＧ
よりはるかに大きな電流Ｉｓが流れる。Ｉｓはダイオー
ドＤＡで表わされる活性層を通らない無効電流であるか
ら、この等価回路で表わされる従来の素子では注入電流
ＩＴが増加するにつれて無効電流も急激に増加すること
となる。一方、第５図（Ｂ）の構造では注入電流ＩＴが
増加するにつれて活性層と並列に接続されたダイオード
ＤＳを通る無効電流は増加するが、その量は注入電流量
に単に比例するだけであり、サイリスタは非導通状態を
保つだめ、無効電流の増加は第５図（Ａ）の場合と比較
すると極めて小さい。ダイオードＤＳはクラッド層４と
第１埋込層８によって形成されるｐ−ｎ接合を表わして
いる。
第６図は本発明の他の実施例を示す半導体レーザ素子の
構成図である。このレーザ素子の製作過程は第４図に示
した製作過程とほとんど同一であるが、上記実施例では
メサ部１１を除いて全面をバッファ一層２までエツチン
グしているのに対して本実施例ではメサ部１１の両側に
２本の幅約ＩＯμｍの平行な溝１２をバッファ一層２に
達するまでエツチングした点が異なっている。該溝１２
をエツチングした後、ＳｉＮｘ膜を除去し、第１及び第
２埋込層５，６を順次液相エピタキシャル成長法により
成長させると、２本の平行な溝Ｉ２に挾まれた狭いメサ
ストライプ部１１の上には埋込層５．６は成長しないが
、２本の溝１２の外側は十分広いため、埋込層５，６も
成長し、電流阻止層を形成する。この実施例の電気的等
価回路は上記実施例と全く同じで第５図（Ｂ）のように
なるが、漏れ電流の経路となるダイオードＤｓの接合面
積が約２倍となっている点が異なる。一方、本実施例は
第１図の実施例に比ベエッチングされる部分が狭いため
、歩留りがよいという利点を有する。
構成図である。このレーザ素子の製作過程は第４図に示
した製作過程とほとんど同一であるが、上記実施例では
メサ部１１を除いて全面をバッファ一層２までエツチン
グしているのに対して本実施例ではメサ部１１の両側に
２本の幅約ＩＯμｍの平行な溝１２をバッファ一層２に
達するまでエツチングした点が異なっている。該溝１２
をエツチングした後、ＳｉＮｘ膜を除去し、第１及び第
２埋込層５，６を順次液相エピタキシャル成長法により
成長させると、２本の平行な溝Ｉ２に挾まれた狭いメサ
ストライプ部１１の上には埋込層５．６は成長しないが
、２本の溝１２の外側は十分広いため、埋込層５，６も
成長し、電流阻止層を形成する。この実施例の電気的等
価回路は上記実施例と全く同じで第５図（Ｂ）のように
なるが、漏れ電流の経路となるダイオードＤｓの接合面
積が約２倍となっている点が異なる。一方、本実施例は
第１図の実施例に比ベエッチングされる部分が狭いため
、歩留りがよいという利点を有する。
以上の実施例によれば無効電流が少なくするため、室温
で７０ｍＷ以上の高出力動作が可能となり、また無効電
流による発熱の影響も少ないため、１４０℃以上の高温
までレーザ発振が可能であった。尚、上記実施例は成長
用基板としてｎ型基板を用いた場合について説明を行な
ったがｎ型基板を用いた場合でも同様である。また第１
．第２の埋込層としてＩｎＰを用いた場合について説明
を行なったが、これらの埋込層としては活性層より屈折
率が小さくかつエネルギーギャップの小さいＩｎＧａＡ
ｓＰ等他の材料を用いてもよい。エピタキシャル成長層
もＩｎＧａＡｓＰ／ＩｎＰ系の半導体材料に限定される
ものではなく、ＧａＡｊＡｓ／ＧａＡｓ系の半導体レー
ザ素子等にも適用できることは明らかである。
で７０ｍＷ以上の高出力動作が可能となり、また無効電
流による発熱の影響も少ないため、１４０℃以上の高温
までレーザ発振が可能であった。尚、上記実施例は成長
用基板としてｎ型基板を用いた場合について説明を行な
ったがｎ型基板を用いた場合でも同様である。また第１
．第２の埋込層としてＩｎＰを用いた場合について説明
を行なったが、これらの埋込層としては活性層より屈折
率が小さくかつエネルギーギャップの小さいＩｎＧａＡ
ｓＰ等他の材料を用いてもよい。エピタキシャル成長層
もＩｎＧａＡｓＰ／ＩｎＰ系の半導体材料に限定される
ものではなく、ＧａＡｊＡｓ／ＧａＡｓ系の半導体レー
ザ素子等にも適用できることは明らかである。
〈発明の効果〉
以上詳説した如く、本発明によれば、注入電流を増加さ
せても電流阻止層を通って流れる電流を殆んど増加させ
ることなく、高出力動作を可能とすることができ、信号
光源として適する半導体レーザ素子を作製することがで
きる。またその結果、活性層を通らない無効電流による
素子の発熱を防止することができ、極めて高い温度まで
動作させることが可能な半導体レーザ素子が得られる。
せても電流阻止層を通って流れる電流を殆んど増加させ
ることなく、高出力動作を可能とすることができ、信号
光源として適する半導体レーザ素子を作製することがで
きる。またその結果、活性層を通らない無効電流による
素子の発熱を防止することができ、極めて高い温度まで
動作させることが可能な半導体レーザ素子が得られる。
第１図は本発明の１実施例を示す半導体レーザ素子の模
式断面図である。第２図および第３図は従来の埋込型半
導体レーザ素子を示す模式断面図である。第４図は第１
図に示す実施例の製作工程を示す工程説明図である。第
５図は埋込型半導体レーザ素子の電気的等価回路を示す
回路図である。 第６図は本発明の他の実施例を示す半導体レーザ素子の
断面図である。 １・・・基板、２・・・バッファ一層、３・・・活性層
、４・・・クラッド層、５，６・・・埋込層、７・・・
注入電流、８・・・拡散部、９・・・窒化シリコン膜、
１２・・・溝。 代理人 弁理士 福 士 愛 彦（他２名）第４図 （Ａ）ＣＢ） ′＠５図 第６図
式断面図である。第２図および第３図は従来の埋込型半
導体レーザ素子を示す模式断面図である。第４図は第１
図に示す実施例の製作工程を示す工程説明図である。第
５図は埋込型半導体レーザ素子の電気的等価回路を示す
回路図である。 第６図は本発明の他の実施例を示す半導体レーザ素子の
断面図である。 １・・・基板、２・・・バッファ一層、３・・・活性層
、４・・・クラッド層、５，６・・・埋込層、７・・・
注入電流、８・・・拡散部、９・・・窒化シリコン膜、
１２・・・溝。 代理人 弁理士 福 士 愛 彦（他２名）第４図 （Ａ）ＣＢ） ′＠５図 第６図
Claims (1)
- 【特許請求の範囲】 １、基板上にレーザ発振用活性層を有する多層エピタキ
シャル成長層がメサ型ストライプ状に堆積され、該多層
エピタキシャル成長層は前記活性層の部分が両側より埋
込層で挟設された埋込構造を構成しかつ該埋込層と接す
る面近傍には電流を遮断する拡散層が形成されているこ
とを特徴とする半導体レーザ素子。 ２、基板上にレーザ発振用活性層を有する多層エピタキ
シャル成長層を成長させる工程と、該多層エピタキシャ
ル成長層をエッチングして少なくとも前記活性層を含む
領域をメサ型ストライプ状に成形する工程と、該多層エ
ピタキシャル成長層のストライプ両側より不純物を拡散
して電流遮断用の拡散層を形成する工程と、該拡散層の
形成された面より前記多層エピタキシャル成長層に埋込
層を堆積する工程と、を具備して成る半導体レーザ素子
の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20786985A JPS6266694A (ja) | 1985-09-19 | 1985-09-19 | 半導体レ−ザ素子及びその製造方法 |
| US06/897,337 US4839900A (en) | 1985-08-21 | 1986-08-15 | Buried type semiconductor laser device |
| EP86306486A EP0212977B1 (en) | 1985-08-21 | 1986-08-21 | A buried type semiconductor laser device |
| DE8686306486T DE3686970T2 (de) | 1985-08-21 | 1986-08-21 | Halbleiterlaservorrichtung vom vergrabenen typ. |
| US07/229,212 US4841534A (en) | 1985-08-21 | 1988-08-05 | Buried type semiconductor laser device |
| US07/313,982 US4908830A (en) | 1985-08-21 | 1989-02-22 | Buried type semiconductor laser device |
| US07/314,363 US4908831A (en) | 1985-08-21 | 1989-02-22 | Buried type semiconductor laser device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20786985A JPS6266694A (ja) | 1985-09-19 | 1985-09-19 | 半導体レ−ザ素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6266694A true JPS6266694A (ja) | 1987-03-26 |
Family
ID=16546895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20786985A Pending JPS6266694A (ja) | 1985-08-21 | 1985-09-19 | 半導体レ−ザ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6266694A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647682A (en) * | 1987-06-30 | 1989-01-11 | Fujikura Ltd | Manufacture of embedded semiconductor laser |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136388A (ja) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | 発光電子装置 |
-
1985
- 1985-09-19 JP JP20786985A patent/JPS6266694A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136388A (ja) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | 発光電子装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647682A (en) * | 1987-06-30 | 1989-01-11 | Fujikura Ltd | Manufacture of embedded semiconductor laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07106685A (ja) | 半導体レーザ | |
| JPS61284987A (ja) | 半導体レ−ザ素子 | |
| US4841534A (en) | Buried type semiconductor laser device | |
| JP2002232080A (ja) | 電流閉じ込め構造を持つ半導体素子及びその製造方法 | |
| JPS63144589A (ja) | 半導体レ−ザ素子 | |
| JPS6266694A (ja) | 半導体レ−ザ素子及びその製造方法 | |
| JPS61164287A (ja) | 半導体レ−ザ | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPS6243193A (ja) | 半導体レ−ザ | |
| JPS6261386A (ja) | 半導体レ−ザ素子 | |
| JPS6260285A (ja) | 半導体レ−ザ素子 | |
| JPH0682886B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH0513866A (ja) | 半導体発光素子 | |
| JPS61242091A (ja) | 半導体発光素子 | |
| JPH06326399A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2855887B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPS6148277B2 (ja) | ||
| JPH0482075B2 (ja) | ||
| JPS61264776A (ja) | 光半導体装置 | |
| JPS6262583A (ja) | 半導体レ−ザ素子 | |
| JPS62217690A (ja) | 半導体発光装置及びその製造方法 | |
| JPS62193189A (ja) | 半導体発光装置 | |
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPS62259490A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPS61166192A (ja) | 半導体レ−ザおよびその製造方法 |