JPS6080292A - 半導体レ−ザ - Google Patents
半導体レ−ザInfo
- Publication number
- JPS6080292A JPS6080292A JP58189120A JP18912083A JPS6080292A JP S6080292 A JPS6080292 A JP S6080292A JP 58189120 A JP58189120 A JP 58189120A JP 18912083 A JP18912083 A JP 18912083A JP S6080292 A JPS6080292 A JP S6080292A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- active layer
- type
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は充ファイバ通信等の光源として用いる半導体レ
ーザに関する。
ーザに関する。
従来例の構成とその問題点
従来、光フアイバ通信で用いられる半導体レーザは性能
的に低しきい値電流で、あること、安定した単−横モー
ド発振であること等が要求されることから、接合に平行
な方向において活性層に隣接して活性層の屈折率よシも
小さい屈折率をもつ数層の電流ブロッキング層を設ける
ことで活性層内への光と電流の閉じ込峠を図ったものが
一般的である１、第１図はその代表的な従来例でいわゆ
るＢＣ構造半導体レーザ（Ｂｕｒｒｉｅｄ−Ｃｒｅｓｃ
ｅｎｔ Ｌａ５ｅｒ：以下ＢＣレーザと記す）の概略断
面図を示す。
的に低しきい値電流で、あること、安定した単−横モー
ド発振であること等が要求されることから、接合に平行
な方向において活性層に隣接して活性層の屈折率よシも
小さい屈折率をもつ数層の電流ブロッキング層を設ける
ことで活性層内への光と電流の閉じ込峠を図ったものが
一般的である１、第１図はその代表的な従来例でいわゆ
るＢＣ構造半導体レーザ（Ｂｕｒｒｉｅｄ−Ｃｒｅｓｃ
ｅｎｔ Ｌａ５ｅｒ：以下ＢＣレーザと記す）の概略断
面図を示す。
１はｎ形ＩｎＰ基板、２はｎ形１ｎＰ層バッファ層、３
はｐ形ＩｎＰ層、４はｎ形ＩｎＦクラッド層、６はＩｎ
ＧａＡｓＰ活性層、６はｐ形ＩｎＰクラッド層、７はｐ
形１ｎＧａＡｓＰキャップ層、８，９はそれぞれオーミ
ンク電極である。ＩｎＧａＡ’ｓＰ活性層６への電流の
閉じ込めはｐ形ＩｎＰ層３及びその上に位置するｎ形Ｉ
ｎＰ層４の形成するレーザダイオードへの印加バイアス
に対して逆バイアスとなるｐ−ｎ接合でＩｎＧａＡｓＰ
活性層６の周辺の電流をしゃ断することにより行なって
いる。ＢＣレーザは例えば文献Ｅｌｅｃｔｒｏｎｉｃｓ
Ｌｅｔｔｅｒｓ ５ ｔｈ Ａｕｇｕｓｔ１９８２
Ｖｏｌ、１８ Ａ１６ ｐｐ、７０３−７０５の記載に
あるように高温において、２． ３． ４． ６の各Ｉ
ｎＰ層がｐ −ｎ −ｐ −ｎ接合からなるサイリスタ
構造を形成しているためにｐ形ＩｎＰ層３にわずかなリ
ーク電流が流れてもサイリスタがＯＮの状態となり、図
中ＩＬ１で示すようなリーク電流が流れる。また文献Ｅ
ｌｅｃｔｒｏｎｘｃｓ Ｌｅｔｔｅｒｓ ２６ ｔｈＭ
ａｙ １９８３ Ｖｏｌ、１９４１１ ｐｐ、４０７−
４０８の記載にあるように、ＩｎＧａＡｓＰ活性層６が
埋め込まれている溝の壁におけるｐ形ＩｎＰ層３及びｎ
形ＩｎＰクラッド層２の形成するｐ −ｎ接合が劣化す
ることによりその拡散電位がＩｎＧａＡｓＰ活性層６と
ｐ形ＩｎＰクラッド層６の接合における拡散電位よシも
小さくなって図中ＩＬ２で示すようなリーク電流が流れ
る。これらのリーク電流はＩｎＧａＡｓＰ活性層５を流
れる電流に対して比較的大きな割合をもつもので、レー
ザ光出力の高出力側における飽和やしきい値電流の増加
、量子効率の低減等を引き起こす原因となる。一般に活
性層内への電流の閉じ込めはレーザダイオードへの印加
バイアスに対して逆バイアスとなるような少なくとも一
つのｐ −ｎ接合を有する数層の電流ブロッキング層を
接合に平行な方向においてダブルへテロ構造からなる活
性層に隣接して設けることにより行なっているが、前述
のようにこのようなｐ −ｎ接合を有する二層以上の電
流ブロッキング層では第１図における工Ｌ１ および工
Ｌ２のような構造的に起因するリーク電流を引き起こす
。また逆バイアス接合自体の劣化や接合界面における結
晶成長時の欠陥の導入もリーク電流の原因となる。
はｐ形ＩｎＰ層、４はｎ形ＩｎＦクラッド層、６はＩｎ
ＧａＡｓＰ活性層、６はｐ形ＩｎＰクラッド層、７はｐ
形１ｎＧａＡｓＰキャップ層、８，９はそれぞれオーミ
ンク電極である。ＩｎＧａＡ’ｓＰ活性層６への電流の
閉じ込めはｐ形ＩｎＰ層３及びその上に位置するｎ形Ｉ
ｎＰ層４の形成するレーザダイオードへの印加バイアス
に対して逆バイアスとなるｐ−ｎ接合でＩｎＧａＡｓＰ
活性層６の周辺の電流をしゃ断することにより行なって
いる。ＢＣレーザは例えば文献Ｅｌｅｃｔｒｏｎｉｃｓ
Ｌｅｔｔｅｒｓ ５ ｔｈ Ａｕｇｕｓｔ１９８２
Ｖｏｌ、１８ Ａ１６ ｐｐ、７０３−７０５の記載に
あるように高温において、２． ３． ４． ６の各Ｉ
ｎＰ層がｐ −ｎ −ｐ −ｎ接合からなるサイリスタ
構造を形成しているためにｐ形ＩｎＰ層３にわずかなリ
ーク電流が流れてもサイリスタがＯＮの状態となり、図
中ＩＬ１で示すようなリーク電流が流れる。また文献Ｅ
ｌｅｃｔｒｏｎｘｃｓ Ｌｅｔｔｅｒｓ ２６ ｔｈＭ
ａｙ １９８３ Ｖｏｌ、１９４１１ ｐｐ、４０７−
４０８の記載にあるように、ＩｎＧａＡｓＰ活性層６が
埋め込まれている溝の壁におけるｐ形ＩｎＰ層３及びｎ
形ＩｎＰクラッド層２の形成するｐ −ｎ接合が劣化す
ることによりその拡散電位がＩｎＧａＡｓＰ活性層６と
ｐ形ＩｎＰクラッド層６の接合における拡散電位よシも
小さくなって図中ＩＬ２で示すようなリーク電流が流れ
る。これらのリーク電流はＩｎＧａＡｓＰ活性層５を流
れる電流に対して比較的大きな割合をもつもので、レー
ザ光出力の高出力側における飽和やしきい値電流の増加
、量子効率の低減等を引き起こす原因となる。一般に活
性層内への電流の閉じ込めはレーザダイオードへの印加
バイアスに対して逆バイアスとなるような少なくとも一
つのｐ −ｎ接合を有する数層の電流ブロッキング層を
接合に平行な方向においてダブルへテロ構造からなる活
性層に隣接して設けることにより行なっているが、前述
のようにこのようなｐ −ｎ接合を有する二層以上の電
流ブロッキング層では第１図における工Ｌ１ および工
Ｌ２のような構造的に起因するリーク電流を引き起こす
。また逆バイアス接合自体の劣化や接合界面における結
晶成長時の欠陥の導入もリーク電流の原因となる。
発明の目的
本発明はこれらの問題点を解決すべく、接合に平行な方
行において、たとえばＩｎＧａＡｓＰ活性層よりも油接
率が小さくｃｄをドーピングすることにより高抵抗化し
たＩｎＰ半絶縁電流ブロッキング層を１ｎＧａＡｓＰ活
性層Ａｓ側に設けることにより、前記構造的なリーク電
流および接合の劣化、欠陥等に起因するリーク電流をな
くした半導体レーザを提供することを目的とする。
行において、たとえばＩｎＧａＡｓＰ活性層よりも油接
率が小さくｃｄをドーピングすることにより高抵抗化し
たＩｎＰ半絶縁電流ブロッキング層を１ｎＧａＡｓＰ活
性層Ａｓ側に設けることにより、前記構造的なリーク電
流および接合の劣化、欠陥等に起因するリーク電流をな
くした半導体レーザを提供することを目的とする。
実施例の説明
第２図は本発明にもとづく一実施例の１．３μｍ帯Ｉｎ
ＧａＡｓＰ／ＩｎＰ系半導体レーザの断面図である。１
ｏは（１ｏｏ）ｎ形ＩｎＰ基板、１１はＣｄをドーピン
グした半絶縁ＩｎＰ電流ブロッキング層、１２ｎ形Ｉｎ
ＧａＡｓＰ層、１３はｎ形ＩｎＰクラッド層、１４はＩ
ｎＧａＡｓＰ活性層、１６はｐ形ＩｎＰクラッド層、１
６はｐ形ＩｎＧａＡｓＰキャップ、１７゜１８はそれぞ
れオーミック電極である。
ＧａＡｓＰ／ＩｎＰ系半導体レーザの断面図である。１
ｏは（１ｏｏ）ｎ形ＩｎＰ基板、１１はＣｄをドーピン
グした半絶縁ＩｎＰ電流ブロッキング層、１２ｎ形Ｉｎ
ＧａＡｓＰ層、１３はｎ形ＩｎＰクラッド層、１４はＩ
ｎＧａＡｓＰ活性層、１６はｐ形ＩｎＰクラッド層、１
６はｐ形ＩｎＧａＡｓＰキャップ、１７゜１８はそれぞ
れオーミック電極である。
本実施例における半導体レーザは二段階の結晶成長プロ
セスか゛ら製作され、第３図ａ、ｂ、Ｃに各工程におけ
る断面図を示す。まずａに示すように、第一段階の結晶
成長として（１００）・ｎ形ＺｎＰ基板１０上にＣｄ
ドーピング半絶縁ＩｎＰ電流ブＯッキング層１１．ｎ形
ＩｎＧａＡｓＰ層１２と連続成長を行なう。これに第二
段階の埋め込み成長を行なう溝形成のだめのマスキング
材料としてＳ １０２膜１９を設ける。Ｓ １０２膜１
９は通常のホトリノグラフィ技術で、巾１μｍのストラ
イプ状のホトマスクを用いて〈ｏｌｌ〉方向にＮＨ４Ｆ
＋ＨＦ （９： １ ）に溶液にてエツチングされる。
セスか゛ら製作され、第３図ａ、ｂ、Ｃに各工程におけ
る断面図を示す。まずａに示すように、第一段階の結晶
成長として（１００）・ｎ形ＺｎＰ基板１０上にＣｄ
ドーピング半絶縁ＩｎＰ電流ブＯッキング層１１．ｎ形
ＩｎＧａＡｓＰ層１２と連続成長を行なう。これに第二
段階の埋め込み成長を行なう溝形成のだめのマスキング
材料としてＳ １０２膜１９を設ける。Ｓ １０２膜１
９は通常のホトリノグラフィ技術で、巾１μｍのストラ
イプ状のホトマスクを用いて〈ｏｌｌ〉方向にＮＨ４Ｆ
＋ＨＦ （９： １ ）に溶液にてエツチングされる。
このときエツチングされたストライプの１１〕は通常≦
１．５μｍとなる。続いて３１０２膜１９をマスクとし
て各成長層をエツチングし溝を形成する。各成長層のエ
ツチングは二種類のエツチング液を用いて選択エツチン
グを行ない、まずＨ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２０（３：
１：１）溶液にてｎ形ＩｎＧａＡｓＰ層１２のエツチン
グを行、なう。このｎ形ＩｎＧａＡｓＰ層１２は例えば
ＩｎＰ層上に直接Ｓ ｉ０２膜を設けてそれをマスクと
してＩｎＰ層をエツチングすると、一般的に用いられる
Ｂ ｒ ＋ ＣＨ３０Ｈ系、Ｈ３Ｐ０．＋ＨＣＡ系、
ＨＢ ｒ ＋ Ｈ２０系エツチング液に対してＳ ｚ
０２膜下でＩｎＰ層がオーバエツチングされ、溝の巾が
大きく広がってしまりのでこれを防ぐための層として設
けている。
１．５μｍとなる。続いて３１０２膜１９をマスクとし
て各成長層をエツチングし溝を形成する。各成長層のエ
ツチングは二種類のエツチング液を用いて選択エツチン
グを行ない、まずＨ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２０（３：
１：１）溶液にてｎ形ＩｎＧａＡｓＰ層１２のエツチン
グを行、なう。このｎ形ＩｎＧａＡｓＰ層１２は例えば
ＩｎＰ層上に直接Ｓ ｉ０２膜を設けてそれをマスクと
してＩｎＰ層をエツチングすると、一般的に用いられる
Ｂ ｒ ＋ ＣＨ３０Ｈ系、Ｈ３Ｐ０．＋ＨＣＡ系、
ＨＢ ｒ ＋ Ｈ２０系エツチング液に対してＳ ｚ
０２膜下でＩｎＰ層がオーバエツチングされ、溝の巾が
大きく広がってしまりのでこれを防ぐための層として設
けている。
エツチングされたｎ形ＩｎＧａＡｓＰ層１２の１］はオ
ーバーエツチングされないので通常ご１．６μｍとなる
＠続いてＢ ｒ ＋ ＣＨ３０Ｈ（０−５％）溶液にて
Ｃｄドーピング半絶縁ＩｎＰ電流ブロッキング層１１の
工１ツチングを行なう。ここではＢ ｒ ＋ＣＩ（３０
Ｈ（０，５チ）溶液のエツチング速度とＣｄ ドーピン
グ半絶縁ＩｎＰ電流ブロッキング層１１の膜厚とから、
溝が確実に（１００）ｎ形ＩｎＰＪ’基板１０に達する
ようにエツチングをほどこす。以上のようにして溝を形
成した場合に通常ｎ形ＩｎＧａＡｓＰ層１２の位置する
上部でｒｌＪ’−１、６μｍ下部で巾（２，０１１ｍの
底部がＶ字状となる溝が形成され、断面図を第３ｂに示
す。次に８１０２膜１９を除去した後、第３図Ｃに示す
ように第二段階の結晶成長として、ｎ形ＩｎＰクラッド
１３、ＩｎＧａＡｓＰ活性層１４、ｐ形ＩｎＰクラッド
層１５、ｐ形ＩｎＧａＡｓＰギャップ層１６の順に埋め
込み成長を行なう。このときｎ形ＩｎＰクラッド層１３
とＩｎＧａＡｓＰ活性層１４は溝の中に完全に埋め込ま
れ、ｎ形ＩｎＧａＡｓＰ層１２の位置する溝の上部で途
切れて成長する。またＩｎＧａＡｓＰ活性層１４はＣｄ
ドーピング半絶縁ＩｎＰ電流ブロッキング層１１の膜
厚に対してほぼ中間のところに位置するように埋め込ま
れる。このようにして製作される本実施例における半導
体レーザでは接合に平行な方向において活性層の両ＩＩ
！Ｉ＋に設けられた半絶縁層一層だけで電流をしゃ断し
、ｐ −ｎ −ｐ −ｎ接合からなるサイリスタ構造を
形成してないので前記構造的なリーク電流やｐ −ｎ接
合の劣化および接合の欠陥に起因するリーク電流をなく
すことが可能である。
ーバーエツチングされないので通常ご１．６μｍとなる
＠続いてＢ ｒ ＋ ＣＨ３０Ｈ（０−５％）溶液にて
Ｃｄドーピング半絶縁ＩｎＰ電流ブロッキング層１１の
工１ツチングを行なう。ここではＢ ｒ ＋ＣＩ（３０
Ｈ（０，５チ）溶液のエツチング速度とＣｄ ドーピン
グ半絶縁ＩｎＰ電流ブロッキング層１１の膜厚とから、
溝が確実に（１００）ｎ形ＩｎＰＪ’基板１０に達する
ようにエツチングをほどこす。以上のようにして溝を形
成した場合に通常ｎ形ＩｎＧａＡｓＰ層１２の位置する
上部でｒｌＪ’−１、６μｍ下部で巾（２，０１１ｍの
底部がＶ字状となる溝が形成され、断面図を第３ｂに示
す。次に８１０２膜１９を除去した後、第３図Ｃに示す
ように第二段階の結晶成長として、ｎ形ＩｎＰクラッド
１３、ＩｎＧａＡｓＰ活性層１４、ｐ形ＩｎＰクラッド
層１５、ｐ形ＩｎＧａＡｓＰギャップ層１６の順に埋め
込み成長を行なう。このときｎ形ＩｎＰクラッド層１３
とＩｎＧａＡｓＰ活性層１４は溝の中に完全に埋め込ま
れ、ｎ形ＩｎＧａＡｓＰ層１２の位置する溝の上部で途
切れて成長する。またＩｎＧａＡｓＰ活性層１４はＣｄ
ドーピング半絶縁ＩｎＰ電流ブロッキング層１１の膜
厚に対してほぼ中間のところに位置するように埋め込ま
れる。このようにして製作される本実施例における半導
体レーザでは接合に平行な方向において活性層の両ＩＩ
！Ｉ＋に設けられた半絶縁層一層だけで電流をしゃ断し
、ｐ −ｎ −ｐ −ｎ接合からなるサイリスタ構造を
形成してないので前記構造的なリーク電流やｐ −ｎ接
合の劣化および接合の欠陥に起因するリーク電流をなく
すことが可能である。
さて通常不純物をドーピングしてないＩｎＰ成長層はｎ
形残留不純物により導電形はｎ形となる。
形残留不純物により導電形はｎ形となる。
Ｃｄ はドーパントとして用いるとｐ形の導伝形を力え
るが、通常ｐ形の導伝形を与えるドーパントとして用い
られるＺｎに比べ、偏析係数が二ケタはど小さいため、
前記ｎ形残留不純物を制御性良く補償することが可能で
これによりキャリア濃度の低い高抵抗半絶縁層が得られ
る。第４図はＣｄをドーピングしたＩｎＰ成長層のホー
ル測定から得られたキャリアｉ度とＣｄ ドーピング量
の関係を示す。ここで（Ｉｎ＋ ＩｎＰ ＋ Ｃｄ ）
成長メルトは６８０℃、２ｈｒのＨ２雰囲気でベーキン
グを行っている。
るが、通常ｐ形の導伝形を与えるドーパントとして用い
られるＺｎに比べ、偏析係数が二ケタはど小さいため、
前記ｎ形残留不純物を制御性良く補償することが可能で
これによりキャリア濃度の低い高抵抗半絶縁層が得られ
る。第４図はＣｄをドーピングしたＩｎＰ成長層のホー
ル測定から得られたキャリアｉ度とＣｄ ドーピング量
の関係を示す。ここで（Ｉｎ＋ ＩｎＰ ＋ Ｃｄ ）
成長メルトは６８０℃、２ｈｒのＨ２雰囲気でベーキン
グを行っている。
図において縦軸はキャリア濃度、横軸はＣｄ ドーピン
グ量で全原子数（Ｉｎ＋Ｐ＋Ｃｄ ）に対するＣｄ原子
数の比で表わしている。図かられかるようにＣｄ のド
ーピング量を増していくとｎ形残留不純物が補償されて
キャリア濃度が低くなり、１．６Ｘ１０ ａｔｍ％伺近
で導伝形がｎ形からｐ形に変わり、この伺近で抵抗率が
非常に大きい半絶縁層が得られる。抵抗率ρとキャリア
濃度Ｎの関係は ρ＝ １ ／Ｎ１ｔｑ （μ：移動度、ｑ：単位電荷）
となり、例えば見かけ上同じキャリア濃度でも電子より
正孔の方が移動度が小さいためｐ形の方が抵抗率は大き
くなる。したがって高抵抗のＩｎＰ成長層を得る場合に
は第４図からＣｄのドーピング量を１．６Ｘ１０ ａｔ
ｍ％あるいはそれよりわずかに多い量でＣｄ をドーピ
ングすれば良い。第５図はＣｄ ドーピング量を１，７
６Ｘ１０−２ａｔｍ％としロセスにて作製した同一ウニ
バー内から得たレーザダイオードチップと活性層を含ま
ない領域のチップの電流■−電圧Ｖ特性図である。１１
はレーザダイオードのＩ−Ｖ４’ｌ性、工、は電流ブ
ロック層の特性であり極めて良好な高抵抗層が実現され
ている。第６図は半導体レーザの温度によるレーザ光出
力Ｐと動作電流ｌの関係を示す。図かられかるように高
温まで直線性のよい特性が得られ高出力側での飽和も少
ない。室温Ｔ−２５℃における平均しきい値電流は、１
５ｍＡと低く最小値として９ｍＡを得た。このような結
果からＣｄ ドープＩｎＰ電流ブロック層は良好な特性
を有することが確認された。また本構造の半導体レーザ
では電流ブロック層が多層でないため、前述のように界
「；（における結晶成長時の欠陥導入のｉ１能性か減る
ことから、一枚のウェハからレーザダイオードを１１）
る歩留りは、飛躍的に向上した。
グ量で全原子数（Ｉｎ＋Ｐ＋Ｃｄ ）に対するＣｄ原子
数の比で表わしている。図かられかるようにＣｄ のド
ーピング量を増していくとｎ形残留不純物が補償されて
キャリア濃度が低くなり、１．６Ｘ１０ ａｔｍ％伺近
で導伝形がｎ形からｐ形に変わり、この伺近で抵抗率が
非常に大きい半絶縁層が得られる。抵抗率ρとキャリア
濃度Ｎの関係は ρ＝ １ ／Ｎ１ｔｑ （μ：移動度、ｑ：単位電荷）
となり、例えば見かけ上同じキャリア濃度でも電子より
正孔の方が移動度が小さいためｐ形の方が抵抗率は大き
くなる。したがって高抵抗のＩｎＰ成長層を得る場合に
は第４図からＣｄのドーピング量を１．６Ｘ１０ ａｔ
ｍ％あるいはそれよりわずかに多い量でＣｄ をドーピ
ングすれば良い。第５図はＣｄ ドーピング量を１，７
６Ｘ１０−２ａｔｍ％としロセスにて作製した同一ウニ
バー内から得たレーザダイオードチップと活性層を含ま
ない領域のチップの電流■−電圧Ｖ特性図である。１１
はレーザダイオードのＩ−Ｖ４’ｌ性、工、は電流ブ
ロック層の特性であり極めて良好な高抵抗層が実現され
ている。第６図は半導体レーザの温度によるレーザ光出
力Ｐと動作電流ｌの関係を示す。図かられかるように高
温まで直線性のよい特性が得られ高出力側での飽和も少
ない。室温Ｔ−２５℃における平均しきい値電流は、１
５ｍＡと低く最小値として９ｍＡを得た。このような結
果からＣｄ ドープＩｎＰ電流ブロック層は良好な特性
を有することが確認された。また本構造の半導体レーザ
では電流ブロック層が多層でないため、前述のように界
「；（における結晶成長時の欠陥導入のｉ１能性か減る
ことから、一枚のウェハからレーザダイオードを１１）
る歩留りは、飛躍的に向上した。
なお、上記実施例においてはＣｄ をドーピングした例
について述べたが、ＣＯ等も可能である。
について述べたが、ＣＯ等も可能である。
またＩｎＧａＡｓＰ 系の半導体レーザに限らすＧａＡ
ｓ系レーザであっても同傾向の効果を得られる。
ｓ系レーザであっても同傾向の効果を得られる。
発明の詳細
な説明したように本発明は接合に平行な方向においてダ
ブルへテロ構造からなる活性層に隣接して活性層よりも
屈折率が小さく、Ｃｄ等の不純物をドーピングして高抵
抗化した半絶縁電流ブロック層を一層だけ設けることに
より、構造的および接合の劣化、接合界面における欠陥
等に起因するリーク電流をなくす効果をもち、極めて高
性能な半導体レーザを提供しうる。
ブルへテロ構造からなる活性層に隣接して活性層よりも
屈折率が小さく、Ｃｄ等の不純物をドーピングして高抵
抗化した半絶縁電流ブロック層を一層だけ設けることに
より、構造的および接合の劣化、接合界面における欠陥
等に起因するリーク電流をなくす効果をもち、極めて高
性能な半導体レーザを提供しうる。
第１図はｐ −ｎ接合を有する電流ブロック層を設けた
従来の一実施例のＢＣ構造半導体レーザの断面図、第２
図は本発明の一実施例の半絶縁電流ブロック層を設けた
半導体レーザの断面図、第３図は第２図に示す半導体レ
ーザの各製造工程を示す断面図、第４図はＣｄ ドーピ
ングＩｎＰ層のキャリア濃度とＣｄ ドーピング量の関
係を示す特性図、第６図は本発明にもとづくレーザダイ
オードチップと活性層を含まないチップの電流−電圧特
性図、第６図は本発明にもとづく半導体レーザの温度に
よるレーザ光出力と動作電流の関係を示す特性図である
。 １・・・・・・（１００） ｎ形１ｎＰ基板、２・・・
・・・ｃｄトド−ング半絶縁１ｎＰ電流ブロック層、３
・・・・・・ｎ形Ｉ ｎＧａＡｓ Ｐ Ｑ 、４・・・
・・・ｎ形１ｎＰクラッド層、５・・・・・・ＩｎＧａ
ＡｓＰ活性層、６・・中・Ｐ形１ｎＰクラッド層、７・
・・・・・Ｐ 形ＩｎＧａＡｓＰキャップ層、８，９・
・・・・・オーミック電極、１０・・・・・Ｓ １０２
膜。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 ８ 第 ３ 口 （６し） ｑ 第 ４ 図 一−Ｖ（ｖ） 第 ６ 図 ０ ２０４０ ６０ ８０ １００ ／２θＬ（ｔｎＡ
） 手続補正書 事件の表示 昭和６８年９，１′許願第１８９１２０号発じりの名称 半導体レーザ 補正をする者 事イ′１との関係 ４．Ｍ４ 許 出 願 人任 所
大阪府門真市大字門真１００６番地名 称 （５８２）
松下電器産業株式会社代表 、３ 山 下 俊 彦 代理人 〒５７１− 仕 ｉＪｉ 大阪府門真市大字門真１００６番地松下電
器産業株式会社内 〔連絡先−Ｌ話（ｊＩｔ京）４３７−１１２１東雰法規
分￥ｊ（２）第１図、第２図、第３図および第６図をＡ
ＩＪ紙の通り補正します。 明 細 書 １、発明の名称 半導体レーザ ２、特許請求の範囲 （１）接合に平行な方向においてダブルへテロ構造から
なる活性層の両側に活性層の屈折率よりも小さい屈折率
をもち不純物をドーピングすることにより高抵抗化して
活性層以外の領域を流れる電流を低減せしめた半絶縁電
流ブロッキング層を設けたことを特徴とする半導体レー
ザ。 （２）接合に平方な方向においてＩ ｎＧａＡ ｓ Ｐ
／ Ｉ ｎ Ｐダブルへテロ構造からなる活性層の両側
にＩ ｎＧａＡｇ Ｐ活性層の屈折率よりも小さい屈折
率をもちＣｄやしめた半絶縁１ｎＰ電流ブロッキング層
を設けたことを特徴とする特許請求の範囲第１項記載の
半導体レーザ。 （３）（１ｏｏ）面方位ＩｎＰ基板を用いた場合にＩｎ
ＧａＡｓＰ活性層が（０１，１，＞方向にストライプ状
に設けられていることを特徴とする特許請求の範囲第２
項記載の半導体レーザ。 ３、発明の詳細な説明 産業上の利用分野 本発明は光フアイバ通信等の光源として用いる半導体レ
ーザに関する。 従来例の構成とその問題点 従来、光フアイバ通信で用いられる半導体レーザは性能
的に低しきい値電流であること、安定した単−横モード
発振であること等が要求されることから、接合に平行な
方向において活性層に隣接して活性層の屈折率よりも小
さい屈折率をもつ数層の電流ブロッキング層を設けるこ
とで活性層内への光と電流の閉じ込めを図ったものが一
般的である。第１図はその代表的な従来例でいわゆるＢ
Ｃ構造半導体レーザ（Ｂｕｒｒ ｆｅｄ−Ｃｒｅｇｃａ
ｎｔ Ｌａ５ｅｒ：以下ＢＣレーザと記す）の概略断面
図を示す０１はｎ形ＩｎＰ基板、２はｎ形ＩｎＰ層バッ
フ１層、３はｐ形ＩｎＰ層、４はｎ形ＩｎＰ層、６はｎ
形ＩｎＰクラッド層、６はＩｎＧａＡｓＰ活性層、７は
ｐｍＩｎＰクラッド層、８はｐ形ＩｎＧａＡｓＰキャツ
、プ層、９，１０はそれぞれオーミック電極である。 ＩｎＧａＡｓＰ活性層６への電流の閉じ込めはｐ形Ｉｎ
Ｐ層３及びその−にに位置するｎ形ＩｎＰ層４の形成す
るレーザダイオードへの印加バイアスに対して逆バイア
スとなるｐ−ｎ接合てＩｎＧａＡｓＰ活性層６の周辺の
電流をしゃ断することにより行なっている。ＢＣレーザ
は例えは文献Ｅｌ ｅｃ ｔ ｒｏｎｉ ａｓＬｅｔｔ
ｅｒｓ ５ ｔｈ Ａｕｇｕｓｔ １９８２ Ｖｏｌ、
１８ｊ６１６ｐｐ、 ７０３−７０５ の記載にある
ように高温において、２，３，４．７の各ＩｎＰ層がｐ
−ｎ −ｐ −ｎ接合からなるサイリスク構造を形成
しているためにｐ形ＩｎＰ層３にわずかなリーク電流が
流れてもサイリスクがＯＮの状態となり、図中ＩＬ１て
示すようなリーク電流が流れる。また文献Ｅｌｅｃｔｔ
ｏｎｉｃｓ Ｌｅｔｔｅｒｒ＋ ２６ ｔｈ Ｍａｙ
１９８３Ｖ’ｏ１．１９’Ｆ６．１１ Ｐｐ、 ４０７
４０８ （７）記載にあルヨうに、ＩｎＧａＡｓＰ活
性層６が埋め込まれている溝の壁におけるｐ形ＩｎＰ層
３及びｎ形ＩｎＰクラッド層５の形成するｐ −ｎ接合
が劣化することによりその拡散電位がＩｎＧａＡｓＰ活
性層６と、形ＩｎＰクラッド層７の接合における拡散電
位よりも小さくなって図中’Ｌ２で示すようなリーク電
流が流れる。これらのリーク電流はＩｎＧａＡｓＰ活性
層６を流れる電流に対して比較的大きな割合をもつもの
で、レーザ光出力の高出力側における飽和やしきい値電
流の増加、量子効率の低減等を引き起こす原因となる。 一般に活性磨く、の電流の閉じ込めはレーザタイオード
への印加バイアスに対して逆バイアスとなるような少な
くとも−っのｐ −ｎ接合を有する数層の電流ブロッキ
ング層を接合に平行な方向においてダブルへテロ構造か
らなる活性層に隣接して設けることにより行なっている
が、前述のようにこのようなｐ−ｎ接合を有する二層以
上の電流ブロッキング層では第１図における■Ｌ１およ
び！Ｌ２のような構造的に起因するリーク電流を引き起
こす。また逆バイアス接合自体の劣化や接合界面におけ
る結晶成長時の欠陥の導入もリーク電流の原因となる。 発明の目的 本発明は上記従来技術に鑑み、構造的なリーク電流およ
び接合の劣化、欠陥等に起因するリーク電流を低減させ
ることを目的とする。 発明の構成 本発明は接合に平行な方向において、たとえばＩｎＧａ
ＡｓＰ活性層よりも屈折率が小さく、かつＣｄ等をドー
ピングすることによって高抵抗化したＩｎＰ半絶半絶縁
電流フロンキング層ｎＧａＡｓＰ活性層の両側に設ける
ことを特徴とするものである。なお、ＩｎＧａＡｓＰ系
半桿体レーザに限らず、Ｇ ａ Ａ ｓ系半導体レーザ
もＣｒ′￥の不純物を用いることにより本発明は１１＆
用することがてきる。 実施例の説明 第２図は本発明にもとつく一実施例の１．３μｍ帯Ｉ
ｎＣ１ａＡｓ Ｐ ／ Ｉ ｎＰ系半棉体レーザの断面
図である。１１は（１００）ｎ形１ｎＰ基板、１２はＣ
ｄをドーピングした半絶縁ＩｎＰ電流ブロッキング層、
１３はｎ形ＩｎＧａＡｓＰ層、１４はｎ形ＩｎＰクラッ
ド層、１６はＬｎＧａＡｓＰｎＣａＡｓ６はｐ形ＩｎＰ
クラッド層、１７はｐ形Ｉ ｎＧａＡ８Ｐキャップ層、
１８．１９はそれぞれオーミック電極である。 本実施例における半棉体レーザは二段階の結晶成長プロ
セスから製作され、第３図ａ、ｂ、ｃに各工程における
断面１ソ１を示す。まずａに示すように、第一段階の結
晶成喝として（１００）ｎ形ＩｎＰ基板１１」−にＣｄ
ドーピング半絶縁ＩｎＰ電流ブロッキング層１２、ｎ形
１ｎＧａＡｓＰ１５１３と連続成長を行なう。これに第
二段階の埋め込み成長を行なう溝形成のだめのマスキン
グ材料として８１０２嘆２０を設ける。ｂ Ｉ Ｑ２膜
２０は通常のホトリソグラフィ技術で、１膜１１μｍの
ストライフ状のホトマスクを用いて（０１１）方向にＮ
）１４Ｆ ＋ＨＦ（９：１）溶液にてエツチングされる
。このときエツチングされたストライプの中は通常≦１
．６７１ｍとなる。続いて５１０２膜２０をマスクとし
て各成長層をエツチングし溝を形成する。各成長層のエ
ツチングは二種類のエツチング液を用いて選択エツチン
グを行ない、まずｈ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２０（３：
１：１）溶液にてｎ形Ｉ ｎＧａＡｓ Ｐ層１３のエツ
チングを行なう。このｎ形ＩｎＧａＡｓＰ層１３は例え
ばＩｎＰ層」二に直接Ｓ Ｘ Ｏ２膜を設けてそれをマ
スクとしてＩｎｐ層をエツチングすると、一般的に用い
られるＢｒ＋ＣＨ３０Ｈ系、Ｈ３ＰＯ４十ＨＣ６系、Ｈ
Ｂｒ＋Ｈ２０系エツチング液に対してＳ ｚ ０２膜下
でＩｎＰ層がオーバエツチングされ、溝のＩｌｌが大き
く広がってしまうのでこれを防ぐための層として設けて
いる。エツチングされたｎ形ＩｎＧａＡｓＰ層１３の中
はオーバーエツチングされないので通常≦１．５μｍと
なる。続いてＢｒ＋ＣＨ３０Ｈ（０，５％）溶液にてＣ
ｄドーピング半絶縁ＩｎＰ電流ブロッキング層１２のエ
ツチングを行なう。ここではＢ ｒ ＋ＣＨ３０Ｈ（０
，５’Ｘ ）溶液のエツチング速度とＣｄ ドーピング
半絶縁Ｉ ｎ Ｐ ′７ｇ、流ブロッキング層１２の膜
厚とから、溝が確実に（１０ｏ）ｎ形１ｎＰ基板１１に
達するようにエツチングをほどこす。以上のようにして
溝を形成した場合に通常ｎ形ＩｎＧａＡｓＰ層１３の位
置する上部てＩ１１≦１．６μｍ下部でＩＩ＋≦２．０
μｍの底部がＶ字状となる溝が形成され、断面図を第３
［Ｑｌ ｂに示す。次にＳ ｉ ０２膜２０を除去し
た後、第３図Ｃに示すように第二段階の結晶成長として
、ｎ形ＩｎＰクラソ１１４、ＩｎＧａＡｓＰ活性層１５
、ｐ形ＩｎＰクラッド層１６、ｐ形１ ｎ Ｇ ａ Ａ
ｓ ？ギヤ１１層１７の順に埋め込み成長を行なう。 このときｎ形ＩｎＰクラッド層１４′とＩｎＧａＡｓＰ
活性層１５′は渦の中に完全に埋め込寸れ、ｎ形ＩｎＧ
ａＡｓＰ層１３の位置するｌ＋Ｍの」二部で途切れて成
長する。またＩｎＧａＡｓＰ活性層１６′はＣｄドーピ
ング半絶縁１ｎＰ電流ブロツキング層１２の膜厚に対し
てほぼ中間のところに位置するように埋め込まれる。こ
のようにして製作される本実施例における半導体レーザ
ては接合に平行な方向において活性層の両側に設けられ
た半絶縁層一層だけで電流をしゃ断し、ｐ −ｎ−ｐ
−ｎ接合からなるサイリスク構造を形成してないので前
記構造的なリーク電流やｐ −ｎ接合の劣化および接合
の欠陥に起因するリーク電流をなくすことが可能である
。 さて通常不純物をドーピングしてないＩｎＰ成長層はｎ
形残留不純物により等電形はｎ形となる。 Ｃｄは不純物として用いるとｐ形の導伝形を与えるが、
通常ｐ形の導伝形を与える不純物として用いられるＺｎ
に比べ、偏析係数が二ケタはど小さいため、前記ｎ形残
留不純物を制御性良く補償することが可能でこれにより
キャリア濃度の低い高抵抗半絶縁層が得られる。第４図
はＣｄをドーピングしたＩｎＰ成長層のホール測定およ
びＣ−Ｖ測定から得られたキャリア濃度とＣｄドーピン
グ量の関係を示す。ここで（Ｉｎ＋ＩｎＰ＋Ｃｄ）成長
メルトは６８０℃、 ２ ｈｒ、Ｈ２雰囲気でベーキン
グを行っていｏ０図において縦軸はキャリア製置、横軸
はＣｄドーピング量で全原子数（Ｉｎ＋Ｐ＋Ｃｄ）に対
するＣｄ Ｉｆｉｔ’子数の比で表わしている。図から
れかるようにＣｄのドーピング量を増していくとｎ形残
留不純物が補償されてキャリアａ度が低くなり、１．６
Ｘ １００−２ａｔ係付近で導伝形がｎ形からｐ形に
変わり、この付近で抵抗率が非常に大きい半絶縁層が得
られる。抵抗率ｐとキャリア濃度Ｎの関係は ρ−１／Ｎμｑ（μ：移動度、ｑ：単位電荷）となり、
例えば見かけ上同じキャリア濃度でも電子より正孔の方
が移動度が小さいためｐ形の方が抵抗率は大きくなる。 したがって高抵抗のＩｎＰ成長層を得る場合には第４図
からＣｄのドーピング量を１．６ ｘ １００−２ａｔ
％あるいはそれよりわずかに多い量でＣｄをドーピング
すれば良い。第５図はＣｄドーピング量を１．７６Ｘ１
０ ａｔｍ％とした電流ブロッキング層を設けて前述の
結晶成長プロレーザダイオードのＩ−Ｖ特性、工、は電
流ブロッキング層の特性であり極めて良好な高抵抗層が
実現されている。第６図は半導体レーザの温度に」：る
レーザ光出力Ｐと動作電流工の関係を示す。 図かられかるように高温まで直−性のよい特性が得られ
高出力側での飽和も少ない。室温Ｔ−２６℃における平
均しきい値電流は、’ １５ ｍＡと低く最小値として
９ｍＡを得た。このような結果からＣｄドーピングＩｎ
Ｐ電“流ブロッキング層は良好な特性を有することが確
認された。また本構造の半導体レーザては電流ブロッキ
ング層が多層でないため、前述のように界面における結
晶成長時の欠陥導入の可能性が減ることから、一枚のウ
エノ・からレーザダイオードを得る歩留りは、飛躍的に
向上した。 なお、上記実施例においてはＣｄｉドーピングした例に
ついて述べたが、ＣＯ等も可能である。 またＩｎＧａＡｓＰ系の半導体レーザに限らずＧ ａ
Ａ ｓ系レーザであってもＣｒ等の不純物を用いること
により同傾向の効果を得られる。 発明の詳細 な説明したように本発明は接合に平行な方向においてダ
ブルへテロ構造からなる活性層に隣接して活性層よりも
屈折率が小さく、Ｃｄ等の不純物をドルピングして高抵
抗化した半絶縁電流ブロッキング層全一層だけ設けるこ
とにより、構造的および接合の劣化、接合界面における
欠陥等に起因するリーク電流をなくす効果をもち、極め
て高性能な半導体レーザを提供しうる。 ４、図面の簡単な説明 第１図はｐ−ｎ接合を有する電流ブロッキング層を設け
た従来の一実施例のＢＣ構造半導体レーザの断面図、第
２図は本発明の一実施例の半絶縁電流ブロッキング層を
設けた半導体レーザの断面図、第３図ａ−Ｃは第２図に
示す半導体レーザの各製造工程を示す断面図、第４図は
ＣｄドーピングＩｎＰ層のキャリア濃度と 。 導体レーザの温度によるレーザ元出力と動作電流の関係
を示す特性図である。 １１・＝・（１ｏｏ）ｎ形ＩｎＰ基板、１２ ＝−・Ｃ
ｄドーピング半絶縁１ｎＰ電流ブロツキング層、１３・
・・・・・ｎ形１ｎＧａＡｇＰ層、１４ 、１４’−＝
−ｎ形１ｎＰクラッド層、１５．１６’・・・・・・Ｉ
ｎＧａＡｓＰ活性層、１６・・・・・・ｐ形ＩｎＰクラ
ッド層、１７・・・・・・ｐ形ＩｎＧａＡｓＰキャップ
層、１８．１９・・川・オーミック電極。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第 ２ 図 第 ３ （２） （（１４ ２θ ／４） ２θ
従来の一実施例のＢＣ構造半導体レーザの断面図、第２
図は本発明の一実施例の半絶縁電流ブロック層を設けた
半導体レーザの断面図、第３図は第２図に示す半導体レ
ーザの各製造工程を示す断面図、第４図はＣｄ ドーピ
ングＩｎＰ層のキャリア濃度とＣｄ ドーピング量の関
係を示す特性図、第６図は本発明にもとづくレーザダイ
オードチップと活性層を含まないチップの電流−電圧特
性図、第６図は本発明にもとづく半導体レーザの温度に
よるレーザ光出力と動作電流の関係を示す特性図である
。 １・・・・・・（１００） ｎ形１ｎＰ基板、２・・・
・・・ｃｄトド−ング半絶縁１ｎＰ電流ブロック層、３
・・・・・・ｎ形Ｉ ｎＧａＡｓ Ｐ Ｑ 、４・・・
・・・ｎ形１ｎＰクラッド層、５・・・・・・ＩｎＧａ
ＡｓＰ活性層、６・・中・Ｐ形１ｎＰクラッド層、７・
・・・・・Ｐ 形ＩｎＧａＡｓＰキャップ層、８，９・
・・・・・オーミック電極、１０・・・・・Ｓ １０２
膜。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 ８ 第 ３ 口 （６し） ｑ 第 ４ 図 一−Ｖ（ｖ） 第 ６ 図 ０ ２０４０ ６０ ８０ １００ ／２θＬ（ｔｎＡ
） 手続補正書 事件の表示 昭和６８年９，１′許願第１８９１２０号発じりの名称 半導体レーザ 補正をする者 事イ′１との関係 ４．Ｍ４ 許 出 願 人任 所
大阪府門真市大字門真１００６番地名 称 （５８２）
松下電器産業株式会社代表 、３ 山 下 俊 彦 代理人 〒５７１− 仕 ｉＪｉ 大阪府門真市大字門真１００６番地松下電
器産業株式会社内 〔連絡先−Ｌ話（ｊＩｔ京）４３７−１１２１東雰法規
分￥ｊ（２）第１図、第２図、第３図および第６図をＡ
ＩＪ紙の通り補正します。 明 細 書 １、発明の名称 半導体レーザ ２、特許請求の範囲 （１）接合に平行な方向においてダブルへテロ構造から
なる活性層の両側に活性層の屈折率よりも小さい屈折率
をもち不純物をドーピングすることにより高抵抗化して
活性層以外の領域を流れる電流を低減せしめた半絶縁電
流ブロッキング層を設けたことを特徴とする半導体レー
ザ。 （２）接合に平方な方向においてＩ ｎＧａＡ ｓ Ｐ
／ Ｉ ｎ Ｐダブルへテロ構造からなる活性層の両側
にＩ ｎＧａＡｇ Ｐ活性層の屈折率よりも小さい屈折
率をもちＣｄやしめた半絶縁１ｎＰ電流ブロッキング層
を設けたことを特徴とする特許請求の範囲第１項記載の
半導体レーザ。 （３）（１ｏｏ）面方位ＩｎＰ基板を用いた場合にＩｎ
ＧａＡｓＰ活性層が（０１，１，＞方向にストライプ状
に設けられていることを特徴とする特許請求の範囲第２
項記載の半導体レーザ。 ３、発明の詳細な説明 産業上の利用分野 本発明は光フアイバ通信等の光源として用いる半導体レ
ーザに関する。 従来例の構成とその問題点 従来、光フアイバ通信で用いられる半導体レーザは性能
的に低しきい値電流であること、安定した単−横モード
発振であること等が要求されることから、接合に平行な
方向において活性層に隣接して活性層の屈折率よりも小
さい屈折率をもつ数層の電流ブロッキング層を設けるこ
とで活性層内への光と電流の閉じ込めを図ったものが一
般的である。第１図はその代表的な従来例でいわゆるＢ
Ｃ構造半導体レーザ（Ｂｕｒｒ ｆｅｄ−Ｃｒｅｇｃａ
ｎｔ Ｌａ５ｅｒ：以下ＢＣレーザと記す）の概略断面
図を示す０１はｎ形ＩｎＰ基板、２はｎ形ＩｎＰ層バッ
フ１層、３はｐ形ＩｎＰ層、４はｎ形ＩｎＰ層、６はｎ
形ＩｎＰクラッド層、６はＩｎＧａＡｓＰ活性層、７は
ｐｍＩｎＰクラッド層、８はｐ形ＩｎＧａＡｓＰキャツ
、プ層、９，１０はそれぞれオーミック電極である。 ＩｎＧａＡｓＰ活性層６への電流の閉じ込めはｐ形Ｉｎ
Ｐ層３及びその−にに位置するｎ形ＩｎＰ層４の形成す
るレーザダイオードへの印加バイアスに対して逆バイア
スとなるｐ−ｎ接合てＩｎＧａＡｓＰ活性層６の周辺の
電流をしゃ断することにより行なっている。ＢＣレーザ
は例えは文献Ｅｌ ｅｃ ｔ ｒｏｎｉ ａｓＬｅｔｔ
ｅｒｓ ５ ｔｈ Ａｕｇｕｓｔ １９８２ Ｖｏｌ、
１８ｊ６１６ｐｐ、 ７０３−７０５ の記載にある
ように高温において、２，３，４．７の各ＩｎＰ層がｐ
−ｎ −ｐ −ｎ接合からなるサイリスク構造を形成
しているためにｐ形ＩｎＰ層３にわずかなリーク電流が
流れてもサイリスクがＯＮの状態となり、図中ＩＬ１て
示すようなリーク電流が流れる。また文献Ｅｌｅｃｔｔ
ｏｎｉｃｓ Ｌｅｔｔｅｒｒ＋ ２６ ｔｈ Ｍａｙ
１９８３Ｖ’ｏ１．１９’Ｆ６．１１ Ｐｐ、 ４０７
４０８ （７）記載にあルヨうに、ＩｎＧａＡｓＰ活
性層６が埋め込まれている溝の壁におけるｐ形ＩｎＰ層
３及びｎ形ＩｎＰクラッド層５の形成するｐ −ｎ接合
が劣化することによりその拡散電位がＩｎＧａＡｓＰ活
性層６と、形ＩｎＰクラッド層７の接合における拡散電
位よりも小さくなって図中’Ｌ２で示すようなリーク電
流が流れる。これらのリーク電流はＩｎＧａＡｓＰ活性
層６を流れる電流に対して比較的大きな割合をもつもの
で、レーザ光出力の高出力側における飽和やしきい値電
流の増加、量子効率の低減等を引き起こす原因となる。 一般に活性磨く、の電流の閉じ込めはレーザタイオード
への印加バイアスに対して逆バイアスとなるような少な
くとも−っのｐ −ｎ接合を有する数層の電流ブロッキ
ング層を接合に平行な方向においてダブルへテロ構造か
らなる活性層に隣接して設けることにより行なっている
が、前述のようにこのようなｐ−ｎ接合を有する二層以
上の電流ブロッキング層では第１図における■Ｌ１およ
び！Ｌ２のような構造的に起因するリーク電流を引き起
こす。また逆バイアス接合自体の劣化や接合界面におけ
る結晶成長時の欠陥の導入もリーク電流の原因となる。 発明の目的 本発明は上記従来技術に鑑み、構造的なリーク電流およ
び接合の劣化、欠陥等に起因するリーク電流を低減させ
ることを目的とする。 発明の構成 本発明は接合に平行な方向において、たとえばＩｎＧａ
ＡｓＰ活性層よりも屈折率が小さく、かつＣｄ等をドー
ピングすることによって高抵抗化したＩｎＰ半絶半絶縁
電流フロンキング層ｎＧａＡｓＰ活性層の両側に設ける
ことを特徴とするものである。なお、ＩｎＧａＡｓＰ系
半桿体レーザに限らず、Ｇ ａ Ａ ｓ系半導体レーザ
もＣｒ′￥の不純物を用いることにより本発明は１１＆
用することがてきる。 実施例の説明 第２図は本発明にもとつく一実施例の１．３μｍ帯Ｉ
ｎＣ１ａＡｓ Ｐ ／ Ｉ ｎＰ系半棉体レーザの断面
図である。１１は（１００）ｎ形１ｎＰ基板、１２はＣ
ｄをドーピングした半絶縁ＩｎＰ電流ブロッキング層、
１３はｎ形ＩｎＧａＡｓＰ層、１４はｎ形ＩｎＰクラッ
ド層、１６はＬｎＧａＡｓＰｎＣａＡｓ６はｐ形ＩｎＰ
クラッド層、１７はｐ形Ｉ ｎＧａＡ８Ｐキャップ層、
１８．１９はそれぞれオーミック電極である。 本実施例における半棉体レーザは二段階の結晶成長プロ
セスから製作され、第３図ａ、ｂ、ｃに各工程における
断面１ソ１を示す。まずａに示すように、第一段階の結
晶成喝として（１００）ｎ形ＩｎＰ基板１１」−にＣｄ
ドーピング半絶縁ＩｎＰ電流ブロッキング層１２、ｎ形
１ｎＧａＡｓＰ１５１３と連続成長を行なう。これに第
二段階の埋め込み成長を行なう溝形成のだめのマスキン
グ材料として８１０２嘆２０を設ける。ｂ Ｉ Ｑ２膜
２０は通常のホトリソグラフィ技術で、１膜１１μｍの
ストライフ状のホトマスクを用いて（０１１）方向にＮ
）１４Ｆ ＋ＨＦ（９：１）溶液にてエツチングされる
。このときエツチングされたストライプの中は通常≦１
．６７１ｍとなる。続いて５１０２膜２０をマスクとし
て各成長層をエツチングし溝を形成する。各成長層のエ
ツチングは二種類のエツチング液を用いて選択エツチン
グを行ない、まずｈ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２０（３：
１：１）溶液にてｎ形Ｉ ｎＧａＡｓ Ｐ層１３のエツ
チングを行なう。このｎ形ＩｎＧａＡｓＰ層１３は例え
ばＩｎＰ層」二に直接Ｓ Ｘ Ｏ２膜を設けてそれをマ
スクとしてＩｎｐ層をエツチングすると、一般的に用い
られるＢｒ＋ＣＨ３０Ｈ系、Ｈ３ＰＯ４十ＨＣ６系、Ｈ
Ｂｒ＋Ｈ２０系エツチング液に対してＳ ｚ ０２膜下
でＩｎＰ層がオーバエツチングされ、溝のＩｌｌが大き
く広がってしまうのでこれを防ぐための層として設けて
いる。エツチングされたｎ形ＩｎＧａＡｓＰ層１３の中
はオーバーエツチングされないので通常≦１．５μｍと
なる。続いてＢｒ＋ＣＨ３０Ｈ（０，５％）溶液にてＣ
ｄドーピング半絶縁ＩｎＰ電流ブロッキング層１２のエ
ツチングを行なう。ここではＢ ｒ ＋ＣＨ３０Ｈ（０
，５’Ｘ ）溶液のエツチング速度とＣｄ ドーピング
半絶縁Ｉ ｎ Ｐ ′７ｇ、流ブロッキング層１２の膜
厚とから、溝が確実に（１０ｏ）ｎ形１ｎＰ基板１１に
達するようにエツチングをほどこす。以上のようにして
溝を形成した場合に通常ｎ形ＩｎＧａＡｓＰ層１３の位
置する上部てＩ１１≦１．６μｍ下部でＩＩ＋≦２．０
μｍの底部がＶ字状となる溝が形成され、断面図を第３
［Ｑｌ ｂに示す。次にＳ ｉ ０２膜２０を除去し
た後、第３図Ｃに示すように第二段階の結晶成長として
、ｎ形ＩｎＰクラソ１１４、ＩｎＧａＡｓＰ活性層１５
、ｐ形ＩｎＰクラッド層１６、ｐ形１ ｎ Ｇ ａ Ａ
ｓ ？ギヤ１１層１７の順に埋め込み成長を行なう。 このときｎ形ＩｎＰクラッド層１４′とＩｎＧａＡｓＰ
活性層１５′は渦の中に完全に埋め込寸れ、ｎ形ＩｎＧ
ａＡｓＰ層１３の位置するｌ＋Ｍの」二部で途切れて成
長する。またＩｎＧａＡｓＰ活性層１６′はＣｄドーピ
ング半絶縁１ｎＰ電流ブロツキング層１２の膜厚に対し
てほぼ中間のところに位置するように埋め込まれる。こ
のようにして製作される本実施例における半導体レーザ
ては接合に平行な方向において活性層の両側に設けられ
た半絶縁層一層だけで電流をしゃ断し、ｐ −ｎ−ｐ
−ｎ接合からなるサイリスク構造を形成してないので前
記構造的なリーク電流やｐ −ｎ接合の劣化および接合
の欠陥に起因するリーク電流をなくすことが可能である
。 さて通常不純物をドーピングしてないＩｎＰ成長層はｎ
形残留不純物により等電形はｎ形となる。 Ｃｄは不純物として用いるとｐ形の導伝形を与えるが、
通常ｐ形の導伝形を与える不純物として用いられるＺｎ
に比べ、偏析係数が二ケタはど小さいため、前記ｎ形残
留不純物を制御性良く補償することが可能でこれにより
キャリア濃度の低い高抵抗半絶縁層が得られる。第４図
はＣｄをドーピングしたＩｎＰ成長層のホール測定およ
びＣ−Ｖ測定から得られたキャリア濃度とＣｄドーピン
グ量の関係を示す。ここで（Ｉｎ＋ＩｎＰ＋Ｃｄ）成長
メルトは６８０℃、 ２ ｈｒ、Ｈ２雰囲気でベーキン
グを行っていｏ０図において縦軸はキャリア製置、横軸
はＣｄドーピング量で全原子数（Ｉｎ＋Ｐ＋Ｃｄ）に対
するＣｄ Ｉｆｉｔ’子数の比で表わしている。図から
れかるようにＣｄのドーピング量を増していくとｎ形残
留不純物が補償されてキャリアａ度が低くなり、１．６
Ｘ １００−２ａｔ係付近で導伝形がｎ形からｐ形に
変わり、この付近で抵抗率が非常に大きい半絶縁層が得
られる。抵抗率ｐとキャリア濃度Ｎの関係は ρ−１／Ｎμｑ（μ：移動度、ｑ：単位電荷）となり、
例えば見かけ上同じキャリア濃度でも電子より正孔の方
が移動度が小さいためｐ形の方が抵抗率は大きくなる。 したがって高抵抗のＩｎＰ成長層を得る場合には第４図
からＣｄのドーピング量を１．６ ｘ １００−２ａｔ
％あるいはそれよりわずかに多い量でＣｄをドーピング
すれば良い。第５図はＣｄドーピング量を１．７６Ｘ１
０ ａｔｍ％とした電流ブロッキング層を設けて前述の
結晶成長プロレーザダイオードのＩ−Ｖ特性、工、は電
流ブロッキング層の特性であり極めて良好な高抵抗層が
実現されている。第６図は半導体レーザの温度に」：る
レーザ光出力Ｐと動作電流工の関係を示す。 図かられかるように高温まで直−性のよい特性が得られ
高出力側での飽和も少ない。室温Ｔ−２６℃における平
均しきい値電流は、’ １５ ｍＡと低く最小値として
９ｍＡを得た。このような結果からＣｄドーピングＩｎ
Ｐ電“流ブロッキング層は良好な特性を有することが確
認された。また本構造の半導体レーザては電流ブロッキ
ング層が多層でないため、前述のように界面における結
晶成長時の欠陥導入の可能性が減ることから、一枚のウ
エノ・からレーザダイオードを得る歩留りは、飛躍的に
向上した。 なお、上記実施例においてはＣｄｉドーピングした例に
ついて述べたが、ＣＯ等も可能である。 またＩｎＧａＡｓＰ系の半導体レーザに限らずＧ ａ
Ａ ｓ系レーザであってもＣｒ等の不純物を用いること
により同傾向の効果を得られる。 発明の詳細 な説明したように本発明は接合に平行な方向においてダ
ブルへテロ構造からなる活性層に隣接して活性層よりも
屈折率が小さく、Ｃｄ等の不純物をドルピングして高抵
抗化した半絶縁電流ブロッキング層全一層だけ設けるこ
とにより、構造的および接合の劣化、接合界面における
欠陥等に起因するリーク電流をなくす効果をもち、極め
て高性能な半導体レーザを提供しうる。 ４、図面の簡単な説明 第１図はｐ−ｎ接合を有する電流ブロッキング層を設け
た従来の一実施例のＢＣ構造半導体レーザの断面図、第
２図は本発明の一実施例の半絶縁電流ブロッキング層を
設けた半導体レーザの断面図、第３図ａ−Ｃは第２図に
示す半導体レーザの各製造工程を示す断面図、第４図は
ＣｄドーピングＩｎＰ層のキャリア濃度と 。 導体レーザの温度によるレーザ元出力と動作電流の関係
を示す特性図である。 １１・＝・（１ｏｏ）ｎ形ＩｎＰ基板、１２ ＝−・Ｃ
ｄドーピング半絶縁１ｎＰ電流ブロツキング層、１３・
・・・・・ｎ形１ｎＧａＡｇＰ層、１４ 、１４’−＝
−ｎ形１ｎＰクラッド層、１５．１６’・・・・・・Ｉ
ｎＧａＡｓＰ活性層、１６・・・・・・ｐ形ＩｎＰクラ
ッド層、１７・・・・・・ｐ形ＩｎＧａＡｓＰキャップ
層、１８．１９・・川・オーミック電極。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第 ２ 図 第 ３ （２） （（１４ ２θ ／４） ２θ
Claims (1)
- 【特許請求の範囲】 （１）接合に平行な方向においてダブルへテロ構造から
なる活性層の両側に活性層の屈折率よりも小さい屈折率
をもち不純物をドーピングすることにより高抵抗化して
活性層以外の領域を流れる電流を低減せしめた半絶縁電
流ブロッキング層を設けたことを特徴とする特許請求の
範囲第１項記載の半導体レーザ。 （３）（１００）面方位１ｎＰ 基板を用いた場合にＩ
ｎＧａＡｓＰ活性層がく０１１〉方向にストライプ状に
設けられていることを特徴とする特許請求の範囲第２項
記載の半導体レーザ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58189120A JPS6080292A (ja) | 1983-10-07 | 1983-10-07 | 半導体レ−ザ |
| US06/657,436 US4661960A (en) | 1983-10-07 | 1984-10-03 | Semiconductor lasers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58189120A JPS6080292A (ja) | 1983-10-07 | 1983-10-07 | 半導体レ−ザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6080292A true JPS6080292A (ja) | 1985-05-08 |
| JPH0159754B2 JPH0159754B2 (ja) | 1989-12-19 |
Family
ID=16235719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58189120A Granted JPS6080292A (ja) | 1983-10-07 | 1983-10-07 | 半導体レ−ザ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4661960A (ja) |
| JP (1) | JPS6080292A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260285A (ja) * | 1985-09-10 | 1987-03-16 | Sharp Corp | 半導体レ−ザ素子 |
| JPS6261386A (ja) * | 1985-09-11 | 1987-03-18 | Sharp Corp | 半導体レ−ザ素子 |
| JPS6262583A (ja) * | 1985-09-12 | 1987-03-19 | Sharp Corp | 半導体レ−ザ素子 |
| JPS63228694A (ja) * | 1987-03-17 | 1988-09-22 | Nec Corp | 半導体発光素子及びその製造方法 |
| EP0416477A2 (de) * | 1989-09-04 | 1991-03-13 | Alcatel SEL Aktiengesellschaft | Halbleiterlaser |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60192380A (ja) * | 1984-03-13 | 1985-09-30 | Mitsubishi Electric Corp | 半導体レ−ザ装置 |
| US4905057A (en) * | 1985-12-18 | 1990-02-27 | Hitachi, Ltd. | Semiconductor devices |
| JPS62283686A (ja) * | 1986-05-31 | 1987-12-09 | Mitsubishi Electric Corp | 半導体レ−ザの製造方法 |
| US5038356A (en) * | 1989-12-04 | 1991-08-06 | Trw Inc. | Vertical-cavity surface-emitting diode laser |
| JPH04236468A (ja) * | 1991-01-18 | 1992-08-25 | Toshiba Corp | 光通信用発光ダイオ−ド素子 |
| US5610095A (en) * | 1994-08-31 | 1997-03-11 | Lucent Technologies Inc. | Monolithically integrated circuits having dielectrically isolated, electrically controlled optical devices and process for fabricating the same |
| JP2006190782A (ja) * | 2005-01-05 | 2006-07-20 | Fujitsu Ltd | 光半導体装置及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114478A (ja) * | 1981-12-26 | 1983-07-07 | Fujitsu Ltd | 半導体レ−ザ |
| JPS58128784A (ja) * | 1982-01-27 | 1983-08-01 | Nippon Telegr & Teleph Corp <Ntt> | 半導体発光装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58223395A (ja) * | 1982-06-21 | 1983-12-24 | Mitsubishi Electric Corp | 半導体レ−ザ装置 |
-
1983
- 1983-10-07 JP JP58189120A patent/JPS6080292A/ja active Granted
-
1984
- 1984-10-03 US US06/657,436 patent/US4661960A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114478A (ja) * | 1981-12-26 | 1983-07-07 | Fujitsu Ltd | 半導体レ−ザ |
| JPS58128784A (ja) * | 1982-01-27 | 1983-08-01 | Nippon Telegr & Teleph Corp <Ntt> | 半導体発光装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260285A (ja) * | 1985-09-10 | 1987-03-16 | Sharp Corp | 半導体レ−ザ素子 |
| JPS6261386A (ja) * | 1985-09-11 | 1987-03-18 | Sharp Corp | 半導体レ−ザ素子 |
| JPS6262583A (ja) * | 1985-09-12 | 1987-03-19 | Sharp Corp | 半導体レ−ザ素子 |
| JPS63228694A (ja) * | 1987-03-17 | 1988-09-22 | Nec Corp | 半導体発光素子及びその製造方法 |
| EP0416477A2 (de) * | 1989-09-04 | 1991-03-13 | Alcatel SEL Aktiengesellschaft | Halbleiterlaser |
| US5148439A (en) * | 1989-09-04 | 1992-09-15 | Alcatel N.V. | Semiconductor laser |
Also Published As
| Publication number | Publication date |
|---|---|
| US4661960A (en) | 1987-04-28 |
| JPH0159754B2 (ja) | 1989-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JP3230785B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP4792854B2 (ja) | 半導体光素子及びその製造方法 | |
| JP2009059918A (ja) | 光半導体デバイス | |
| JPS6080292A (ja) | 半導体レ−ザ | |
| JPH05167191A (ja) | 埋め込み型半導体レーザ素子 | |
| US5804840A (en) | Semiconductor device structure including InAlAs or InAlGaAs current blocking layers | |
| JP5821560B2 (ja) | 半導体光集積素子及びその製造方法 | |
| JP3053357B2 (ja) | 平面埋込型レーザダイオードの製造方法 | |
| JPH07183618A (ja) | 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置 | |
| US5561681A (en) | Semiconductor laser | |
| JP2009059919A (ja) | 光半導体デバイス及びその作製方法 | |
| JP2002314196A (ja) | 化合物半導体及び半導体光素子 | |
| JPH07115251A (ja) | 半導体レーザ | |
| JP2002026455A (ja) | 半導体光素子およびその製造方法 | |
| JPS61187287A (ja) | 半導体発光装置 | |
| JPH05175596A (ja) | 半導体レーザ装置 | |
| JPH0436598B2 (ja) | ||
| JP3276674B2 (ja) | 半導体レーザ素子 | |
| JPH0377391A (ja) | 半導体レーザ | |
| JPS5896790A (ja) | 埋め込みへテロ構造半導体レ−ザの製造方法 | |
| JPS61166192A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPS6284584A (ja) | 半導体発光素子 | |
| JPS63244785A (ja) | 半導体発光素子及びその製造方法 | |
| JPH08111564A (ja) | 半導体素子とその製造方法 |