JP2009059919A - 光半導体デバイス及びその作製方法 - Google Patents

Abstract

【課題】ダブル・インジェクションによるリーク電流を低減でき且つ容易に作製可能な光半導体デバイス及びその作製方法を提供する。
【解決手段】半導体レーザ素子１０は、半導体基板１２上に設けられ、ｎ型の第１クラッド層１８、ｐ型の第２クラッド層２４、および第１クラッド層１８と第２クラッド層２４との間に設けられた活性層２０を有する半導体メサ１４と、少なくとも電子トラップ作用を有する元素がドープされており、半導体メサ１４の両側面を埋め込む埋込領域１６と、半導体メサ１４と埋込領域１６との間に設けられたバリア層２２とを備える。バリア層２２の組成と第２クラッド層２４の組成とは互いに異なり、バリア層２２の組成による価電子帯上端のエネルギー準位は、第２クラッド層２４の組成による価電子帯上端のエネルギー準位より低い。
【選択図】図１

Description

本発明は、光半導体デバイス及びその作製方法に関するものである。

光通信に使用される光半導体デバイスの一例として、図６に示す構成のものがある。図６に示す半導体レーザ素子１００は、ｎ型ＩｎＰ基板１０２上に、ｎ型ＩｎＰクラッド層１０４、ＩｎＧａＡｓＰ活性層１０６、ｐ型ＩｎＰクラッド層１０８、およびｐ型ＧａＩｎＡｓコンタクト層１１０が順に積層されたダブルヘテロ（ＤＨ）構造を備えている。これらの半導体層は、ｎ型ＩｎＰ基板１０２の板面に沿った光導波方向に延びる半導体メサ１１２を構成しており、半導体メサ１１２の両側面は、例えばＦｅドープＩｎＰからなる半絶縁埋込領域１１４によって埋め込まれている。半絶縁埋込領域１１４上には、絶縁膜１１６が設けられている。電極１１８は、絶縁膜１１６の開口１１６ａを介してコンタクト層１１０と接触している。ｎ型ＩｎＰ基板１０２の裏面上には、電極１２０が設けられる。

なお、このような構成を備える光半導体デバイスは、例えば特許文献１にも従来技術として開示されている。
特開平５−１８３２２９号公報

一般的に、半絶縁埋込領域には、深いアクセプタレベルを形成するＦｅやＲｕといった元素がドープされており、該アクセプタレベルに電子をトラップすることによって高い比抵抗を得ることができる。しかしながら、図６に示された半導体レーザ素子１００では、半絶縁埋込領域１１４の一部が、ｐ型ＩｎＰクラッド層１０８と接触している。ｐ型ＩｎＰクラッド層１０８は比較的厚いので（特許文献１に記載された例では、ｐ型ＩｎＰクラッド層１０８の厚さは１．５μｍ）、ｐ型ＩｎＰクラッド層１０８と半絶縁性埋込領域１１４との接触面積は広い。従って、その接触部分を介して正孔が半絶縁埋込領域１１４へ移動し易く、この正孔と、深いアクセプタレベルにトラップされていた電子とが再結合し、該アクセプタレベルが空きとなり、そこへｎ型ＩｎＰクラッド層１０４から更に電子が移動することとなる。

このような現象はダブル・インジェクションと呼ばれ、図６に示された構成を備える光半導体デバイスにおけるリーク電流の原因となっている。したがって、この光半導体デバイスが例えば半導体レーザ素子である場合には、駆動電流を増加させても所望の光出力を得ることができず、高出力化を妨げる一因となる。

このような課題に対し、特許文献１には、ｐ型クラッド層と半絶縁埋込領域との間にｎ型半導体層を設け、このｎ型半導体層によって正孔をトラップすることによりダブル・インジェクションを阻止する技術が開示されている。しかしながら、このようなｎ型半導体層がｎ型クラッド層やｎ型基板と接触すると、該ｎ型半導体層を介して（活性層を迂回して）電流が流れてしまう。したがって、このようなｎ型半導体層はｐ型クラッド層などのｐ型半導体層の側面にのみ限定的に形成される必要があり、その作製は極めて困難である。

本発明は、上記した問題点を鑑みてなされたものであり、ダブル・インジェクションによるリーク電流を低減でき、且つ容易に作製可能な光半導体デバイス及びその作製方法を提供することを目的とする。

上記した課題を解決するために、本発明による光半導体デバイスは、半導体基板上に設けられ、ｎ型クラッド層、ｐ型クラッド層、およびｎ型クラッド層とｐ型クラッド層との間に設けられた活性層を有する半導体メサと、少なくとも電子トラップ作用を有する元素がドープされており、半導体メサの両側面を埋め込む埋込領域と、半導体メサと埋込領域との間に設けられたバリア層とを備え、バリア層の組成とｐ型クラッド層の組成とが互いに異なり、バリア層及びｐ型クラッド層の接合部分において、バリア層の組成による価電子帯上端のエネルギー準位が、ｐ型クラッド層の組成による価電子帯上端のエネルギー準位より低いことを特徴とする。

上記した光半導体デバイスにおいては、半導体メサと埋込領域との間にバリア層が設けられている。そして、バリア層の組成とｐ型クラッド層の組成とが互いに異なり、バリア層及びｐ型クラッド層の接合部分において、バリア層の組成による価電子帯上端のエネルギー準位は、ｐ型クラッド層の組成による価電子帯上端のエネルギー準位より低い。これにより、ｐ型クラッド層の価電子帯に存在する正孔は、エネルギー準位が低いバリア層の価電子帯へ移動することが困難となり、バリア層が障壁となって正孔の埋込領域への移動が阻止されることとなる。したがって、上記した光半導体デバイスによれば、ダブル・インジェクションの発生を抑制してリーク電流を効果的に低減できる。

更に、上記した光半導体デバイスにおいては、バリア層およびｐ型クラッド層それぞれの組成を異ならせることによって正孔に対する障壁作用を実現しているので、特許文献１に記載された技術と異なり、半導体メサの側面の全体に亘ってバリア層を設けることができる。このようなバリア層は、例えばＭＯＣＶＤ等の気相成長法によって容易に形成可能である。したがって、上記した光半導体デバイスは、特許文献１に記載された光半導体デバイスと比較して極めて容易に作製できる。

また、光半導体デバイスは、バリア層が、ｎ型不純物がドープされた又はアンドープの半導体からなることを特徴としてもよい。前述したように、バリア層はｐ型クラッド層との組成の違いによって正孔に対する障壁作用を得ているので、ｎ型不純物をドープしなくてもこの障壁作用を好適に得ることができる。また、バリア層にｎ型不純物をドープすれば、価電子帯上端のエネルギー準位が更に低下して障壁作用をより効果的に発揮させ得る。なお、バリア層にｎ型不純物をドープする場合には、電流がバリア層を通って活性層を迂回しないように、バリア層のｎ型不純物濃度をｎ型クラッド層やｐ型クラッド層の不純物濃度より低くすることが好ましく、例えばバリア層のうちｐ型クラッド層に隣接する部分が空乏化する程度にバリア層のｎ型不純物濃度を定めるとよい。

また、光半導体デバイスは、ｐ型クラッド層が、ｐ型不純物がドープされたＩｎＰからなり、バリア層が、ｎ型不純物がドープされた又はアンドープのＧａＩｎＰからなることを特徴としてもよい。ｐ型クラッド層およびバリア層を例えばこれらの組成とすることにより、バリア層の組成による価電子帯上端のエネルギー準位は、ｐ型クラッド層の組成による価電子帯上端のエネルギー準位より低くなる。したがって、ダブル・インジェクションの発生を抑制してリーク電流を効果的に低減できる。

また、光半導体デバイスは、埋込領域が、少なくとも電子トラップ作用を有する元素として鉄およびルテニウムのうち少なくとも一方がドープされたＩｎＰからなることを特徴としてもよい。このような埋込領域を有する従来の光半導体デバイスでは、前述したダブル・インジェクションによるリーク電流が顕著に発生していた。これに対し、上記構成を備える光半導体デバイスによれば、このような埋込領域を備える場合に、特に効果的にリーク電流を低減できる。

また、本発明による光半導体デバイスの作製方法は、第１導電型の第１クラッド層、活性層、および第２導電型の第２クラッド層を第１導電型の半導体基板上に順に成長させる積層工程と、第１クラッド層、活性層、および第２クラッド層をエッチングして半導体メサを形成するメサ形成工程と、半導体メサの側面上に気相成長法によりバリア層を成長させるバリア層形成工程と、少なくとも電子トラップ作用を有する元素がドープされた埋込領域によって半導体メサの両側面を埋め込む埋込工程とを備え、第１クラッド層および第２クラッド層のうち導電型がｐ型であるクラッド層の組成とバリア層の組成とが互いに異なり、バリア層及び導電型がｐ型であるクラッド層の接合部分において、バリア層の組成による価電子帯上端のエネルギー準位が、導電型がｐ型であるクラッド層の組成による価電子帯上端のエネルギー準位より低いことを特徴とする。

この光半導体デバイスの作製方法によって作製される光半導体デバイスは、前述した光半導体デバイスと同様の作用によりダブル・インジェクションの発生を抑制してリーク電流を効果的に低減できる。また、この作製方法のバリア層形成工程では、バリア層が気相成長法によって形成される。特許文献１に記載された技術と異なり、この光半導体デバイスでは半導体メサの側面の全体に亘ってバリア層を設けることが可能なので、この作製方法のようにバリア層を例えばＭＯＣＶＤ等の気相成長法によって容易に形成することができる。したがって、上記した光半導体デバイスの作製方法によれば、ダブル・インジェクションの発生を抑制してリーク電流を効果的に低減できる光半導体デバイスを、特許文献１に記載された光半導体デバイスと比較して極めて容易に作製できる。

本発明によれば、ダブル・インジェクションによるリーク電流を低減でき、且つ容易に作製可能な光半導体デバイス及びその作製方法を提供できる。

以下、添付図面を参照しながら本発明による光半導体デバイス及びその作製方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本発明に係る光半導体デバイスの一実施形態として、半導体レーザ素子１０の構成を示す斜視図である。また、図２は、図１に示す半導体レーザ素子１０のII−II断面を示す断面図である。なお、図２は、半導体レーザ素子１０の光導波方向と直交する断面を示している。以下、図１及び図２を参照しながら、本実施形態による半導体レーザ素子１０の構成について説明する。

半導体レーザ素子１０は、ＩｎＰ半導体基板１２、半導体メサ１４、埋込領域１６、及びバリア層２２を備えている。ＩｎＰ半導体基板１２は、ｎ型のＩｎＰからなる基板である。半導体メサ１４は、ＩｎＰ半導体基板１２の主面１２ａ上に設けられており、主面１２ａに沿った所定の光導波方向に延びるメサ状に形成されている。半導体メサ１４は、第１クラッド層１８の一部、活性層２０、第２クラッド層２４、およびｐ型コンタクト層２６を含んで構成されており、光導波方向と直交する方向の半導体メサ１４の幅Ｗは例えば１．５［μｍ］である。

第１クラッド層１８は、ｎ型半導体からなるｎ型クラッド層であり、例えばシリコン（Ｓｉ）などのｎ型不純物を含むＩｎＰ系化合物半導体を主に含んで構成されている。一実施例としては、第１クラッド層１８はＳｉドープＩｎＰからなり、第１クラッド層１８の不純物濃度は例えば１×１０¹⁸［ｃｍ^-3］である。また、第１クラッド層１８の厚さは例えば０．５［μｍ］である。本実施形態の第１クラッド層１８は、ＩｎＰ半導体基板１２の主面１２ａ上の全面に亘って形成された第１の部分１８ａと、第１の部分１８ａ上に配置され半導体メサ１４に含まれる第２の部分１８ｂとを含んで構成されている。

第２クラッド層２４は、ｐ型半導体からなるｐ型クラッド層であり、亜鉛（Ｚｎ）などのｐ型不純物を含むＩｎＰ系化合物半導体を主に含んで構成されている。第２クラッド層２４は、後述する活性層２０を挟んで第１クラッド層１８上に設けられている。一実施例としては、第２クラッド層２４はＺｎドープＩｎＰからなり、第２クラッド層２４の不純物濃度は例えば１×１０¹⁸［ｃｍ^-3］である。また、第２クラッド層２４の厚さは例えば２．０［μｍ］である。

活性層２０は、ＩｎＰ系化合物半導体を主に含んで構成されている。活性層２０は、第１クラッド層１８の第２の部分１８ｂと第２クラッド層２４との間に設けられている。活性層２０は、単一の半導体層から成ることもできるが、単一量子井戸（ＳＱＷ）構造あるいは多重量子井戸（ＭＱＷ）構造を有することが好ましく、特に高歪みＭＱＷ構造が好適である。一実施例としては、活性層２０は、組成比の異なるＧａＩｎＡｓＰが交互に積層されて成り、その発光波長は例えば１．３［μｍ］〜１．５［μｍ］である。活性層２０の屈折率は第１クラッド層１８及び第２クラッド層２４の屈折率より大きいので、活性層２０、第１クラッド層１８、及び第２クラッド層２４は、光導波路を構成する。

コンタクト層２６は第２クラッド層２４上に設けられており、例えば亜鉛（Ｚｎ）などのｐ型不純物を含むＩｎＰ系化合物半導体を主に含んで構成されている。一実施例としては、コンタクト層２６はＺｎドープＧａＩｎＡｓからなり、コンタクト層２６の不純物濃度は例えば１×１０¹⁹［ｃｍ^-3］である。また、コンタクト層２６の厚さは例えば０．５［μｍ］である。コンタクト層２６は、後述する電極３０とオーミック接触を構成する。

埋込領域１６は、半導体メサ１４の両側面を埋め込むようにＩｎＰ半導体基板１２の主面１２ａ上に配置された半絶縁性領域であり、本実施形態では後述するバリア層２２を挟んで半導体メサ１４の各層と隣接している。埋込領域１６は、例えばＩｎＰからなる。また、埋込領域１６には深いアクセプタレベルを形成し電子トラップ作用を有する鉄（Ｆｅ）やルテニウム（Ｒｕ）といった元素がドープされており、埋込領域１６は、該アクセプタレベルに電子をトラップすることによって高い比抵抗を得ている。従って、埋込領域１６は、半導体レーザ素子１０に供給された電流を半導体メサ１４へ効率的に導くように働く。なお、埋込領域１６にドープされる元素は、少なくとも電子トラップ作用を有していればよく、ＦｅやＲｕに限られるものではない。

バリア層２２は、半導体メサ１４と埋込領域１６との間に設けられた半導体層である。本実施形態のバリア層２２は、半導体メサ１４の側面上から第１クラッド層１８の第１の部分１８ａ上に亘って設けられており、その一方の面が半導体メサ１４の各層（第１クラッド層１８、活性層２０、第２クラッド層２４、およびコンタクト層２６）と接しており、他方の面が埋込領域１６と接している。バリア層２２は、その組成が第２クラッド層２４の組成と異なるように形成されている。そして、バリア層２２及び第２クラッド層２４の接合部分において、バリア層２２の組成による価電子帯上端のエネルギー準位が第２クラッド層２４の組成による価電子帯上端のエネルギー準位より低くなるように、バリア層２２の組成が定められている。具体的に例示すると、第２クラッド層２４が例えばｐ型ＩｎＰからなる場合、バリア層２２はＩｎＰよりバンドギャップエネルギーが大きいＧａＩｎＰ等のＩｎＰ系化合物半導体からなるとよい。一実施例としては、第２クラッド層２４がＩｎＰからなり、バリア層２２がＧａ_0.5Ｉｎ_0.5Ｐからなる。この場合、第２クラッド層２４のバンドギャップ波長は０．９１［μｍ］であり、バリア層２２のバンドギャップ波長は０．６７［μｍ］である。

また、バリア層２２は、アンドープ（すなわち、不純物が積極的に添加されない）でもよいが、シリコン（Ｓｉ）といったｎ型不純物がドープされてもよい。バリア層２２にｎ型不純物をドープする場合には、電流がバリア層２２を通って活性層２０を迂回しないように、バリア層２２のｎ型不純物濃度を第１クラッド層１８や第２クラッド層２４の不純物濃度より低くすることが好ましい。具体的には、バリア層２２のうち第２クラッド層２４に隣接する部分が空乏化する程度に、バリア層２２のｎ型不純物濃度を定めるとよい。一実施例としては、このようなバリア層２２のｎ型不純物濃度は１×１０¹⁷［ｃｍ^-3］である。

また、バリア層２２は、その組成が第１クラッド層１８や第２クラッド層２４の組成と異なるため歪みを有しており、厚く成長させると結晶性に影響する。したがって、バリア層２２は極めて薄く（臨界膜厚以下で）形成されるとよい。バリア層２２の許容厚さは、第１クラッド層１８や第２クラッド層２４とバリア層２２との格子定数の差によって定まり、例えば第２クラッド層２４がＩｎＰからなりバリア層２２がＧａ_0.5Ｉｎ_0.5Ｐからなる場合、バリア層２２は例えば１０［ｎｍ］程度が好適である。

埋込領域１６上には、絶縁膜２８が設けられている。絶縁膜２８は、例えばＳｉＯ₂などの絶縁性のシリコン系無機材料を主に含む。絶縁膜２８には開口２８ａが形成されており、この開口２８ａは半導体メサ１４上に位置している。

半導体レーザ素子１０は、半導体メサ１４上に設けられた電極３０を更に備えている。電極３０は、例えばＴｉ／Ｐｔ／Ａｕによって構成され、絶縁膜２８の開口２８ａを介してコンタクト層２６とオーミック接触をなすことにより、半導体メサ１４に電気的に接続される。電極３０は、絶縁膜２８上に形成された電極パッド３２（図１参照）と電気的に接続されており、この電極パッド３２には、半導体レーザ素子１０の外部回路と電極３０とを電気的に接続するためのボンディングワイヤ等が接合される。また、半導体レーザ素子１０は、ＩｎＰ半導体基板１２の裏面１２ｂ上に設けられた電極３４を更に備えている。電極３４は、例えばＡｕＧｅ／Ａｕによって構成され、ＩｎＰ半導体基板１２とオーミック接触をなしている。

ここで、本実施形態による半導体レーザ素子１０の作製方法の一例について、図３及び図４を参照しながら説明する。なお、図３及び図４は、半導体レーザ素子１０の作製工程を示す断面図であり、図２に示した断面に相当する断面を示している。

［積層工程］
まず、ｎ型（第１導電型）のＩｎＰ半導体基板を用意する。そして、図３（ａ）に示すように、ｎ型ＩｎＰ半導体基板１２の主面１２ａ上に、第１クラッド層１８となるｎ型ＩｎＰ半導体膜４０、活性層２０となるＧａＩｎＡｓＰ／ＧａＩｎＡｓＰ超格子多重積層膜４２、第２クラッド層２４となるｐ型（第２導電型）ＩｎＰ半導体膜４４、及びコンタクト層２６となるｐ型ＧａＩｎＡｓ半導体膜４６を順次成長させる。好適な実施例では、これらの半導体膜４０，４２，４４，及び４６を、有機金属気相成長（ＭＯＣＶＤ）法によりエピタキシャル成長させるとよい。また、ｎ型ＩｎＰ半導体膜４０には、ｎ型不純物として例えばシリコン（Ｓｉ）をドープするとよい。また、ｐ型ＩｎＰ半導体膜４４には、ｐ型不純物として例えば亜鉛（Ｚｎ）をドープするとよい。

［メサ形成工程］
続いて、図３（ａ）に示すように、光導波方向を長手方向とするマスクＭをｐ型ＧａＩｎＡｓ半導体膜４６上に形成する。マスクＭは、例えばシリコン系無機絶縁膜（ＳｉＯ₂膜など）を用いて形成され、長手方向と直交する方向の幅は例えば１．５［μｍ］である。そして、半導体膜４０，４２，４４，及び４６のうちマスクＭで覆われていない部分をドライエッチングにより除去する。このとき、ｎ型ＩｎＰ半導体基板１２が露出する前に（ｎ型ＩｎＰ半導体膜４０の途中となる深さで）エッチングを停止する。これにより、図３（ｂ）に示すように、第１の部分１８ａ及び第２の部分１８ｂを含む第１クラッド層１８が形成され、また、第２の部分１８ｂ、活性層２０、第２クラッド層２４、及びコンタクト層２６を有する半導体メサ１４が形成される。

［バリア層形成工程］
続いて、図４（ａ）に示すように、マスクＭを残した状態で、半導体メサ１４の両側面上および第１クラッド層１８の第１の部分１８ａ上に、バリア層２２を成長させる。このとき、バリア層２２を例えば有機金属気相成長（ＭＯＣＶＤ）法などの気相成長法によりエピタキシャル成長させるとよい。好適な実施例では、バリア層２２としてアンドープＧａ_0.5Ｉｎ_0.5Ｐを厚さ１０［ｎｍ］まで成長させるとよい。或いは、Ｓｉといったｎ型不純物をドープしながらＧａ_0.5Ｉｎ_0.5Ｐを成長させるとよい。第１クラッド層１８や第２クラッド層２４といったＩｎＰ結晶上にバリア層２２としてアンドープＧａ_0.5Ｉｎ_0.5Ｐを成長させる場合、好適な成長速度は例えば１［μｍ／時］であり、好適な成長温度は例えば６５０［℃］である。なお、ＧａＩｎＰはＩｎＰより格子定数が小さいため歪みが生じるが、気相成長法を用いて臨界膜厚以下の厚さに成長させることにより、良好な結晶品質が得られる。

［埋込工程］
続いて、図４（ａ）に示すように、マスクＭを残した状態で、半導体メサ１４の両側すなわちバリア層２２上に埋込領域１６を成長させて、半導体メサ１４及びバリア層２２を埋め込む。好適な実施例では、ＦｅドープＩｎＰまたはＲｕドープＩｎＰをＭＯＣＶＤ法によりエピタキシャル成長させて、埋込領域１６を形成するとよい。Ｆｅをドープする場合、原料としては例えばフェロセン（Ｃ₁₀Ｈ₁₀Ｆｅ）が使用される。

［その他の工程］
続いて、図４（ｂ）に示すように、開口２８ａを有する絶縁膜２８を形成する。すなわち、図４（ａ）のマスクＭを除去したのち、ＳｉＯ₂などの絶縁性のシリコン系無機材料からなる絶縁膜（表面保護膜）２８を、半導体メサ１４上および埋込領域１６上に亘って形成する。そして、半導体メサ１４上の絶縁膜２８を除去して開口２８ａを形成し、コンタクト層２６を露出させる。その後、図４（ｃ）に示すように、Ｔｉ／Ｐｔ／Ａｕからなる電極３０、及びＡｕＧｅ／Ａｕからなる電極３４を形成し、半導体メサ１４の長手方向と直交する面で劈開することによって、図１及び図２に示した半導体レーザ素子１０が完成する。

本実施形態の半導体レーザ素子１０によって得られる作用及び効果について、以下に説明する。半導体レーザ素子１０においては、半導体メサ１４と埋込領域１６との間にバリア層２２が設けられている。そして、バリア層２２の組成と第２クラッド層２４の組成とが互いに異なり、バリア層２２及び第２クラッド層２４の接合部分において、バリア層２２の組成による価電子帯上端のエネルギー準位は、第２クラッド層２４の組成による価電子帯上端のエネルギー準位より低い。

ここで、図５は、本実施形態のバリア層２２付近におけるバンド構造を示す図である。図５（ａ）は、バリア層２２がアンドープＧａＩｎＰからなり、第２クラッド層２４がｐ型ＩｎＰからなる場合を概念的に示している。図５（ｂ）は、バリア層２２がｎ型ＧａＩｎＰからなり、第２クラッド層２４がｐ型ＩｎＰからなる場合を概念的に示している。なお、図中に示すｔは電子トラップであり、ｈは正孔（ホール）である。

図５（ａ）に示されるように、アンドープＧａＩｎＰからなるバリア層２２のバンドギャップエネルギーＢＧ１は、ｐ型ＩｎＰからなる第２クラッド層２４のバンドギャップエネルギーＢＧ２より大きい。したがって、バリア層２２及び第２クラッド層２４の接合部分において、バリア層２２の価電子帯上端のエネルギー準位Ｅｖ１は、第２クラッド層２４の価電子帯上端のエネルギー準位Ｅｖ２より低くなる。これにより、第２クラッド層２４の価電子帯に存在する正孔ｈは、エネルギー準位が低いバリア層２２の価電子帯へ移動することが困難となり、バリア層２２が障壁となって正孔ｈの埋込領域１６への移動が阻止されることとなる。

このように、バリア層２２は第２クラッド層２４との組成の違いによって正孔ｈに対する障壁作用を得ているので、バリア層２２にｎ型不純物をドープしなくてもこの障壁作用を好適に得ることができるが、バリア層２２にｎ型不純物をドープすると、図５（ｂ）に示されるように、バリア層２２の価電子帯上端のエネルギー準位Ｅｖ１が更に低下してＥｖ１とＥｖ２との差が更に拡大し、障壁作用をより効果的に発揮させることができる。

すなわち、本実施形態の半導体レーザ素子１０によれば、バリア層２２が障壁となって正孔ｈの埋込領域１６への移動が阻止されることにより、埋込領域１６におけるダブル・インジェクションの発生を抑制してリーク電流を効果的に低減できる。

更に、半導体レーザ素子１０においてはバリア層２２および第２クラッド層２４それぞれの組成を異ならせることによって正孔に対する障壁作用を実現しているので、バリア層２２はｎ型の第１クラッド層１８にも接することができ、半導体メサ１４の側面の全体に亘ってバリア層２２を設けることができる。このようなバリア層２２は、前述した作製方法（バリア層形成工程）において説明したように、例えばＭＯＣＶＤ等の気相成長法によって容易に形成可能である。したがって、本実施形態の半導体レーザ素子１０は、特許文献１に記載された光半導体デバイスと比較して極めて容易に作製できる。

また、本実施形態のように、埋込領域１６は、鉄（Ｆｅ）およびルテニウム（Ｒｕ）のうち少なくとも一方がドープされたＩｎＰからなるとよい。このような埋込領域を有する従来の光半導体デバイスでは、前述したダブル・インジェクションによるリーク電流が顕著に発生していた。これに対し、本実施形態の半導体レーザ素子１０によれば、バリア層２２を備えることによって、このような埋込領域を備える場合において特に効果的にリーク電流を低減できる。

本発明による光半導体デバイス及びその作製方法は、上記した実施形態に限られるものではなく、他にも様々な変形が可能である。例えば、上記実施形態では光半導体デバイスの一例として半導体レーザ素子を例示したが、本発明は、半導体光変調素子、半導体レーザ素子と半導体光変調素子とを集積した半導体光集積素子、或いは光合分波器などの他の光半導体デバイスにも適用できる。

また、上記実施形態ではｎ型半導体基板上にｎ型の第１クラッド層、活性層、及びｐ型の第２クラッド層が積層された光半導体デバイスについて本発明を適用したが、ｐ型半導体基板上にｐ型の第１クラッド層、活性層、及びｎ型の第２クラッド層が積層された光半導体デバイスについても本発明を適用可能である。また、上記実施形態では光半導体デバイスの一例としてＩｎＰ系の光半導体デバイスを説明したが、本発明はこれに限らず様々な系統の光半導体デバイスに適用可能である。

図１は、本発明に係る光半導体デバイスの一実施形態として、半導体レーザ素子の構成を示す斜視図である。 図２は、図１に示す半導体レーザ素子のII−II断面を示す断面図である。 図３（ａ）〜（ｃ）は、半導体レーザ素子の製造工程を示す断面図である。 図４（ａ）〜（ｃ）は、半導体レーザ素子の製造工程を示す断面図である。 図５は、バリア層付近のバンド構造を示す図である。図５（ａ）は、バリア層がアンドープＧａＩｎＰからなり、第２クラッド層がｐ型ＩｎＰからなる場合を概念的に示している。図５（ｂ）は、バリア層がｎ型ＧａＩｎＰからなり、第２クラッド層がｐ型ＩｎＰからなる場合を概念的に示している。 図６は、従来の光半導体デバイスの構成を示す図である。

符号の説明

１０…半導体レーザ素子、１２…半導体基板、１４…半導体メサ、１６…埋込領域、１８…第１クラッド層、２０…活性層、２２…バリア層、２４…第２クラッド層、２６…コンタクト層、２８…絶縁膜、３０，３４…電極、３２…電極パッド。

Claims (5)

1. 半導体基板上に設けられ、ｎ型クラッド層、ｐ型クラッド層、および前記ｎ型クラッド層と前記ｐ型クラッド層との間に設けられた活性層を有する半導体メサと、
   少なくとも電子トラップ作用を有する元素がドープされており、前記半導体メサの両側面を埋め込む埋込領域と、
   前記半導体メサと前記埋込領域との間に設けられたバリア層と
   を備え、
   前記バリア層の組成と前記ｐ型クラッド層の組成とが互いに異なり、前記バリア層及び前記ｐ型クラッド層の接合部分において、前記バリア層の組成による価電子帯上端のエネルギー準位は、前記ｐ型クラッド層の組成による価電子帯上端のエネルギー準位より低いことを特徴とする、光半導体デバイス。
2. 前記バリア層は、ｎ型不純物がドープされた又はアンドープの半導体からなることを特徴とする、請求項１に記載の光半導体デバイス。
3. 前記ｐ型クラッド層は、ｐ型不純物がドープされたＩｎＰからなり、
   前記バリア層は、ｎ型不純物がドープされた又はアンドープのＧａＩｎＰからなることを特徴とする、請求項１または２に記載の光半導体デバイス。
4. 前記埋込領域は、前記少なくとも電子トラップ作用を有する元素として鉄およびルテニウムのうち少なくとも一方がドープされたＩｎＰからなることを特徴とする、請求項１〜３のいずれか一項に記載の光半導体デバイス。
5. 第１導電型の第１クラッド層、活性層、および第２導電型の第２クラッド層を第１導電型の半導体基板上に順に成長させる積層工程と、
   前記第１クラッド層、前記活性層、および前記第２クラッド層をエッチングして半導体メサを形成するメサ形成工程と、
   前記半導体メサの側面上に気相成長法によりバリア層を成長させるバリア層形成工程と、
   少なくとも電子トラップ作用を有する元素がドープされた埋込領域によって前記半導体メサの両側面を埋め込む埋込工程と
   を備え、
   前記第１クラッド層および前記第２クラッド層のうち導電型がｐ型であるクラッド層の組成と前記バリア層の組成とが互いに異なり、前記バリア層及び導電型がｐ型である前記クラッド層の接合部分において、前記バリア層の組成による価電子帯上端のエネルギー準位は、導電型がｐ型である前記クラッド層の組成による価電子帯上端のエネルギー準位より低いことを特徴とする、光半導体デバイスの作製方法。

Images