JP3276674B2 - 半導体レーザ素子 - Google Patents
半導体レーザ素子Info
- Publication number
- JP3276674B2 JP3276674B2 JP15429892A JP15429892A JP3276674B2 JP 3276674 B2 JP3276674 B2 JP 3276674B2 JP 15429892 A JP15429892 A JP 15429892A JP 15429892 A JP15429892 A JP 15429892A JP 3276674 B2 JP3276674 B2 JP 3276674B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- optical confinement
- semiconductor laser
- laser device
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高速動作が可能であ
り、製造歩留りが高い半導体レーザ素子を提供する。
り、製造歩留りが高い半導体レーザ素子を提供する。
【０００２】
【従来技術】高温動作特性および高速動作特性に優れた
半導体レーザ素子として、ｐ型半導体基板を用いたもの
がある。従来のｐ型基板を用いた埋め込み型半導体レー
ザ素子は、例えば図２に示すような断面構造をなしてい
る。その製造工程は次の通りである。即ち、 １）ＭＯＣＶＤ法にて、ｐ型ＩｎＰ基板１上にｐ−Ｉｎ
Ｐクラッド層２、ＧＲＩＮ−ＳＣＨ（Graded Refractiv
e Index - Separate Confinement Hetero)構造からなる
光閉じ込め層９ａ、９ｂで挟まれた多重量子井戸構造か
らなる活性層３、ｎ−ＩｎＰクラッド層４を順次積層す
る。 ２）次いで、ＳｉＯ2 膜のマスクを形成し、このマスク
を用いてｐ−ＩｎＰクラッド層２までエッチングし、幅
１μｍ程度のメサを形成する。 ３）次いで、液相成長（Liquid-Phase Epitaxy: LPE)法
にて、ＳｉＯ2 マスクを用いて、ｎ−ＩｎＰ層７ａとｐ
−ＩｎＰ層７ｂからなるｐｎ逆接合を利用した電流阻止
層７をメサ側面に選択成長する。 ４）次いで、ＳｉＯ2 マスクを剥がし、ＬＰＥ法にてｎ
−ＩｎＰクラッド層４およびｎ−ＩｎＧａＡｓＰキャッ
プ層５を成長する。 このようにして得られた半導体レーザ素子では、しきい
値電流が低く、低電流駆動が可能であり、また、ｐ型基
板を用いているので、ＩＣなどとの組み合わせの場合、
ｐ側を共通にすることが容易になり、システムとのマッ
チングもよくなる。一方、ＭＯＣＶＤ法で埋め込むと、
電流阻止層であるｎ−ＩｎＰ層７ａがメサ側面上にも成
長してしまうため、ｎ−ＩｎＰ層７ａとｎ−ＩｎＰクラ
ッド層４が接して、ｎ型−ｎ型接触が生じ、リーク電流
が増大する。従って、ｐ型基板では３）および４）の積
層工程でＭＯＣＶＤ法を用いることができない。因み
に、ｎ型基板の場合には、上述のｎ型−ｎ型接触部分が
ｐ型−ｐ型接触であるので、抵抗が高く、リーク電流は
それほど大きくならない。
半導体レーザ素子として、ｐ型半導体基板を用いたもの
がある。従来のｐ型基板を用いた埋め込み型半導体レー
ザ素子は、例えば図２に示すような断面構造をなしてい
る。その製造工程は次の通りである。即ち、 １）ＭＯＣＶＤ法にて、ｐ型ＩｎＰ基板１上にｐ−Ｉｎ
Ｐクラッド層２、ＧＲＩＮ−ＳＣＨ（Graded Refractiv
e Index - Separate Confinement Hetero)構造からなる
光閉じ込め層９ａ、９ｂで挟まれた多重量子井戸構造か
らなる活性層３、ｎ−ＩｎＰクラッド層４を順次積層す
る。 ２）次いで、ＳｉＯ2 膜のマスクを形成し、このマスク
を用いてｐ−ＩｎＰクラッド層２までエッチングし、幅
１μｍ程度のメサを形成する。 ３）次いで、液相成長（Liquid-Phase Epitaxy: LPE)法
にて、ＳｉＯ2 マスクを用いて、ｎ−ＩｎＰ層７ａとｐ
−ＩｎＰ層７ｂからなるｐｎ逆接合を利用した電流阻止
層７をメサ側面に選択成長する。 ４）次いで、ＳｉＯ2 マスクを剥がし、ＬＰＥ法にてｎ
−ＩｎＰクラッド層４およびｎ−ＩｎＧａＡｓＰキャッ
プ層５を成長する。 このようにして得られた半導体レーザ素子では、しきい
値電流が低く、低電流駆動が可能であり、また、ｐ型基
板を用いているので、ＩＣなどとの組み合わせの場合、
ｐ側を共通にすることが容易になり、システムとのマッ
チングもよくなる。一方、ＭＯＣＶＤ法で埋め込むと、
電流阻止層であるｎ−ＩｎＰ層７ａがメサ側面上にも成
長してしまうため、ｎ−ＩｎＰ層７ａとｎ−ＩｎＰクラ
ッド層４が接して、ｎ型−ｎ型接触が生じ、リーク電流
が増大する。従って、ｐ型基板では３）および４）の積
層工程でＭＯＣＶＤ法を用いることができない。因み
に、ｎ型基板の場合には、上述のｎ型−ｎ型接触部分が
ｐ型−ｐ型接触であるので、抵抗が高く、リーク電流は
それほど大きくならない。
【０００３】
【発明が解決しようとする課題】上述のように、従来の
ｐ型基板からなる半導体レーザ素子には、次のような問
題があった。即ち、 １）製造工程は、ＭＯＣＶＤ法と２回のＬＰＥ法の合わ
せて３回の成長工程からなり、しかも異なる成長方法を
用いるため、製造歩留りの低下およびコストアップの原
因となった。 ２）電流阻止層にｐｎ逆接合を利用すると、そこに生ず
る電気容量のために、高速動作が阻害される。そこで、
高速動作をおこなう場合、ｐｎ逆接合からなる電流阻止
層の一部をフォトリソグラフィ、ケミカルエッチングに
より除去して、電気容量を減少させる工程が必要にな
り、この工程も製造歩留りの低下およびコストアップの
原因となった。 また、上記従来の半導体レーザ素子において、電流阻止
層にＭＯＣＶＤ法で形成した半絶縁性半導体層を用いた
場合には、この半絶縁性半導体層はｐ型半導体層に接触
し、不純物の拡散により電気抵抗が低下するという問題
があった。
ｐ型基板からなる半導体レーザ素子には、次のような問
題があった。即ち、 １）製造工程は、ＭＯＣＶＤ法と２回のＬＰＥ法の合わ
せて３回の成長工程からなり、しかも異なる成長方法を
用いるため、製造歩留りの低下およびコストアップの原
因となった。 ２）電流阻止層にｐｎ逆接合を利用すると、そこに生ず
る電気容量のために、高速動作が阻害される。そこで、
高速動作をおこなう場合、ｐｎ逆接合からなる電流阻止
層の一部をフォトリソグラフィ、ケミカルエッチングに
より除去して、電気容量を減少させる工程が必要にな
り、この工程も製造歩留りの低下およびコストアップの
原因となった。 また、上記従来の半導体レーザ素子において、電流阻止
層にＭＯＣＶＤ法で形成した半絶縁性半導体層を用いた
場合には、この半絶縁性半導体層はｐ型半導体層に接触
し、不純物の拡散により電気抵抗が低下するという問題
があった。
【０００４】
【課題を解決するための手段】本発明は上記問題点を解
決した半導体レーザ素子を提供するもので、ｐ型半導体
基板上に、下部光閉じ込め層、活性層、上部光閉じ込め
層およびクラッド層が順次積層された積層体から形成さ
れたストライプ状のメサを有し、前記メサの両側は半絶
縁性半導体埋め込み層で埋め込まれている半導体レーザ
素子において、前記メサの底部は、上部光閉じ込め層の
上面と下部光閉じ込め層の下面の間にあり、前記半絶縁
性半導体埋め込み層はＦｅドープ半絶縁性半導体埋め込
み層からなることを特徴とするものである。
決した半導体レーザ素子を提供するもので、ｐ型半導体
基板上に、下部光閉じ込め層、活性層、上部光閉じ込め
層およびクラッド層が順次積層された積層体から形成さ
れたストライプ状のメサを有し、前記メサの両側は半絶
縁性半導体埋め込み層で埋め込まれている半導体レーザ
素子において、前記メサの底部は、上部光閉じ込め層の
上面と下部光閉じ込め層の下面の間にあり、前記半絶縁
性半導体埋め込み層はＦｅドープ半絶縁性半導体埋め込
み層からなることを特徴とするものである。
【０００５】
【作用】上述のように、メサの底部を上部光閉じ込め層
の上面と下部光閉じ込め層の下面の間に設けると、メサ
の形成によりｐ型半導体層が露出しないので、メサの側
面にＦｅドープ半絶縁性半導体埋め込み層をＭＯＣＶＤ
法で形成しても、電気抵抗の低下する恐れがない。従っ
て、本発明によれば、全工程をＭＯＣＶＤ法のみでエピ
タキシャル層を積層でき、工程を簡略化できる。
の上面と下部光閉じ込め層の下面の間に設けると、メサ
の形成によりｐ型半導体層が露出しないので、メサの側
面にＦｅドープ半絶縁性半導体埋め込み層をＭＯＣＶＤ
法で形成しても、電気抵抗の低下する恐れがない。従っ
て、本発明によれば、全工程をＭＯＣＶＤ法のみでエピ
タキシャル層を積層でき、工程を簡略化できる。
【０００６】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図１は本発明にかかる半導体レーザ
素子の一実施例の断面図である。この素子は次のような
工程で製造される。即ち、 １）ＭＯＣＶＤ法にて、ｐ型ＩｎＰ基板１１上に厚さ２
μｍのｐ−ＩｎＰクラッド層１２、厚さ１０００Åの組
成が変化しているＧＲＩＮ構造からなる下部光閉じ込め
層１９ａと上部光閉じ込め層１９ｂで挟まれた８層の量
子井戸を有する多重量子井戸構造からなる活性層１３、
厚さ２μｍのｎ−ＩｎＰクラッド層１４、厚さ０．５μ
ｍのｎ+ −ＩｎＧａＡｓキャップ層１５を順次積層す
る。活性層１３は、厚さ１２０ÅのＩｎＧａＡｓＰ
（１．１μｍ波長）からなる障壁層と、厚さ８０ÅのＩ
ｎＧａＡｓＰ（１．３７μｍ波長）からなる井戸層から
構成されている。 ２）次いで、ＳｉＯ2 膜のマスクを形成し、このマスク
を用いて上部光閉じ込め層１９ｂに達するようにエッチ
ングし、幅１μｍ程度のメサを形成する。この場合、塩
酸系のエッチング液を用いると、選択エッチングによ
り、上部光閉じ込め層１９ｂに達すると、自動的にエッ
チングが停止する。 ３）次いで、ＳｉＯ2 マスクを用いて、ＭＯＣＶＤ法の
選択成長により、メサ側面のみにＦｅドープＩｎＰから
なる埋め込み層１６、およびｎ−ＩｎＰ層１７を積層す
る。 ４）次いで、ＳｉＯ2 マスクを剥がす。 本実施例によれば、ｐ基板上に２回のＭＯＣＶＤ法によ
るエピタキシャル成長により製造できるので、高歩留
り、低コスト化を期待することができる。また、電流狭
窄の埋め込み層が半絶縁性のＦｅドープＩｎＰからなる
ため、変調周波数が８ＧＨｚという高周波特性に優れた
素子が得られた。なお、上記実施例では埋め込み層にＦ
ｅドープＩｎＰを用いたが、その他の材質、例えばＩｎ
ＧａＡｓＰを用いてもよい。また、ｐ型基板の材質はＩ
ｎＰに限定されず、他の３−５族化合物半導体でもよ
い。
を詳細に説明する。図１は本発明にかかる半導体レーザ
素子の一実施例の断面図である。この素子は次のような
工程で製造される。即ち、 １）ＭＯＣＶＤ法にて、ｐ型ＩｎＰ基板１１上に厚さ２
μｍのｐ−ＩｎＰクラッド層１２、厚さ１０００Åの組
成が変化しているＧＲＩＮ構造からなる下部光閉じ込め
層１９ａと上部光閉じ込め層１９ｂで挟まれた８層の量
子井戸を有する多重量子井戸構造からなる活性層１３、
厚さ２μｍのｎ−ＩｎＰクラッド層１４、厚さ０．５μ
ｍのｎ+ −ＩｎＧａＡｓキャップ層１５を順次積層す
る。活性層１３は、厚さ１２０ÅのＩｎＧａＡｓＰ
（１．１μｍ波長）からなる障壁層と、厚さ８０ÅのＩ
ｎＧａＡｓＰ（１．３７μｍ波長）からなる井戸層から
構成されている。 ２）次いで、ＳｉＯ2 膜のマスクを形成し、このマスク
を用いて上部光閉じ込め層１９ｂに達するようにエッチ
ングし、幅１μｍ程度のメサを形成する。この場合、塩
酸系のエッチング液を用いると、選択エッチングによ
り、上部光閉じ込め層１９ｂに達すると、自動的にエッ
チングが停止する。 ３）次いで、ＳｉＯ2 マスクを用いて、ＭＯＣＶＤ法の
選択成長により、メサ側面のみにＦｅドープＩｎＰから
なる埋め込み層１６、およびｎ−ＩｎＰ層１７を積層す
る。 ４）次いで、ＳｉＯ2 マスクを剥がす。 本実施例によれば、ｐ基板上に２回のＭＯＣＶＤ法によ
るエピタキシャル成長により製造できるので、高歩留
り、低コスト化を期待することができる。また、電流狭
窄の埋め込み層が半絶縁性のＦｅドープＩｎＰからなる
ため、変調周波数が８ＧＨｚという高周波特性に優れた
素子が得られた。なお、上記実施例では埋め込み層にＦ
ｅドープＩｎＰを用いたが、その他の材質、例えばＩｎ
ＧａＡｓＰを用いてもよい。また、ｐ型基板の材質はＩ
ｎＰに限定されず、他の３−５族化合物半導体でもよ
い。
【０００７】
【発明の効果】以上説明したように本発明によれば、ｐ
型半導体基板上に、下部光閉じ込め層、活性層、上部光
閉じ込め層およびクラッド層が順次積層された積層体か
ら形成されたストライプ状のメサを有し、前記メサの両
側は半絶縁性半導体埋め込み層で埋め込まれている半導
体レーザ素子において、前記メサの底部は、上部光閉じ
込め層の上面と下部光閉じ込め層の下面の間にあり、前
記半絶縁性半導体埋め込み層はＦｅドープ半絶縁性半導
体埋め込み層からなるため、全製造工程をＭＯＣＶＤ法
のみで結晶成長させることができ、高歩留り、低コスト
で製造することができるという優れた効果がある。
型半導体基板上に、下部光閉じ込め層、活性層、上部光
閉じ込め層およびクラッド層が順次積層された積層体か
ら形成されたストライプ状のメサを有し、前記メサの両
側は半絶縁性半導体埋め込み層で埋め込まれている半導
体レーザ素子において、前記メサの底部は、上部光閉じ
込め層の上面と下部光閉じ込め層の下面の間にあり、前
記半絶縁性半導体埋め込み層はＦｅドープ半絶縁性半導
体埋め込み層からなるため、全製造工程をＭＯＣＶＤ法
のみで結晶成長させることができ、高歩留り、低コスト
で製造することができるという優れた効果がある。
【図１】本発明に係る半導体レーザ素子の一実施例の断
面図である。
面図である。
【図２】従来の半導体レーザ素子の断面図である。
１、１１ 基板 ２、４、１２、１４ クラッド層 ３、１３ 活性層 ５、１５ キャップ層 ７ 電流阻止層７ ７ａ、１７ ｎ−ＩｎＰ層 ７ｂ ｐ−ＩｎＰ層 ９ａ、９ｂ、１９ａ、１９ｂ 光閉じ込め層 １６ 埋め込み層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−111378（ＪＰ，Ａ) 特開 平４−144294（ＪＰ，Ａ) 特開 平２−122583（ＪＰ，Ａ) 特開 平３−180086（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 ｐ型半導体基板上に、下部光閉じ込め
層、活性層、上部光閉じ込め層およびクラッド層が順次
積層された積層体から形成されたストライプ状のメサを
有し、前記メサの両側は半絶縁性半導体埋め込み層で埋
め込まれている半導体レーザ素子において、前記メサの
底部は、上部光閉じ込め層の上面と下部光閉じ込め層の
下面の間にあり、前記半絶縁性半導体埋め込み層はＦｅ
ドープ半絶縁性半導体埋め込み層からなることを特徴と
する半導体レーザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15429892A JP3276674B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体レーザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15429892A JP3276674B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体レーザ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327124A JPH05327124A (ja) | 1993-12-10 |
| JP3276674B2 true JP3276674B2 (ja) | 2002-04-22 |
Family
ID=15581079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15429892A Expired - Fee Related JP3276674B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体レーザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3276674B2 (ja) |
-
1992
- 1992-05-20 JP JP15429892A patent/JP3276674B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05327124A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100648392B1 (ko) | 인듐인-계 구조들에서 아연 확산을 차단하기 위한 장벽으로서 인듐인-계 층에서의 알루미늄 스파이크들을 포함하는 전자 디바이스 및 광전자 디바이스 | |
| JP2003060310A (ja) | 半導体光素子及びその製造方法 | |
| US5801071A (en) | Method for producing semiconductor laser diode | |
| JP4947778B2 (ja) | 光半導体素子及びその製造方法 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| US5441912A (en) | Method of manufacturing a laser diode | |
| JP4072937B2 (ja) | 半導体光素子 | |
| WO2019208697A1 (ja) | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 | |
| JP3825652B2 (ja) | 半導体光素子 | |
| JP3276674B2 (ja) | 半導体レーザ素子 | |
| JP2550714B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JPH07115251A (ja) | 半導体レーザ | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP2869995B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザの製造方法 | |
| JPS6237913B2 (ja) | ||
| JPS641072B2 (ja) | ||
| JPS61276285A (ja) | 半導体発光装置 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS641073B2 (ja) | ||
| JPS6237914B2 (ja) | ||
| JPS6261383A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH0677605A (ja) | 半導体光素子及びその製造方法 | |
| JPH0697603A (ja) | 半導体レーザ及びその製造方法 | |
| JPS622718B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |