JPH0697603A - 半導体レーザ及びその製造方法 - Google Patents

半導体レーザ及びその製造方法

Info

Publication number
JPH0697603A
JPH0697603A JP27112992A JP27112992A JPH0697603A JP H0697603 A JPH0697603 A JP H0697603A JP 27112992 A JP27112992 A JP 27112992A JP 27112992 A JP27112992 A JP 27112992A JP H0697603 A JPH0697603 A JP H0697603A
Authority
JP
Japan
Prior art keywords
layer
active region
stripe
active
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27112992A
Other languages
English (en)
Inventor
Keiji Takaoka
圭児 高岡
Mitsuhiro Kushibe
光弘 櫛部
Mayumi Sakaguchi
眞弓 阪口
Hideto Furuyama
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27112992A priority Critical patent/JPH0697603A/ja
Publication of JPH0697603A publication Critical patent/JPH0697603A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【目的】 活性層への深い準位を形成する不純物の拡散
を抑制することができ、かつ良質の再成長界面を形成す
ることができ、内部量子効率の低下及びリーク電流の低
減をはかり得る半導体レーザ提供すること。 【構成】 活性領域の側面を電流狭窄で埋め込んだ埋込
み型半導体レーザにおいて、n型InP基板11上に形
成されたn型InPクラッド層18と、このクラッド層
18上にストライプ状に形成されたInGaAsP活性
層17と、この活性層17の側面及び上面を覆うように
形成されたp型InPクラッド層16と、クラッド層1
6,18を選択エッチングして形成され内部に活性層1
7のストライプを有するメサストライプと、このメサス
トライプの側面に埋め込み形成されたFeドープの高抵
抗層12とを具備してなることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、光通信装置等に利用さ
れる半導体レーザに係わり、特に電流狭窄構造を有する
埋め込み型半導体レーザ及びその製造方法に関する。
【0002】
【従来の技術】近年、光通信の大容量化や通信ネットワ
ークの高度化に伴い、半導体レーザの高性能化が進めら
れている。通常、半導体レーザでは、活性領域だけに電
流を有効に注入し、光も屈折率差により活性領域に有効
に閉じ込めるために、埋め込み構造が用いられる。この
埋め込み構造に用いられる埋め込み層として、最近では
半導体中の深い準位を利用した高抵抗(半絶縁性)半導
体層を用いる技術が注目されている。
【0003】従来例として、高抵抗半導体層を埋め込み
層に用いた半導体レーザを図6に示す(特開平2−20
6192号公報)。このレーザを製造するには、まずn
型InP基板1の上に、n型InP層7(n=1×10
18cm-3,厚さ1μm)、発光波長1.3μmのInG
aAsP活性層8(厚さ0.15μm)、p型InP層
6(p=1×1018cm-3,厚さ0.1μm)を結晶成
長する。次いで、<011>方向に厚さ0.2μmのS
iO2 ストライプ状マスクを形成した後、化学エッチン
グにより高さ2.5μmのメサストライプを形成する。
さらに、SiO2 ストライプ状マスクを残したままで、
選択的に鉄(Fe)ドーピング高抵抗InP層2(厚さ
2.5μm)、n型InP層3(n=1×1018
-3,厚さ1μm)を結晶成長する。次いで、SiO2
マスクを除去した後、全面にp型InP層4(p=1×
1018cm-3、厚さ1.5μm)、p型InGaAsコ
ンタクト層5(p=1×1019cm-3)を結晶成長す
る。最後に、基板1を120μm程度に研磨し、真空蒸
着法で電極9,10を形成し、個々の半導体レーザに劈
開することにより、図6に示す構造が得られる。
【0004】このような構造の半導体レーザでは、鉄ド
ープInP層2で電子がトラップされ、さらに鉄ドープ
InP層2はn型InP(InP基板1とInP層3)
に挟まれているのでトラップされた電子に正孔が再結合
することはない。従って、活性層8に効率良く電流が狭
窄され、低しきい値電流動作が可能となる。また、厚さ
2.5μmの高抵抗半導体層を電流狭窄層に用いている
ために、寄生容量が小さく高速応答性も優れている。
【0005】しかしながら、この種のレーザにあっては
次のような問題があった。第1に、活性領域と鉄ドーピ
ング埋め込み層が直接接触しているために、結晶成長中
に鉄が活性領域に拡散してしまう。このため、活性領域
に深い準位が形成され、非発光再結合で失われるキャリ
アが増大し、内部量子効率が低下してしまう。第2に、
活性領域を埋め込むときに、SiO2 をマスクにした選
択成長を用いるため、マスク近傍で良質な結晶を成長す
ることが難しく、活性領域と埋め込み領域の界面の結晶
性が悪くなってしまう。このため、活性領域のわきを流
れるリーク電流が多く、十分な低しきい値電流動作を実
現するのが困難である。
【0006】さらに、図6のような構造では、2μm程
度以上のメサ状の活性領域を選択成長で埋め込む必要が
あるため、MOCVD法などの気相成長法で埋め込む際
に、選択成長マスクの側面で<111>方向に異常結晶
成長が発生しやすいという問題点もあった。
【0007】
【発明が解決しようとする課題】このように従来、埋め
込み型半導体レーザにおいては、電流狭窄層としての高
抵抗埋め込み層の成長の際に鉄などの深い準位を作る不
純物が活性領域に拡散してしまい、内部量子効率が低下
する。さらに、活性領域を埋め込むときに活性領域と埋
め込み領域の界面の結晶性が悪くなってしまい、良質な
再成長界面が得られず、活性領域のわきを流れるリーク
電流が大きくなる問題があった。
【0008】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、活性領域への深い準位
を形成する不純物の拡散を抑制することができ、かつ良
質の再成長界面を形成することができ、内部量子効率の
低下及びリーク電流の低減をはかり得る半導体レーザ及
びその製造方法を提供することにある。
【0009】
【課題を解決するための手段】本発明の骨子は、活性領
域と埋込み電流狭窄層が直接接触しないように、深い準
位を形成する不純物をドーピングしていない半導体層を
間に挟んで、電流狭窄層を形成することと、活性領域の
埋め込み成長を全面成長を用いて行うことにある。
【0010】即ち本発明は、活性領域の側面を電流狭窄
層で埋め込んだ埋込み型半導体レーザにおいて、半導体
基板上に形成された第1導電型半導体層と、この第1導
電型半導体層上にストライプ状に形成された活性領域
と、この活性領域の側面及び上面を覆うように形成さ
れ、かつ該活性領域のストライプよりも幅の広いストラ
イプ状に形成された第2導電型半導体層と、この第2導
電型半導体層の側面に埋め込み形成された電流狭窄層と
を具備してなることを特徴とする。
【0011】また本発明は、上記半導体レーザの製造方
法において、半導体基板上に第1導電型クラッド層を成
長したのち、この第1導電型クラッド層上に活性層を成
長し、次いで活性層をストライプ状に残して選択エッチ
ングし、ストライプ状に加工された活性層の側面と上面
を覆うように第2導電型クラッド層を成長し、次いで第
2導電型クラッド層を選択的にエッチングし、活性層の
ストライプを内側に含むメサストライプを形成し、次い
でこのメサストライプの側面に電流狭窄層を埋め込み成
長するようにした方法である。
【0012】より具体的には、本発明の半導体レーザ
は、以下のような手順で形成される。 (1) まず、第1導電型半導体基板上に、第1導電型クラ
ッド層と活性層を含む半導体層を結晶成長する。このと
き、活性層の上側に、例えばクラッド層と同一の半導体
で、ノンドープ或いは第2導電型の半導体層を0.1〜
0.2μm程度積層してもよい。 (2) 次に、活性層をストライプ状に加工し活性領域を形
成する。この場合、活性層から上側だけをストライプ状
に加工してもよいし、活性層よりも下側の半導体層を含
めて加工してもよい。このとき、ストライプ状に加工す
る領域の厚さは0.5μm以下程度にしておくのが望ま
しい。 (3) 次に、ストライプ状に加工した活性領域の全面を覆
うように、第2導電型のクラッド層を含む半導体層を結
晶成長する。 (4) 次に、活性領域を内側に含むように、メサストライ
プを形成する。このとき、メサストライプの幅は、活性
領域の幅より1〜3μm程度広くなるようにするのが望
ましい。 (5) 最後に、メサストライプの外側の凹部を、電流狭窄
層としての高抵抗半導体層を含む半導体層で埋め込んだ
後、p側及びn側電極を形成する。
【0013】
【作用】本発明では、活性領域と深い準位を形成する不
純物をドーピングした高抵抗半導体層(電流狭窄層)と
活性領域は、直接接触することなく第2導電型半導体層
を介して接している。このため、活性領域への深い準位
を形成する不純物の拡散を抑制することができ、内部量
子効率の低下が生じない。また、活性領域を埋め込むの
に、選択成長でなく全面成長を用いているため、良質な
再成長界面を得ることができ、活性領域のわきを流れる
リーク電流は非常に少なくなる。さらに、活性領域のメ
サエッチングが0.5μm以下程度で、埋め込み成長が
全面成長であるため、MOCVD法などの気相成長法を
用いても、選択成長マスク側面での異常結晶成長は発生
しない。
【0014】
【実施例】以下、本発明の実施例を図面を参照して説明
する。なお、ここではInPを基板とするInGaAs
P系の半導体レーザを例にとって説明するが、他の材料
系の半導体レーザの場合にも同様に実施可能なものであ
る。
【0015】図1は、本発明の第1の実施例に係わる半
導体レーザの概略構成を示す断面図である。図中11は
n型InP基板であり、この基板11上にはn型InP
クラッド層18が形成され、このクラッド層18上には
GaInAsP活性層17がストライプ状に形成されて
いる。活性層17の側面及び上面、さらにクラッド層1
8上には、p型InPクラッド層16が形成され、その
上にp型GaInAsコンタクト層15が形成されてい
る。そして、クラッド層18,16及びコンタクト層1
5は、内部に活性層17のストライプを含んでメサスト
ライプを形成している。
【0016】メサストライプの側面には、電流狭窄層と
しての鉄(Fe)ドープの高抵抗半導体層12,n型I
nP層13,ノンドープInGaAsP層14が埋込み
形成されている。そして、基板上面側にp側電極19が
形成され、基板下面側にn側電極20が形成されてい
る。
【0017】次に、上記構造の実施例レーザの製造工程
を図2を参照して説明する。まず、図2(a)に示すよ
うに、n型InP基板11の上に、MOCVD法でn型
InPクラッド層18(n=1×1018cm-3,厚さ1
μm)、発光波長1.3μmのノンドープInGaAs
P活性層17(厚さ0.15μm)を結晶成長する。
【0018】次いで、活性層17上に<011>方向に
厚さ0.2μmのSiO2 ストライプ状マスク(図示せ
ず)を形成した後、0.2μm程度の化学エッチングを
施して、図2(b)に示すようにストライプ状の活性領
域を形成する。このエッチングでは、ストライプ以外の
活性層17を確実に除去するために、クラッド層18の
表面までオーバエッチングする。
【0019】次いで、図2(c)に示すように、SiO
2 マスクを除去した後、活性層17の側面及び上面を覆
うように、有機金属気相成長法でp型InPクラッド層
16(p=1×1018cm-3,厚さ1.3μm)、p型
InGaAsコンタクト層15(p=1×1018
-3,厚さ0.3μm)を結晶成長する。ここで、活性
領域を埋め込む結晶成長は、選択成長ではなく全面成長
である。
【0020】次いで、コンタクト層15上の活性領域の
真上に位置する部分に、活性領域の幅よりも長い厚さ
0.2μmのSiO2 ストライプ状マスク(図示せず)
を形成する。続いて、このマスクを用いて図2(d)に
示すように、化学エッチングにより高さ3μmのメサス
トライプを形成する。
【0021】次いで、SiO2 マスクを残したまま、図
2(e)に示すように、MOCVD法で鉄ドープInP
高抵抗層12(厚さ2μm)、n型InP層13(n=
1×1018cm-3,厚さ0.8μm)、ノンドープIn
GaAsP層(厚さ0.7μm)を順次選択成長する。
最後に、図2(f)に示すように、基板11を120μ
m程度に研磨し、真空蒸着法で電極19,20を形成
し、個々の半導体レーザに劈開することにより、図1に
示すような構造が得られる。
【0022】このようにして作成した半導体レーザは、
図6に示した従来の半導体レーザと同様に高抵抗半導体
層12を設けてあるので、注入された電流は活性領域に
狭窄される。また、高抵抗半導体層12と活性領域は1
μm程度離れているので、深い準位を作る不純物が活性
領域まで拡散することはなく、内部量子効率の低下は起
きない。さらに、活性領域は、比較的段差の小さいスト
ライプを全面成長で埋め込まれるため、良質な再成長界
面が得られ、活性領域のわきを流れるリーク電流も非常
に少ない。
【0023】また、本実施例では、活性領域のメサエッ
チングは0.5μm以下程度で、埋め込み成長は全面成
長を用いているため、選択埋め込み成長を用いる場合に
発生しやすい異常結晶成長の問題は全く心配する必要が
ない。また、活性領域のメサエッチングは0.5μm以
下程度にしているため、エッチングマスクとしてフォト
レジストを用いても製造可能である。さらに、メサエッ
チングの深さが小さいため、サイドエッチングも少な
く、活性領域の幅の制御性も非常に高い。
【0024】ところで、本実施例では活性領域を埋め込
んだ後、活性領域を内側に含むようなメサを形成する必
要がある。このときのエッチングマスクは通常、図3
(a)のように形成する。しかし、このようなエッチン
グマスクを形成するときのフォトリソグラフィでポジ型
レジストを用いると、パターニングマスク31の非透明
部分に活性領域が隠れてしまうため、パターンずれが起
きやすい。
【0025】この問題を回避するためには、図3(b)
のように活性層17のメサエッチングを、活性領域の近
傍でのみ行い、その外側をダミーパターン17′として
残しておくとよい。このようにするとポジ型レジストを
用いても、パターニングマスク31の透明部分にダミー
パターンが現れるため、これを用いてマスク合わせをす
るとパターンずれは起きない。
【0026】また、活性領域を内側に含むメサを形成す
る際のエッチングは深さ3μm程度のエッチングを制御
良く行うと同時に、メサ幅を活性領域の幅より2μm程
度広くなるように制御する必要がある。このようなエッ
チングはInP系のレーザの場合は、以下のようにして
エッチングを行うと制御性が高い。
【0027】まず、図4(a)に示すように、SiO2
をマスク31にして、硫酸系エッチャントを用いてIn
GaAsコンタクト層15をエッチングする。次いで、
図4(b)に示すように、パターニングされたInGa
Asをマスクにして、塩酸系エッチャントでInPクラ
ッド層16をエッチングする。
【0028】このようにしてエッチングすると、InP
のエッチングは基板に対して垂直に進むためメサ幅の制
御性が高い。また、活性層17のメサエッチングを活性
領域の近傍でのみ行っているため、InPクラッド層1
6をエッチングするとき、活性層17の残っている部分
17′ではエッチングが自動的にストップする。このた
めエッチング深さをモニターすることができて、エッチ
ング深さの制御性も高い。
【0029】図5は、本発明の第2の実施例に係わる半
導体レーザの概略構成を示す断面図である。なお、図1
と同一部分には同一符号を付して、その詳しい説明は省
略する。この実施例の半導体レーザの構造は、pn逆接
合を電流狭窄に利用している以外、ほぼ第1の実施例と
同じ構造である。即ち、本実施例では電流狭窄層として
メサストライプの側面に、p型InP層21,n型In
P層13,ノンドープInGaAsP層14が選択的に
埋込み成長されている。
【0030】この実施例の場合も、活性領域を選択成長
でなく、全面成長で埋め込んでいるため、活性領域側面
における非常にリーク電流が少ない。従って、第1の実
施例と同様の効果が得られる。
【0031】なお、本発明は上述した各実施例に限定さ
れるものではない、実施例では半導体材料としてInG
aAsP系を用いたが、これに限らず埋め込み型半導体
レーザに適用することができる。また、活性領域の幅や
メサストライプの幅等は、仕様に応じて適宜変更可能で
ある。その他、本発明の要旨を逸脱しない範囲で、種々
変形して実施することができる。
【0032】
【発明の効果】以上詳述したように本発明によれば、電
流狭窄層に鉄などの深い準位を作る不純物をドーピング
した高抵抗半導体層を利用した場合に、活性領域にドー
ピングした不純物が拡散することを抑えられるため、内
部量子効率が低下しない。さらに、活性領域の埋め込み
に選択成長でなく全面成長を用いるため、良質な再成長
界面が容易に得られ、リーク電流を少なくすることがで
きる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係わる半導体レーザの
概略構成を示す断面図。
【図2】第1の実施例の半導体レーザの製造工程を示す
断面図。
【図3】メサストライプ形成工程の一例を示す図。
【図4】メサストライプ形成工程の他の例を示す図。
【図5】本発明の第2の実施例に係わる半導体レーザの
概略構成を示す断面図。
【図6】従来の埋め込み型半導体レーザの概略構成を示
す断面図。
【符号の説明】
11…n型InP基板、 12…鉄ドープ高抵抗InP層、 13…n型InP層、 14…ノンドープInGaAsP層、 15…p型InGaAsコンタクト層、 16…p型InPクラッド層、 17…ノンドープInGaAsP活性層、 18…n型InPクラッド層、 19…p側電極、 20…n側電極、 21…p型InP層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古山 英人 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に形成された第1導電型半導
    体層と、この第1導電型半導体層上にストライプ状に形
    成された活性領域と、この活性領域の側面及び上面を覆
    うように形成され、かつ該活性領域のストライプよりも
    幅の広いストライプ状に形成された第2導電型半導体層
    と、この第2導電型半導体層の側面に埋め込み形成され
    た電流狭窄層とを具備してなることを特徴とする半導体
    レーザ。
  2. 【請求項2】半導体基板上に第1導電型クラッド層を成
    長する工程と、前記第1導電型クラッド層上に活性層を
    成長する工程と、前記活性層をストライプ状に残して選
    択エッチングする工程と、ストライプ状に加工された活
    性層の側面と上面を覆うように第2導電型クラッド層を
    成長する工程と、前記第2導電型クラッド層を選択的に
    エッチングし、前記活性層のストライプを内側に含むメ
    サストライプを形成する工程と、前記メサストライプの
    側面に電流狭窄層を埋め込み成長する工程とを含むこと
    を特徴とする半導体レーザの製造方法。
JP27112992A 1992-09-14 1992-09-14 半導体レーザ及びその製造方法 Pending JPH0697603A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27112992A JPH0697603A (ja) 1992-09-14 1992-09-14 半導体レーザ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27112992A JPH0697603A (ja) 1992-09-14 1992-09-14 半導体レーザ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0697603A true JPH0697603A (ja) 1994-04-08

Family

ID=17495733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27112992A Pending JPH0697603A (ja) 1992-09-14 1992-09-14 半導体レーザ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0697603A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064080A (ja) * 2003-08-08 2005-03-10 Furukawa Electric Co Ltd:The 半導体素子及びその製造方法
WO2023281741A1 (ja) * 2021-07-09 2023-01-12 三菱電機株式会社 半導体光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064080A (ja) * 2003-08-08 2005-03-10 Furukawa Electric Co Ltd:The 半導体素子及びその製造方法
WO2023281741A1 (ja) * 2021-07-09 2023-01-12 三菱電機株式会社 半導体光素子

Similar Documents

Publication Publication Date Title
JP2827326B2 (ja) 半導体レーザの製造方法
JP3791589B2 (ja) 端面非注入型半導体レーザおよびその製造方法
US5737351A (en) Semiconductor laser including ridge structure extending between window regions
JPH07106685A (ja) 半導体レーザ
JP2914093B2 (ja) 半導体レーザ
JP2008166371A (ja) 光半導体素子及びその製造方法
JPH09116222A (ja) 半導体レーザの製造方法,及び半導体レーザ
JPH10229246A (ja) リッジ型半導体レーザダイオードとその製造方法
JP2001044566A (ja) 半導体レーザおよびその製造方法
JPH0697603A (ja) 半導体レーザ及びその製造方法
JPH077232A (ja) 光半導体装置
JP3108183B2 (ja) 半導体レーザ素子とその製造方法
JPH07115251A (ja) 半導体レーザ
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
JP2000353849A (ja) 光半導体装置およびその製造方法
JP2550714B2 (ja) 高抵抗半導体層埋め込み型半導体レーザ
WO2023281741A1 (ja) 半導体光素子
JP3652454B2 (ja) 半導体レーザ及びその製造方法
JP2973215B2 (ja) 半導体レーザ装置
JPH07131110A (ja) 半導体レーザ装置の製造方法
JP2699662B2 (ja) 半導体レーザとその製造方法
JP2001144374A (ja) 半導体レーザ装置
JPH0740623B2 (ja) 半導体レーザの製造方法
JPH1140897A (ja) 半導体レーザ素子及びその製造方法
JP3276674B2 (ja) 半導体レーザ素子