JPS5834988A - 半導体レ−ザの製造方法 - Google Patents

半導体レ−ザの製造方法

Info

Publication number
JPS5834988A
JPS5834988A JP13381681A JP13381681A JPS5834988A JP S5834988 A JPS5834988 A JP S5834988A JP 13381681 A JP13381681 A JP 13381681A JP 13381681 A JP13381681 A JP 13381681A JP S5834988 A JPS5834988 A JP S5834988A
Authority
JP
Japan
Prior art keywords
layer
type
substrate
semiconductor layer
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13381681A
Other languages
English (en)
Inventor
Yuichi Ide
雄一 井手
Isamu Sakuma
勇 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP13381681A priority Critical patent/JPS5834988A/ja
Publication of JPS5834988A publication Critical patent/JPS5834988A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体レーザの製造方法に関し、きらに詳しく
は段差を有する基板を用いた半導体レーザ(Terra
eed 8ubstrate La5er 、以下TS
レーザと略す)の製造方法に関するものである。
T8レーザとして良く知られた半導体レーザは段差の付
いた基板の上にダブルヘテp層構造を液相エピタキシャ
ル成長すると段差の上で活性層が屈曲し、実効的に屈折
率差が形成されることを利用した光の閉じ込め機構を有
している(特願昭53−14247.r半導体接合レー
ザコ参照)。従来から波長1.3μm帯で発振するT8
レーザとして第1図に斜視図として示したようなInG
aAsP/InP系のものが実現されている(鼻水ら、
ジャパエーズジャーナルオファプライドフイズイックス
19巻、al11981年1頁2191−2196参I
I)。
このT8レーザは[011)方向に延びた段差を形成し
た(100)n型InP基板1に液相エビタキシャル成
長によりn1IInPクラッド層2゜InO2ム、P活
性層3.PMIInPクラッド層4.pm[InGBA
@Fコンタクト・層5を順次成長し、p型In(hAs
Pコンタクシ層5上に電流注入幅を規定するための8i
0.絶縁J[6,piI電極7を、n型InP基板11
11Kn型電極8を設けて製作される。
液相エピタキシャル成長において成長厚を制御すること
により段差部101でIn(hA+P活性層3が屈曲し
、厚さが平坦部より大きい活性値#!33が形成される
。この結果、(ioo’)面に平行かつ[:011]方
向に艦直な方向に屈折率差が形成され、光を閉じ込める
効果が得られている。このTSレーザに順方向電流を印
加すると、活性領域33でレーザ発振し、発振閾値電流
の約1.1倍まで安定な基本横モードが得られたという
。室温でのパルス発振閾値電流は約50 mAと報告さ
れている。しかし、注入電流を増大すると平坦部の活性
層3でも発振がおこり、横モードの形がくずれて安定な
基本横モードが得られないという欠点を有している。こ
の欠点は電流が有効に活性領域に注入されず、平坦部に
も注入されてしまうことに原因がある。注入電流が有効
に活性層に注入されるようにすれば基本横モードがより
大きい注入電流でも安定に得られ、かつより低い閾値電
流で発振し、またその結果より高い温度でも容易に発振
するはずである。上記の欠点をなくすにはInP基板内
に基板と導電型の異なる電流ブロック層を設けて電流注
入幅を狭窄することが有効である。電流ブロック層を形
成する方法としては、段差を設けたInP基板に選択的
に不純物拡散または、エピタキシャル結晶成長を行なう
方法が知られているが後述するように工程が困難であっ
たり、再現性に乏しいため製造歩留りが低いなど問題点
が多い。
本発明の目的は、これらの問題点を解決し、高い再現性
が容易に得られ、従って製造分留りの高い、電流ブロッ
ク層付きの新構造TSレーザの製造方法を提供すること
である。
第2図に本発明によって製作される電流ブロック層を設
けたT8レーザの一実施例の斜視図を示した。この構造
の特徴は、第1図に示した従来のT8レーザにおいて半
導体基板1の段差の上面と下面に電流プラック層9を形
成しである点にある。
このような構造を実現する方法としては、段差を設けた
半導体基板に液相エピタキシャル結晶成長により電流プ
レツタ層を積層する方法がある。段差の大きさが十分に
あり、成長用融液の過飽和度略O成長条件が適切ならば
電流プルツク層は段差の側面を完全に覆わずに段差の上
面と下面に分離して積層するので第2glに示したのと
同様な電流プルツク層が形成される。この方法によれば
電流プロッタ層の形成に連続してレーザ発振に必要な半
導体層を成長させることができるので半導体レーザの製
造に必要な液相エピタキシャル成長が1回ですみ利点が
多い。しかしながらこの方法は電流プルツク層の形状に
再現性がなく、同一成長つ″ 工^−内でのばらつきが
あり、製造方法として好ましくない。
一方1段差を形成した半導体基板に段差部を除いて選択
的に不純物を拡散することにより電流ブロック層を形成
することができる。そのためには段差の上面から下面に
かけて選択拡散マスクを形成することが必要である。一
般に凹凸部分への選択拡散マスクの形成は難しく1段差
が高いとマスクが角で途切れ易すく再現性良く形成する
ことができない。以上述べたように従来から知られてい
る方法では電流ブロック層を再現性良く形成することが
できず高い製造歩留りが得られない。対するに本発明は
エピタキシャル成長と選択的エツチングの組み合せによ
って確実に電流ブロック層を形成することができ、高い
製造歩留りが得られる方法である。
本発明の製造方法は以下に示す手順で構成されている。
まず、第1導電型の半導体基板上にレーザ光の光軸方向
に平行に延びた段差を形成し、次にエピタキシャル結晶
成長によりこの半導体基板上に活性層より屈折率が小さ
く、電流ブロック層となる第2導電型の第1半導体層を
成長して段差を覆い平坦な表面とする。次に選択的エツ
チングにより基板表面なレーザ光の光軸方向と平行に延
びた段差状に加工し、段差の側面と下面に前記第1半導
体層が露出し、かつ側面と下面の少くとも一方において
前記半導体基板が露出した構造の基板結晶を形成する。
次いでこの基板結晶上に第20筐相エピタキシヤル成長
により活性層より屈折率O小さい第1導電型の第2半導
体層、活性層。
活性層より屈折率の小さい第2導電型の第3半導体層、
活性層と第3半導体層の中間の禁制帯幅を有する第1導
電型の$4半導体層を順次成長する。
こO際、活性層が段差部で屈曲し、第4半導体層の表面
が平坦となるように成長する。しかる後、段差部直上の
第4半導体層の導電型をストライブ状に反転せしめて第
2導電型とし、ストライブ状の電流注入を可能とする。
レーザ光の光軸方向、即ち段差の延びた方向に直角にレ
ーザ共振器反射面を形成して本発明によるT8レーザが
得られる。
以下、本発明の一実施例について図面を参照して説明す
る。
11311は本実施例の製造方法を示す工程図である。
まず、(ioo)面を主面とするni!IInP基板l
の(ioo)表面上に例えばCVD法により8i01膜
を付着し、フォトリングラフイーにより[011]方向
に平行な輻200 firn e ピッチ400μmの
選択的エツチング用8i0.マスクを形成する。次に例
えばH,80,: H,O,: H,Q==3:1:1
の混液により化学エツチングして輻約200 sm C
)溝100を堀り、8i0.マスクを除去して第3図ム
の基板構成を形成する。典型的な溝100の深さ、即ち
段差101の高さは1μmであるが、それ以上の深さで
も良い。次に第1の波相エピタキシャル成長工程により
n型InP基板1上にpl[InP電流ブpツク層9(
第1半導体層に該当する)を成長し、第3図Bのように
段差101を完全に覆って溝100を埋める。この際、
p ill InP電流プ田ツク層9の表面はこの後の
工程で選択的エツチング用のマスクの形成を容易にする
ためほぼ平坦に成長されていることが望ましい。
典型的な成長厚は溝100C)中央部で1μm2段差1
01の上面の平坦部で0.5JImである。次にpHl
11P電流ブロック層90表面に例えばCVD法により
8i0.膜を付着させ、フォトリソグラフィーにより[
011]方向に平行な幅が192ないし200μm、ピ
ッチ400μmの選択的エツチング用810yマスクを
マスクのない部分の中央が溝100の中央と一致するよ
うに形成する。次に例えばH,804:H,O,:H,
O= 3 : 1 : 1混液により化学エツチングし
て溝200を堀り、sio。
マスクを除去してjl!3図Cに示すような段差201
の付いた基板結晶を形成する。エツチングに際してはn
l[InP基板1とp型InP電流ブロック層9が段差
201の側面か下面、またはその両方において露出する
ようにするが=pifInP電流ブロック層9が段差2
01の下面において注入電流を阻止するのに充分なだけ
の厚さ残っていることが必要である。この桟っているべ
きp型InP電流プロッタ層9の典型的な厚さは0.5
μmである。尚。
段差101,201の側面は(111)A面または(1
11)B面である必要はなく、また側面と上面のなす角
に制限はない。以上のようにして形成した基鈑結晶に第
20液相エピタキシヤル成長工程により* 型InPク
ラッド層2(第2半導体層に該当する)、IIIGIA
IF活性層3.p型InPクツッド層4(第3半導体層
に該当する)%n型I nGaAm P コンタクト層
51を順次成長し第3図りのような結晶層構造を形成す
る。n鷹IniムPコンタクト層51は主にオーミック
な電極を形成しやすくするために設けるもので典型的な
組成はバンドギャップ波長にして11−05Jtである
。第20液相エビタキシヤル工程で、n型InPクラッ
ド層2とIHGBAgF活性層3の成長厚を制御するこ
とにより段差201で斜面状の屈曲したInGaAsP
活性層3が得られる。段差201の隅での結晶の成長速
度が平坦部より速いためにInGaAsP活性層3の屈
曲部は他の部分より厚みが増し、実効的屈折率が大きく
なっており、ここが活性領域33となる。InGaAs
P活性領域33が2つのInPクラッド層2,4で包囲
されているため屈折率導波作用により光がここに閉じ込
められて導波するが。
基本横モードを得るために屈曲部は2ないし3μmの輻
にわたって傾斜するように成長する。第2の液相エピタ
キシャル成長工程により成長する典蓋的な各層の厚さは
nl[InPクラッド層2が段差から遠い平坦部で0.
1ないし0.2 μm 、 InGaAsP活性層3が
平坦部で0.1μm、活性領域33で0.1ないし0.
3μ!n * P l!I InPクラッド層4が平坦
部で2.5xmtn型IBGaABP :y :/タク
ト層51が1μmである。次に活性領域33へのストラ
イプ状の電流注入を行なうために活性領域33の直上の
n型InGaAg P −t ンp クト層51に8i
0.wスフ6をフォトリソグラフィーにより形成し選択
的に不純物拡散してp型に反転させる。不純物としては
亜鉛またはカドミウムを用い、p型InPクラッド層4
にストライプ状のp型頭域10が達する深さまで拡散す
る。次いでn型InGaAsP コンタクト層51側表
面にp型電極7を、n型InP基板1にnl!電極電極
l形成する(第3図E)。電極形ti4S、レーザ共振
器反射面を段差201の延びている方向に直角に形成し
、更に第3図Eの形状をしている結晶を溝200の中央
部と、段差201の上面平坦部の中央で切断し582図
に示す本発明による電流プ田ツク層付きのT8レーザが
製作さ以上のようにして得られたブロック層付きのT8
レーザに順方向電流を印加したところ従来のTSレーザ
よりも低い。約30 mAの閾値電流でパルス発振した
(室温)。横モード特性は、従来のT8レーザ同様基本
横モードが得られるが印加電流が発振閾値電流の2倍以
上の電流でも安定であり従来より改善されている。この
ように本発明によればp型1nP電流ブロック層9を確
実に設けることができるので活性領域33の外に無駄に
流れる漏れ電流が減少し、低電流で動作し、高出力まで
安定に基本横モード発振するTSレーザが再現性良く製
造される。
上記実施例ではI nGaAa P活性層3は段差20
1の上面及び下面で屈曲部より薄くなっているが途切れ
ることなく連続している。しかし、結晶成長条件、即ち
段差201の高さ、 I nGaAs P融液の過飽和
度、成長時間等を巧みに制御すれば屈曲部にのみ活性層
3が成長した構造を形成できる。この場合には段差20
1の上面及び下面にはけとんど1.−〜P活性層3が成
長せず、活性領域33が完全にInPによって取り囲ま
れる。この構造は活性層が途切れている点で従来のいわ
ゆるT8レーザとは異なるが、注入された電流が活性領
域33に集中するのでより高い効率で発振することがで
き、前記実施例の場合よりも低い閾値電流で発振する。
以上述べた2つの実施例においては、活性層としてIm
GaAsPを、その他の層としてInPを用いた場合を
述べたが電流ブロック層やクラッド層は本発明の趣旨に
合えばInGaAsPでも良く、また各半導体層は他の
混晶例えばI nGaAs / I nP系やAjGm
As /Q&Ag系であっても良い。また実施例におい
て導電型がn型とあるのをp型にp型をn型に置き換え
ても本発明の要件、趣旨を満す。また、実施例では液相
エピタキシャル成長により結晶成長を行なったが、気相
成長法でも分子線エピタキシー法でも良いことは言うま
でもない。
【図面の簡単な説明】
第1図は従来のTSレーザの斜視図、第2図は本発明の
一実施例により製作されるTSレーザの斜視図、第3図
はその製造工程を示す図で、レーザ光の光軸方向に垂直
な断面図である。各図において 1はn型rnp基板、2はn型InPクラッド層、3は
In(hAsP活性層、4はp型InPクラッド層、5
はP M InGaAgP コニyタクト層、51はn
型InGaA4P :l 7タクト層、6はSiO2マ
スク、7はp型電極、8はn型電極、9はp型InPブ
ロック層、10はp型不純物拡散領域、100と200
は溝、101と201は段差部、そして33はI n 
Ga As P活性領域をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 第1導電型の半導体基板にレーザ光の光軸方向に平行に
    延びた段差を形成する工程と、該基板上に電流ブロック
    層となる第2導電型の第1半導体層を成長して前記段差
    を覆い平坦な表面となす第1のエピタキシャル成長工程
    と、該表面に前記段差と平行に延びた第2の段差を段け
    て少くとも該w!20段差の側面と下面に前記j11半
    導体層が露出し、かつ該側面と該下面の少くとも一方に
    おいて前記半導体基板が露出した構造の基板結晶を形成
    する工程と、該基板結晶に少くとも第1導電型のII2
    半導体層と、該#1!2牛導体導体り屈折率の大きい屈
    曲した活性層と、該活性層よりも屈折率の小さい第2導
    電型の第3半導体層と、電極形成用のts4半導体層を
    順次成長する第2のエピタキシャル成長工程とを含むこ
    とを特徴とする半導体レーザの製造方法。
JP13381681A 1981-08-25 1981-08-25 半導体レ−ザの製造方法 Pending JPS5834988A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13381681A JPS5834988A (ja) 1981-08-25 1981-08-25 半導体レ−ザの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13381681A JPS5834988A (ja) 1981-08-25 1981-08-25 半導体レ−ザの製造方法

Publications (1)

Publication Number Publication Date
JPS5834988A true JPS5834988A (ja) 1983-03-01

Family

ID=15113706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13381681A Pending JPS5834988A (ja) 1981-08-25 1981-08-25 半導体レ−ザの製造方法

Country Status (1)

Country Link
JP (1) JPS5834988A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60235486A (ja) * 1984-05-08 1985-11-22 Matsushita Electric Ind Co Ltd 半導体レ−ザ装置およびその製造方法
JPS6136986A (ja) * 1984-07-30 1986-02-21 Matsushita Electric Ind Co Ltd 半導体発光装置の製造方法
US6702562B2 (en) 1998-09-04 2004-03-09 Murata Manufacturing Co., Ltd. Apparatus for manufacturing bead inductor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60235486A (ja) * 1984-05-08 1985-11-22 Matsushita Electric Ind Co Ltd 半導体レ−ザ装置およびその製造方法
JPS6136986A (ja) * 1984-07-30 1986-02-21 Matsushita Electric Ind Co Ltd 半導体発光装置の製造方法
US6702562B2 (en) 1998-09-04 2004-03-09 Murata Manufacturing Co., Ltd. Apparatus for manufacturing bead inductor

Similar Documents

Publication Publication Date Title
US4296387A (en) Semiconductor laser
JPS6318877B2 (ja)
US4686679A (en) Window VSIS semiconductor laser
US4377865A (en) Semiconductor laser
JPS5834988A (ja) 半導体レ−ザの製造方法
JPH0552676B2 (ja)
JPS6079785A (ja) 半導体レ−ザ装置
JPS61113293A (ja) 半導体レ−ザアレイ装置
JPH01186688A (ja) 半導体レーザ装置
JPH037153B2 (ja)
US4358850A (en) Terraced substrate semiconductor laser
JPS60137087A (ja) 半導体レ−ザ装置
JPH02119285A (ja) 半導体レーザの製造方法
JPH065969A (ja) 半導体レーザ装置
JPS59171187A (ja) 半導体レ−ザ装置
JPS6358390B2 (ja)
JPH0377675B2 (ja)
JPH01215087A (ja) 半導体発光素子
JPS59222984A (ja) 半導体レ−ザ装置
JPS61236187A (ja) 半導体レ−ザ装置及びその製造方法
JPH0141261B2 (ja)
JPS63287080A (ja) 半導体レ−ザの製造方法
JPH02240988A (ja) 半導体レーザ
JPS6057989A (ja) 半導体装置の製造方法
JPS5856992B2 (ja) 半導体レ−ザ装置